一種或非門閃存存儲器及其制作方法
【技術領域】
[0001]本發明涉及半導體制作領域，具體涉及一種或非門閃存存儲器及其制作方法。
【背景技術】
[0002]閃存(FLASH)存儲器具有不易流失以及可重復擦除讀寫的特性，此外還具有傳輸速度快和低耗電的特性，使得閃存存儲器在便攜式產品、資訊、通訊及消費性電子產品中的應用非常廣泛。
[0003]或非門閃存(NOR FLASH)存儲器是一種主要的閃存存儲器。現有技術中的或非門閃存存儲器的制造方法的流程圖如圖1所示，其各個步驟對應的結構的剖面圖如圖2A-2C所示，該制作方法包括以下步驟:步驟101、在硅襯底201上形成隧穿柵氧層202，對硅襯底201進行離子注入，在隧穿柵氧層202上依次形成浮柵層203、層間介電質層204、控制柵層205和犧牲層206 ;步驟102、刻蝕犧牲層206、控制柵層205、層間介電質層204、浮柵層203和隧穿柵氧層202，露出硅襯底201上表面；步驟103、刻蝕犧牲層，露出控制柵層205上表面，在露出的硅襯底201上表面進行離子注入，在隧穿柵氧層202的兩側分別形成源極207和漏極208。現有的制作方法制作的或非門閃存存儲器的浮柵層位于基底平面以上，使得隧穿柵氧層為平面結構，浮柵層在基底上的寬度限制了該或非門閃存存儲器只能微縮到45納米工藝節點，使得或非門閃存存儲器的尺寸不能進一步減小，從而限制了集成或非門閃存存儲器的器件的尺寸。
【發明內容】
[0004]本發明的目的在于提出一種或非門閃存存儲器及其制作方法，該制作方法能夠解決現有技術中的或非門閃存存儲器只能微縮到45納米工藝節點，使得或非門閃存存儲器的尺寸能進一步減小。
[0005]為達此目的，本發明采用以下技術方案:
[0006]第一方面，本發明公開了一種或非門閃存存儲器的制造方法，包括:
[0007]刻蝕半導體襯底，形成有源區和溝道區，所述半導體襯底由基底和犧牲層依次層疊而成，所述溝道區延伸至所述基底內，露出所述基底；
[0008]在所述溝道區內露出的所述基底的底部及側壁形成隧穿柵氧層；
[0009]在所述基底底部的隧穿柵氧層之上形成浮柵層，所述浮柵層上表面的高度高于所述基底上表面的高度，且所述浮柵層上表面的高度低于所述犧牲層上表面的高度；
[0010]在所述浮柵層之上以及所述浮柵層之上的溝道區側壁形成層間介電質層；
[0011]在所述浮柵層之上的層間介電質層之上形成控制柵層；
[0012]刻蝕所述犧牲層及溝道區側壁的層間介電質層，露出所述基底；
[0013]在所述浮刪層兩側露出的所述基底表面分別形成源極和漏極。
[0014]進一步地，所述犧牲層包括自下而上依次層疊的氧化層和氮化硅層，所述刻蝕半導體襯底，形成有源區和溝道區之前，所述方法還包括:
[0015]提供娃襯底；
[0016]在所述娃襯底之上形成氧化層；
[0017]在所述硅襯底內注入P型離子，形成基底；
[0018]在所述氧化層之上形成氮化硅層。
[0019]進一步地，所述在所述溝道區內露出的所述基底的底部及側壁形成隧穿柵氧層包括:
[0020]在所述溝道區內的基底之上沉積隧穿柵氧層；
[0021]刻蝕所述隧穿柵氧層，保留所述基底的底部及側壁的隧穿柵氧層。
[0022]進一步地，所述在所述基底底部的隧穿柵氧層之上形成浮柵層，所述浮柵層上表面的高度高于所述基底上表面的高度，且所述浮柵層上表面的高度低于所述犧牲層上表面的高度包括:
[0023]在所述基底底部的隧穿柵氧層之上沉積浮柵層；
[0024]刻蝕所述浮柵層，使得浮柵層上表面的高度高于所述基底上表面的高度，且所述浮柵層上表面的高度低于所述犧牲層上表面的高度。
[0025]進一步地，所述在所述浮柵層之上以及浮柵層之上的溝道區側壁形成層間介電質層包括:
[0026]在所述浮柵層之上沉積層間介電質層；
[0027]刻蝕所述層間介電質層，保留所述浮柵層之上以及浮柵層之上的溝道區側壁的層間介電質層。
[0028]進一步地，所述在所述浮柵層之上的層間介電質層之上形成控制柵層包括:
[0029]在所述浮柵層之上的層間介電質層之上沉積控制柵層；
[0030]利用化學機械研磨工藝，去除多余的控制柵層，使得所述控制柵層的上表面與所述犧牲層的上表面平齊。
[0031]進一步地，所述在所述浮柵層兩側露出的所述基底表面分別形成源極和漏極是利用離子注入工藝在所述基底上表面注入N型離子，在所述浮柵層兩側露出的所述基底表面形成源極和漏極。
[0032]進一步地，所述氧化層、所述隧穿柵氧層、所述層間介電質層的材料為氧化硅，所述犧牲層的材料為氮化硅，所述浮柵層和所述控制柵層的材料為多晶硅。
[0033]第二方面，本發明公開了一種或非門閃存存儲器，所述或非門閃存存儲器通過上述任一所述的制作方法制作而成，包括:
[0034]基底，所述基底內設有溝道區；
[0035]隧穿柵氧層，所述隧穿柵氧層位于所述溝道區的底部及側壁；
[0036]浮柵層，所述浮柵層位于所述溝道區底部的隧穿柵氧層之上，所述浮柵層的上表面高于所述基底的上表面；
[0037]層間介電質層，所述層間介電質層位于所述浮柵層之上；
[0038]控制柵層，所述控制柵層位于所述層間介電質層之上；
[0039]源極和漏極，所述源極和所述漏極分別位于所述浮柵層的兩側的基底的上表面內。
[0040]本發明提供的或非門閃存存儲器及其制作方法，通過將浮柵層埋入基底內，從而使得隧穿柵氧層變為三面立體結構，使得源極和漏極間的電場距離從原來的只由浮柵層寬度定義，變為浮柵層寬度加浮柵層埋入深度定義，使得浮柵寬度微縮的情況下，仍然保持器件源級和漏極間的電場距離，從而使得或非門閃存存儲器微縮至45納米以下，并且在制作過程中，形成溝道區后，作為浮柵層的埋入溝道的溝道區、浮柵層和控制柵層的位置同時形成，使得制作過程中埋入溝道與浮柵層和控制柵層的對準較簡便，從而制作工藝簡單、適合量產。
【附圖說明】
[0041]為了更加清楚地說明本發明示例性實施例的技術方案，下面對描述實施例中所需要用到的附圖做一簡單介紹。顯然，所介紹的附圖只是本發明所要描述的一部分實施例的附圖，而不是全部的附圖，對于本領域普通技術人員，在不付出創造性勞動的前提下，還可以根據這些附圖得到其他的附圖。
[0042]圖1是現有技術中或非門閃存存儲器的制造方法的流程圖。
[0043]圖2A-圖2C是現有技術中或非門閃存存儲器的制造方法各步驟相對應的剖面圖。
[0044]圖3是本發明實施例提供的或非門閃存存儲器的制造方法的流程圖。
[0045]圖4A-圖4G是本發明實施例提供的或非門閃存存儲器的制造方法各步驟相對應的剖面圖。
【具體實施方式】
[0046]為使本發明的目的、技術方案和優點更加清楚，以下將結合本發明實施例中的附圖，通過【具體實施方式】，完整地描述本發明的技術方案。顯然，所描述的實施例是本發明的一部分實施例，而不是全部的實施例，基于本發明的實施例，本領域普通技術人員在沒有做出創造性勞動的前提下獲得的所有其他實施例，均落入本發明的保護范圍之內。
[0047]圖3是本發明實施例提供的或非門閃存存儲器的制造方法的流程圖，通過該或非門閃存存儲器的制造方法制得的或非門閃存存儲器可用于筆記本電腦、相機和手機等移動設備上，如圖3所示，該或非門閃存存儲器的制造方法包括以下步驟:
[0048]步驟301、刻蝕半導體襯底，形成有源區和溝道區，半導體襯底由基底和犧牲層依次層疊而成，溝道區延伸至基底內，露出基底。
[0049]本步驟中，利用光刻和刻蝕工藝，形成有源區和溝道區。溝道區的側面與底面的夾角可以為直角，可以為鈍角。其中，基底可以為注入P型離子的硅襯底，P型離子可以是硼離子；犧牲層的材料可以為氮化硅。
[0050]優選地，犧牲層包括自下而上依次層疊的氧化層和氮化硅層。氧化層的材料可以為氧化硅。
[0051]如圖4A所示，刻蝕半導體襯底，形成有源區410和溝道區420，半導體襯底由基底401、氧化層402和氮化硅層403依次層疊而成，溝道區420延伸至基底401內，露出基底401。
[0052]優選地，步驟301包括以下步驟:
[0053]步驟311、提供硅襯底。
[0054]步驟321、在娃襯底之上形成氧化層。
[0055]本步驟中，利用熱擴散工藝，在硅襯底之上形成氧化層，形成的氧化層能夠使得下一步在硅襯底內注入P型離子保持良好的均勻性。
[0056]步驟331、在硅襯底內注入P型離子，形成基底。
[0057]本步驟中，利用離子注入工藝，在硅襯底內注入P型離子，形成或非門閃存存儲器的P型阱區域。
[0058]步驟341、在氧化層之上形成氮化硅層。
[0059]本步驟中，利用熱擴散工藝，在氧化層之上形成氮化硅層，形成的氮化硅層首先可以作為刻蝕硅襯底的硬掩膜層，其次也是后續形成自對準柵極和自對準漏極接觸孔的犧牲反版層。
[0060]步驟302、在溝道區內露出的基底的底部及側壁形成隧穿柵氧層。
[0061]本步驟中，形成的隧穿柵氧層為三面立體結構，隧穿柵氧層的材料可以為氧化硅。
[0062]如圖4B所述，在溝道區內露出的基底401的底部及側壁形成隧穿柵氧層