高擊穿電壓ⅲ-n耗盡型mos電容器的制造方法
【技術領域】
[0001] 本發明的實施例總體上涉及微電子器件，并且更具體地涉及III-N MOS電容器及其 與基于硅的有源器件的集成。
【背景技術】
[0002] 移動計算（例如，智能電話和平板電腦）市場受益于較小的部件形狀因子和較低 的功耗。由于智能電話和平板電腦的當前平臺解決方案依賴于安裝到電路板上的多個封裝 集成電路（1C)，因而限制了進一步縮放到更小并且功率效率更高的形狀因子。例如，當今 的智能電話除了包括單獨的邏輯處理器IC之外，還將包括單獨的功率管理IC(PMIC)、射頻 IC(RFIC)和WiFi/藍牙/GPS 1C。片上系統（SoC)架構提供了板級部件集成所不能比擬的 縮放的優勢。
[0003] 除了晶體管之外，諸如電容器和感應器的無源器件也是PMIC和RFIC中的關鍵部 件。在PMIC中，采用電容器作為開關DC-DC轉換器中的濾波器和電荷存儲元件。在RFIC 中，將電容器用于DC阻塞和匹配網絡元件中。當今的常規片上金屬-絕緣體-金屬（MM) 電容器通常具有IV的最大額定值，并且在強制絕緣體達到更高電壓時，絕緣體將被不可逆 地擊穿。在PMIC和RFIC應用中，超過IV的電壓并非罕見，并且由于對MM電介質的厚度 的限制，因而一些實施方式將多個電容器串聯連接（例如，將額定值IV的四個MM電容器 串聯耦合來允許進行4V操作）。然而，串聯連接MM需要多個互連金屬層級和大的電容器 面積。像這樣，電容器通常占據PMIC和RFIC的很大部分。在一些實施方式中，芯片面積的 三分之一或更多可能被電容器占據。
【附圖說明】
[0004] 將通過示例而非限制的方式來示出本發明的實施例，并且通過結合附圖參考以下
【具體實施方式】能夠更充分地理解本發明的實施例，附圖中：
[0005] 圖IA和IB示出了根據實施例的平面III -N MOS電容器的截面圖；
[0006] 圖2A和2B示出了根據實施例的平面III -N MOS電容器的截面圖；
[0007] 圖3示出了根據實施例的顯示平面III -N MOS電容器的性能數據的實驗數據；
[0008] 圖4A和4B示出了根據實施例的非平面III -N MOS電容器的等距視圖和截面圖； [0009] 圖5示出了根據實施例的移動計算設備平臺的等距視圖和移動平臺所采用的微 電子器件的示意圖；
[0010] 圖6示出了根據一個實施例的計算設備的功能框圖；
[0011] 圖7是根據實施例的示出在同一硅襯底上制作具有基于硅的晶體管的III -N MOS 電容器的方法的流程圖。
[0012] 圖8、9A、9B、9C、9D、10A、IOB和IOC示出了根據實施例的同一硅襯底上的集成有基 于硅的晶體管的III-N MOS電容器的截面圖；以及
[0013] 圖11是根據實施例的采用適合于非平面III-N MOS電容器的方式在單晶硅襯底上 生長的III -N半導體晶體的極性的等距示圖。
【具體實施方式】
[0014] 在以下描述中，闡述了許多細節，然而，對于本領域中的技術人員而言顯而易見的 是，在沒有這些具體細節的情況下也可以實踐本發明。在一些實例中，公知的方法和設備以 框圖的形式而不是以細節的形式示出，以避免使本發明難以理解。在整個說明書中，對"實 施例"的引用表示結合實施例所描述的特定特征、結構、功能或特性包括在本發明的至少一 個實施例中。因此，在整個說明書中，在各處出現的短語"在實施例中"不一定指代本發明 的同一個實施例。此外，特定特征、結構、功能或特性可以采用任何適合的方式組合在一個 或多個實施例中。例如，第一實施例可以與第二實施例組合，只要未指定這兩個實施例是互 斥的。
[0015] 術語"耦合"和"連接"及其衍生詞在本文中可以用于描述部件之間的結構關系。 應該理解，這些術語并不是要作為彼此的同義詞。相反，在特定實施例中，"連接"可以用于 指示兩個或更多元件彼此直接物理接觸或電接觸。"耦合"可以用于指示兩個或更多元件彼 此直接或間接地（其間具有其它中間元件）物理接觸或電接觸，和/或指示兩個或更多元 件彼此配合或相互作用（例如，如在因果關系中）。
[0016] 如本文中使用的術語"在…之上"、"在…之下"、"在….之間"和"在…上"指的是 一個材料層或部件相對于其它層或部件的相對位置。像這樣，例如，設置在一個層之上或 之下的另一個層可以與該層直接接觸或可以具有一個或多個中間層。此外，設置在兩個層 之間的一個層可以與這兩個層直接接觸或可以具有一個或多個中間層。相比之下，第二層 "上"的第一層與該第二層直接接觸。
[0017] 本文中描述了III-N高電壓MOS電容器和集成了這種III-N MOS電容器以實施高電 壓和/或高功率電路的SoC解決方案。可以為每個III -N MOS電容器實現4V以上的擊穿電 壓，這要比硅MOS電容器或MM電容器可能實現的擊穿電壓高得多，從而在不需要串聯耦合 電容器電路的情況下適應RFIC和/或PMIC中出現的較高電壓。例如，可以在可能另外需 要四個串聯連接的常規MIM電容器的情況下利用單個III-N MOS電容器。對于III-N MOS電 容器具有足夠高的電容（例如，是常規MM的電容的至少1/3)的實施例，能夠實現電容器 面積的總體減小，從而實現縮小形狀因子和/或較高水平的集成。此外，可以通過使用III -N MOS電容器來實現金屬化布線的減少（例如，一個金屬層級而不是兩個金屬層級）。
[0018] 在特定實施例中，在將高功率無線數據傳輸和/或高電壓功率管理功能與低功率 CMOS邏輯數據處理集成的SoC架構中采用III-N MOS電容器。III-N MOS電容器可以容納的 高電壓操作可以為無線數據傳輸應用產生高RF輸出功率。高電壓能力還使本文中所描述 的III-N MOS電容器適用于利用縮小尺寸的感應元件的DC到DC轉換器中的高速開關應用。 由于功率放大應用和DC到DC開關應用都是智能電話、平板電腦和其它移動平臺中的關鍵 功能塊，因而本文中所描述的結構可以有利地用于這種設備的SoC解決方案中。
[0019] 在實施例中，III-N MOS電容器是包括GaN層的η型耗盡型器件，在GaN層中，在 低于OV的電容器節點電壓下，在GaN層與另一個III-N層的異質界面處形成二維電子氣 (2DEG)。與常規硅MOS電容器相比，III-N MOS電容器還具有有利的LCR性質，這至少部分 是由于有效減小電容器端子電阻的高2DEG密度。III-N MOS電容器實施例包括兩端子和三 端子設計，其中多個端子與公共電容器節點電壓綁定。在其它實施例中，III-N MOS電容器 與IV族晶體管架構單片集成例如，所述IV族晶體管架構例如是作為SoC架構的部分的平面 和非平面硅CMOS晶體管技術。在某些這種實施例中，對硅襯底進行蝕刻，以提供其上形成 GaN層和III-N阻擋層的（111)外延生長晶種表面。沉積高K電介質層，并且制作針對2DEG、 并且位于電介質層之上的接觸部。
[0020] III-N MOS電容器的實施例包括平面形式和非平面形式。圖IA和IB示出了根據 實施例的平面III-N MOS電容器101的截面圖，其中外延GaN層直接設置在硅表面上。圖2A 和2B示出了根據實施例的平面III -N MOS電容器201的截面圖，其中外延GaN層設置在中間 緩沖層上，所述中間緩沖層設置在硅表面上。圖4A和4B示出了根據實施例的非平面III -N MOS電容器401的等距視圖和截面圖。
[0021] 在實施例中，III-N MOS電容器設置在（001)或（110)硅襯底之上。參考圖IA以 及作為沿著圖IA中的虛線a-a'所表示的平面截取的截面圖的圖1B，平面III-N MOS電容 器101設置在（001)硅襯底102之上。III-氮化物的外延生長的質量取決于下層襯底和與 III -氮化物材料之間的晶格失配。諸如GaN之類的III族-氮化物具有晶格常數A相對小 (?3.189A)的纖鋅礦晶體結構，并且因此與常規硅襯底的失配較大（對于具有?5.43A 的晶格常數的硅的（001)和（110)平面而言都是?41%)。僅具有3.84A的晶格常數的硅 (111)平面提供與GaN(?17%)的較小失配。因此，可以在（111)硅襯底上外延生長較高 質量的GaN膜。然而，（111)硅襯底更貴，并且實際上當前僅限制于200mm的尺寸。襯底尺 寸的這種限制不僅對于每個制造的器件的成本而言是重要的缺陷，而且阻斷了采用最先進 的制造技術形成III -N MOS電容器的可能性，因為用于先進的CMOS處理的裝備通常僅被設 計為對CMOS技術的硅FET制造中通常使用的標準尺寸的硅襯底（例如，當前為300mm)進 行操作。
[0022] 在實施例中，III-N MOS電容器設置在（001)或（110)硅襯底之上，并且包括設置 在襯底的（111)硅表面上的GaN層110。對于示例性III-N MOS電容器101，GaN層110設置 在襯底102的形成V形凹槽的蝕刻的表面上。（111)表面相對于襯底的處于（001)平面上 的頂表面傾斜大約55°。例如，可以通過利用例如但不限于KOH溶液的適當的濕化學法進 行蝕刻來暴露（111)表面。設置于（111)表面之上的GaN層110實質上是單晶的，并且盡 管本文中將其稱為"單晶"，但是本領域技術人員將領會到，仍然可能存在低水平的晶體缺 陷作為從（111)硅表面引晶的不完美外延生長工藝的人為缺陷。在GaN層110內，存在具 有纖鋅礦結構的具體排列，其中c軸垂直于硅（111)平面。GaN層110是非中心對稱的，這 表示晶體缺乏反向對稱，并且更具體地，{0001}平面是非等同的。通常將GaN{0001}平面 的其中之一稱為Ga面（+c極性），并且將另一個稱為N面（-C極性）。通常對于平面III -N 族器件，{0001}平面中的一個或另一個更接近襯底表面，并且因此，如果