一種薄膜晶體管及其制備方法和應用
【技術領域】
[0001] 本發明涉及顯示技術領域，具體涉及一種薄膜晶體管及其制備方法，以及在平板 顯示裝置中的應用。
【背景技術】
[0002] 近年來，隨著有源矩陣平板顯示裝置尺寸的不斷增大，驅動電路的頻率不斷提 高，現有的非晶硅薄膜晶體管遷移率很難滿足要求；非晶硅薄膜晶體管的遷移率一般在 0. 5cm2/V?S左右，而超過80in的有源矩陣平板顯示裝置，驅動頻率為120Hz時需要lcm2/ V?s以上的遷移率。
[0003] 現有技術中，高遷移率的薄膜晶體管主要有多晶硅薄膜晶體管和金屬氧化物薄膜 晶體管。其中，多晶硅薄膜晶體管制備過程中所需的準分子激光退火晶化（ELA)工藝成本 很高，無論是生產過程、生產線的維修維護，還是生產線的升級換代，都不能輕易實現；而 且，隨著人們對大尺寸顯示器件需求的增加，大尺寸的LTPS的均一性和穩定性也受到了考 驗，因此，現有技術中的多晶硅薄膜晶體管仍局限于在小尺寸顯示器件中的應用。而以IGZ0 (英文全稱為IndiumGalliumZincOxide,譯為銦鎵鋅氧化物)、IZ0 (英文全稱為Indium ZincOxide，譯為氧化銦鋅）等金屬氧化物為有源層的薄膜晶體管，遷移率高、均一性好、透 明、制作工藝簡單，可以更好地滿足大尺寸有源矩陣平板顯示裝置的需求，受到了人們的廣 泛關注，成為近年來的研究熱點。
[0004] 然而，金屬氧化物半導體對水、氧以及光線很敏感，應用有金屬氧化物薄膜晶體管 的平板顯示器件在長期使用過程中，外部環境中的水、氧以及光線會穿越設置在薄膜晶體 管氧化物半導體層上的各膜層，在氧化物半導體層中產生深能級缺陷（trap)態；金屬氧化 物薄膜晶體管工作時，在電應力的作用下，這些缺陷態處會捕獲電子，導致薄膜晶體管閾值 電壓偏移等問題，從而影響薄膜晶體管的穩定性，進而影響平板顯示裝置的性能。
[0005] 現有技術中，通常從抑制金屬氧化物半導體中缺陷態產生的角度入手，通過在金 屬氧化物半導體層上設置光阻擋層、刻蝕阻擋層、水氧阻隔層等以減少滲透到達金屬氧化 物半導體層中的水、氧以及光線，從而抑制缺陷態的產生。該方法雖然能夠減少水、氧以及 光線進入金屬氧化物半導體層，但不能完全阻止水、氧以及光線進入，即使在一段時間內能 夠抑制缺陷態的產生，但是隨著平板顯示裝置的使用時間延長，金屬氧化物半導體層中總 有缺陷態產生，即一定會出現閾值電壓偏移等問題，嚴重影響平板顯示裝置性能。
【發明內容】
[0006] 為此，本發明所要解決的是現有技術中金屬氧化物薄膜晶體管性能不穩定，嚴重 影響平板顯示設備性能的問題。
[0007] 為解決上述技術問題，本發明采用的技術方案如下：
[0008] 本發明所述的一種薄膜晶體管，包括襯底，在所述襯底同側沿垂直于襯底方向設 置的柵極層、金屬氧化物半導體層、源/漏電極層、以及將所述柵極層、所述金屬氧化物半 導體層、所述源/漏電極層彼此分開的一層或多層絕緣層，所述源/漏電極層中的源極和漏 極分別與所述金屬氧化物半導體層接觸連接，在所述襯底上還直接依次形成有電加熱層和 緩沖層，所述金屬氧化物半導體層設置在所述緩沖層上，所述電加熱層在所述襯底上的投 影區域覆蓋所述金屬氧化物半導體層在所述襯底上的投影區域。
[0009] 所述電加熱層為電阻率高于1.OPQ?cm的一層導電材料層或多層導電材料堆疊 結構層。
[0010] 所述導電材料為銅、鋁、鑰、鈦、銦錫氧化物、銦鋅氧化物、摻雜多晶硅中的一種或 多種。
[0011] 所述電加熱層的厚度為lnm-10iim。
[0012] 所述緩沖層為氧化硅、氮化硅、氮氧化硅、氧化鋁、氧化鈦中的一種或多種材料的 堆疊結構層。
[0013] 所述緩沖層厚度為lnm-10i!m。
[0014] 所述金屬氧化物半導體層上還設置有刻蝕阻擋層、光線阻擋層、鈍化層中的一種 或多種的堆疊結構。
[0015] 所述刻蝕阻擋層為氧化硅、氮化硅、氮氧化硅、氧化鋁、氧化鈦中的一種或多種材 料的堆疊結構層；所述光線阻擋層為銅、鋁、鑰、鈦、銦錫氧化物、銦鋅氧化物、摻雜多晶硅中 的一種或多種材料的堆疊結構層；所述鈍化層為氧化硅、氮化硅、氮氧化硅、氧化鋁、氧化鈦 中的一種或多種材料的堆疊結構層。
[0016] 本發明所述的一種薄膜晶體管的制備方法，包括如下步驟：
[0017] S1、在所述襯底上自下而上直接依次形成電加熱層和緩沖層；
[0018] S2、在所述緩沖層上形成柵極層、金屬氧化物半導體層、源/漏電極層、以及將所 述柵極層、所述金屬氧化物半導體層、所述源/漏電極層彼此分開的一層或多層絕緣層，所 述源/漏電極層中的源極和漏極分別與所述金屬氧化物半導體層接觸連接。
[0019] 所述電加熱層為電阻率高于1.OilQ?〇!!的一層導電材料層或多層導電材料堆疊 結構層。
[0020] 所述導電材料為銅、鋁、鑰、鈦、銦錫氧化物、銦鋅氧化物、摻雜多晶硅中的一種或 多種。
[0021] 所述電加熱層的厚度為Inm-lOilm。
[0022] 步驟S2中，所述絕緣層包括柵極絕緣層；所述柵極層直接形成在所述緩沖層上； 所述柵極絕緣層也直接形成于所述緩沖層上，并覆蓋所述柵極層；所述金屬氧化物半導體 層直接形成在所述柵極絕緣層上，并設置在所述柵極層的垂直上方。
[0023] 本發明所述的一種平板顯示裝置，包括顯示單元，所述顯示單元進一步包括第一 電極；
[0024] 所述平板顯示裝置還包括所述的薄膜晶體管，所述第一電極與所述薄膜晶體管的 源極或漏極電連接。
[0025] 所述平板顯示裝置為液晶顯示裝置或有機發光顯示裝置。
[0026] 本發明所述的薄膜晶體管的使用方法，所述薄膜晶體管處于關斷狀態時，對所述 電加熱層施加電壓，產生熱量。
[0027] 本發明的上述技術方案相比現有技術具有以下優點：
[0028] 1、本發明所述的一種薄膜晶體管，在襯底上還直接依次形成有電加熱層和緩沖 層，金屬氧化物半導體層設置在緩沖層上，電加熱層在襯底上的投影區域覆蓋金屬氧化物 半導體層在襯底上的投影區域；薄膜晶體管處于關斷狀態時，對電加熱層施加電壓，產生熱 量并傳遞給金屬氧化物半導體層，促使被金屬氧化物半導體層中缺陷態捕獲的電子釋放出 來，修復缺陷態，從而使得薄膜晶體管特性有所恢復，提高薄膜晶體管的穩定性。
[0029] 2、本發明所述的一種薄膜晶體管的制備方法，僅通過在襯底上設置電加熱層以及 將電加熱層與所述薄膜晶體管絕緣的緩沖層就可以實現薄膜晶體管穩定性的提高，制備工 藝簡單、成本低、易實現工業化生產。
[0030] 3、本發明所述的一種平板顯示裝置，在薄膜晶體管的金屬氧化物半導體下側設置 電加熱層，當薄膜晶體管處于關斷狀態時，對電加熱層施加電壓，產生熱量并傳遞給金屬氧 化物半導體層，促使被金屬氧化物半導體層中缺陷態捕獲的電子釋放出來，修復缺陷態，從 而使得薄膜晶體管特性有所恢復，提高薄膜晶體管的穩定性，從而優化平板顯示裝置的性 能。
【附圖說明】
[0031] 為了使本發明的內容更容易被清楚的理解，下面根據本發明的具體實施例并結合 附圖，對本發明作進一步詳細的說明，其中
[0032] 圖1本發明所述薄膜晶體管的剖視圖；
[0033] 圖2是本發明實施例2中一種平板顯示裝置的驅動電路圖。
[0034] 圖中附圖標記表示為：100-襯底、110-電加熱層、120-緩沖層、210-柵極層、 220-柵極絕緣層、230-金屬氧化物半導體層、241-源極、242-漏極。
【具體實施方式】
[0035] 為了使本發明的目的、技術方案和優點更加清楚，下面將結合附圖對本發明的實 施方式作進一步地詳細描述。
[0036] 本發明可以以許多不同的形式實施，而不應該被理解為限于在此闡述的實施例。 相反，提供這些實施例，使得本公開將是徹底和完整的，并且將把本發明的構思充分傳達給 本領域技術人員，本發明將僅由權利要求來限定。在附圖中，為了清晰起見，會夸大層和區 域的尺寸和相對尺寸。應當理解的是，當元件例如層、區域或基板被稱作"形成在"或"設置 在"另一元件"上"時，該元件可以直接設置在所述另一元件上，或者也可以存在中間元件。 相反，當元件被稱作"直接形成在"或"直接設置在"另一元件上時，不存在中間元件。當元 件被稱為設置在另一元件的"垂直上方"時，該元件與另一元件的中心的連線垂直于基板。
[0037] 實施例1
[0038] 本實施例提供一種薄膜晶體管及其制備方法，如圖1所示，所述薄膜晶體管包括 襯底100,在所述襯底100同側沿垂直于所述襯底100方向依次電加熱層110、緩沖層120、 柵極層210、柵極絕緣層220、金屬氧化物半導體層230以及源/漏電極層，所述源/漏電極 層中的源極和漏極分別與所述金屬氧化物半導體層230接觸連接。其中，所述電加熱層110 在所述襯底100上的投影區域覆蓋所述金屬氧化物半導體層230在所述襯底100上的投影 區域；所述薄膜晶體管處于關斷狀態時，對所述電加熱層施加電壓，產生熱量。
[0039] 本實施例中所述薄膜晶體管為底柵結構，作為本發明的其他實施例，所述薄膜晶 體管還可以為頂柵結構或雙柵結構，均可以實現本發明的目的屬于本發明的保護范圍。
[0040] 所述電加熱層110選自但不限于銅、鋁、鑰、鈦、銦錫氧化物、銦鋅氧化物、摻雜多 晶硅等電阻率高于LOliQ 的一種形成的導電材料層或多種形成的多層導電材料堆疊 結構層，本實施例優選鑰層，厚度為200nm;作為本發明的其他實施例，所述電加熱層110的 厚度lnm-10um，均可以實現本發明的目的，屬于本發明的保護范圍。
[0041] 所述緩沖層120選自但不限于氧化硅、氮化硅、氮氧化硅、氧化鋁、氧化鈦中的一 種或多種材料的堆疊結構層，本實施例優選氧化硅層，厚度為200nm;作為本發明的其他實 施例，所述緩沖層120的厚度為lnm-10ym，均可以實現本發明的目的，屬于本發明的保護 范圍。
[0042] 作為本發明的其他實施例，所述金屬氧化物半導體層上還可以設置有刻蝕阻擋 層、光線阻擋層、鈍化層中的一種或多種的堆疊結構；所述刻蝕阻擋層選自但不限于為氧化 硅、氮化硅、氮氧化硅、氧化鋁、氧化鈦中的一種或多種材料的堆疊結構層，所述光線阻擋層 選自但不限于銅、鋁、鑰、鈦、銦錫氧化物、銦鋅氧化物、摻雜多晶硅中的一種或多種材料的 堆疊結構層，所述鈍化層選自但不限于氧化硅、氮化硅、氮氧化硅、氧化鋁、氧化鈦中的一種 或多種材料的堆疊結構層，均可以實現本發明的目的，屬于本發明的保護范圍。