一種高量子轉換效率的堆疊式cmos傳感器及其制備方法
【技術領域】
[0001]本發明涉及半導體制造領域，尤其涉及圖像傳感器領域，具體地說是一種高量子轉換效率的堆疊式CMOS傳感器及形成流程。
【背景技術】
[0002]堆棧式CMOS傳感器是將原來傳感器里的信號處理電路放到了原來的基板上，在傳感器芯片上重疊形成背照式CMOS傳感器的像素部分，因此能夠實現在較小的傳感器芯片尺寸上形成大量像素點，可以把騰出來的空間放置更多的像素。另外，傳感器里的像素點和電路是分開獨立的，所以像素點部分可以進行更高的畫質優化，電路部分亦可進行高性能優化。
[0003]由于COMS傳感器在具有高圖像采集速度和高抗干擾性的同時，還具有低操作電壓、低功耗等特點，并可利用相同的高容量晶圓生產線上進行COMS圖像傳感器的制備，但現有產品對CMOS圖像傳感器的圖像質量要求越來越高，而傳統堆疊式CMOS傳感器設有一層阻擋層來作為銅阻擋層，這樣會降低CMOS圖像傳感器的量子轉化效率，影響電子設備的成像質量。
[0004]中國專利(公開號:102376724A)本發明提供了一種呈現改進的量子率的圖像傳感器器件。例如，提供了一種背照式(B S I)圖像傳感器器件，包括:具有前表面和后表面的基板；設置在基板的前表面處的感光區；以及設置在基板的后表面上方的抗反射層。當在小于700 n m的波長處進行測量時，抗反射層具有大于或等于約2.2的折射率以及小于或等于約0.05的消光系數。本發明還提供了用于背照式圖像傳感器的抗反射層及其制造方法。
[0005]中國專利(公開號:103165633A)記載了一種背照式CMOS圖像傳感器，通過使用正面離子注入工藝形成在襯底上方的光電有源區域以及與該光電有源區域相鄰形成的延伸的光電有源區域，并使用背面離子注入工藝來形成延伸的光電有源區域，且繼續于襯底背面上制備一激光退火層，進而達到增大光子到電子的轉化量，改善量子效率。該專利文獻中并沒有記載改善CMOS器件白像素問題的相關技術特征。
【發明內容】
[0006]有鑒于此，本發明提供一種高量子轉換效率的堆疊式CMOS傳感器及形成流程，通過改變入射光路薄膜結構，使用光罩和干法蝕刻去除多余阻擋層，提高堆疊式CMOS傳感器的量子轉化效率，從而提高成像質量。
[0007]為達到上述目的，本發明采用如下方案:
[0008]一種高量子轉換效率的堆疊式COMS傳感器，所述傳感器包括像素晶圓結構和邏輯晶圓結構，該邏輯晶圓結構通過一絕緣層與鍵合于所述像素晶圓結構的上方，其中，所述傳感器還包括金屬互連線區，所述像素晶圓結構通過所述金屬互連線區與所述邏輯晶圓結構連接；
[0009]其中，所述像素晶圓結構包括一阻擋層，該阻擋層覆蓋于所述金屬互連線的上表面。
[0010]上述的高量子轉換效率的堆疊式COMS傳感器，其中，所述像素晶圓結構中還包括感光層和受光層，所述受光層覆蓋所述感光層的上表面。
[0011]上述的高量子轉換效率的堆疊式COMS傳感器，其中，所述感光層設置有光電二極管區和金屬互連線區，所述阻擋層位于所述受光層中，且所述阻擋層位于所述金屬互連線區的上方，所述金屬互連線區貫穿所述感光層，且所述感光層中設置有若干個光電二極管。
[0012]上述的高量子轉換效率的堆疊式COMS傳感器，其中，所述金屬互連線區中填充有銅。
[0013]上述的高量子轉換效率的堆疊式COMS傳感器，其中，所述像素晶圓結構中還包括像素布線層，所述像素布線層覆蓋所述絕緣層的上表面。
[0014]上述的高量子轉換效率的堆疊式COMS傳感器，其中，所述像素布線層內設有若干個第一層間金屬布線。
[0015]上述的高量子轉換效率的堆疊式COMS傳感器，其中，所述邏輯晶圓結構包括基底，邏輯布線層，所述邏輯布線層位于所述襯底的上表面。
[0016]上述的高量子轉換效率的堆疊式COMS傳感器，其中，所述邏輯布線層中設有若干個第二層間金屬布線。
[0017]上述的高量子轉換效率的堆疊式COMS傳感器，其中，所述感光層的材質為硅。
[0018]上述的高量子轉換效率的堆疊式COMS傳感器，其中，所述像素晶圓結構的上表面還設置有若干顏色濾鏡。
[0019]上述的高量子轉換效率的堆疊式COMS傳感器，其中，每個所述顏色濾鏡的上表面均設置有一微透鏡。
[0020]上述的一種制備高量子轉換效率的堆疊式COMS傳感器的方法，其中，若干塊所述焊接板間隔排列在所述受光層的上表面的邊緣，并圍繞所述微透鏡和所述阻擋層。
[0021]本發明還提供了一種制備高量子轉換效率的堆疊式COMS傳感器的方法，其中，所述方法包括:
[0022]步驟SI，提供一具有像素晶圓結構的半導體器件，該像素晶圓結構中包括感光層和像素布線層，所述感光層覆蓋所述像素布線層的上表面，且所述感光層設置有光電二極管區和金屬互連線區；
[0023]步驟S2，制備一阻擋薄膜，該阻擋薄膜覆蓋所述感光層的上表面；
[0024]步驟S3，去除位于所述光電二極管區上方的阻擋薄膜，于所述金屬互連線區上方形成阻擋層。
[0025]上述的一種制備高量子轉換效率的堆疊式COMS傳感器的方法，其中，采用光刻工藝和干法刻蝕工藝去除位于所述光電二極管區上方的阻擋薄膜。
[0026]上述的一種制備高量子轉換效率的堆疊式COMS傳感器的方法，其中，所述阻擋層的材質為氮化硅。
[0027]與現有技術相比，本發明具有如下技術優勢:
[0028]1、本發明采用堆疊式的CMOS傳感器，把邏輯晶圓結構和像素晶圓結構堆疊為一體，因此能夠實現在較小的傳感器芯片尺寸上形成大量像素點，可以把騰出來的空間放置更多的像素。并且，邏輯晶圓結構和像素晶圓結構相互獨立，所以像素點部分可以進行更高的畫質優化，電路部分亦可進行高性能優化。
[0029]2、通過對像素晶圓結構，邏輯晶圓結構及絕緣層的孔注入銅，形成金屬互連線像素晶圓結構，邏輯晶圓結構形成互聯結構。
[0030]3、通過光刻工藝及干法蝕刻工藝，去除多余的阻擋層，改變入射光路的薄膜結構，提高量子轉換效率。
【附圖說明】
[0031]構成本發明的一部分的附圖用來提供對本發明的進一步理解，本發明的示意性實施例及其說明用于解釋本發明，并不構成對本發明的不當限定。在附圖中:
[0032]圖1-4是本發明高量子轉換效率的堆疊式CMOS傳感器的制備方法中一實施例的流程結構示意圖；
[0033]圖5是本發明的高量子轉換效率的堆疊式CMOS傳感器中一實施例的剖面結構示意圖；
[0034]圖6為本發明高量子轉換效率的堆疊式CMOS傳感器中一實施例的俯視結構示意圖。
【具體實施方式】
[0035]下面結合附圖和具體實施例對本發明作進一步說明，但不作為本發明的限定。
[0036]圖1-4為本發明高量子轉換效率的堆疊式CMOS傳感器的制備方法中一實施例的流程結構示意圖。
[0037]如圖1所示，首先，提供一具有感光層5的半導體結構，在該感光層5中設置有若干光電二極管11和若干個晶體管(圖中未示出)，在感光層5的正面(圖中為下表面)進行工藝制程形成布線層7，然后在布線層7下表面通過絕緣層3和邏輯晶圓結構2相互鍵合。其中，邏輯晶圓結構2中包含邏輯布線層6和基底4，邏輯布線層6位于基底4的上表面；在布線層7中設置有若干個第一層間金屬布線10，在邏輯布線層6中設置有若干個第二層間金屬布線16。絕緣層3采用不導電的絕緣材料。
[0038]如圖2所示，刻蝕感光層5、布線層7和邏輯晶圓結構2的上部，并將刻蝕停止于邏輯晶圓結構2的上部，經過該刻蝕后，形成接觸孔貫穿感光層5和布線層7，且其底部位于邏輯晶圓結構的上部；然后在所形成的接觸孔內注入金屬，以形成金屬互連線區8，通過金屬互連線區8可以使感光層5、布線層7以及邏輯布線層6形成互連結構。其中，在接觸孔內注入的金屬可以優選采用銅，因為銅具有優良的導電性能。
[0039]如圖3所示，制備一層阻擋薄膜9’覆蓋感光層5的上表面以及金屬互連線區8的上表面。該阻擋薄膜9’可以通過化學氣相沉積或其他沉積方法根據具體的工藝需要進行制備，本發明對此不做限定。其中，阻擋薄膜9’的材質可優選采用氮化硅。
[0040]如圖4所示，由于阻擋薄膜9’會降低傳感器的量子轉換效率，需要將位于光電二極管11所在光電二極管區20上方的阻擋薄膜9’進行去除，所以先進行光刻工藝，即在該阻擋薄膜上制備一層光刻膠(圖中未示出)，然后通過具有圖形的光掩模進行曝光和顯影工藝，以在該光刻膠中形成開口，通過該開口，暴露出位于光電二極管區20上方部分的阻擋薄膜9’的上表面，然后以該具有開口的光刻膠