半導體器件的制備方法
【技術領域】
[0001] 本發明涉及半導體技術領域，特別是涉及一種半導體器件的制備方法。
【背景技術】
[0002] 金屬化是芯片制造過程中在絕緣介質薄膜上淀積金屬薄膜，以及隨后刻印圖形以 便形成互連金屬線和集成電路的孔填充塞的過程。互連（interconnect)意指由導電材料， 如鋁、多晶硅或銅制成的連線將電信號傳輸到芯片的不同部分，互連也被用做芯片上器件 和整體封裝之間普通的金屬連接。接觸（contact)是指硅芯片內的器件與第一金屬層之間 在硅表面的連接。通孔（via)是穿過各種介質層從某一金屬層到毗鄰的另一金屬層形成電 通路的開口。
[0003] 在半導體制造業中，最早的互聯金屬是鋁，而且鋁在硅片制造業中仍然是最普通 的互聯金屬。圖1一圖4所示的為現有技術中以鋁為互聯金屬的半導體器件的制備過程。
[0004] 首先，如圖1所示，提供半導體基底110,在所述半導體基底110上制備一金屬鋁層 120。由于制備所述金屬鋁層120的溫度較高，一般在200°C以上，使得所述金屬鋁層120中 的鋁顆粒121生長的較大，造成所述金屬鋁層120表面不平整，如圖1中圓形區域所示；
[0005] 接著，在所述金屬鋁層120上制備一抗反射層130,如圖2所示。由于所述金屬鋁 層120表面不平整，造成所述抗反射層130出現不連續的斷裂，如圖2中圓形區域所示；
[0006] 然后，在所述抗反射層130上制備光阻圖形140。由于在光阻圖形140制備的過程 中會用到四甲基氫氧化銨（(CH3)4N0H)等化學試劑，該化學試劑會通過所述斷裂氧化所述 金屬鋁層120,形成局部氧化鋁122,如圖3所示；
[0007] 最后，所述光阻圖形140為掩膜，對所述金屬鋁層120進行選擇性刻蝕。由于所述 局部氧化鋁122的刻蝕速率遠低于所述金屬鋁層120的刻蝕速率，所以在最終的器件結構 中，被去除所述金屬鋁層120的所述半導體基底110上具有鋁殘留123,如圖4所示。圖5 為所述鋁殘留123的掃描電子圖片，由于所述鋁殘留123的存在，造成整個晶圓的良率差， 從而影響器件的電學性能。
【發明內容】
[0008] 本發明的目的在于，提供一種半導體器件的制備方法，能夠減少或消除晶圓表面 的鋁殘留，從而提高器件的電學性能。
[0009] 為解決上述技術問題，一種半導體器件的制備方法，包括：
[0010] 提供半導體基底；
[0011] 在所述半導體基底上制備一金屬層；
[0012] 在所述金屬層上制備一氧化阻擋層；
[0013] 進行氧化工藝，使得所述金屬層與氧化阻擋層接觸的所述金屬層的表面形成一金 屬氧化層；
[0014] 對所述金屬層進行選擇性刻蝕。
[0015] 進一步的，所述氧化阻擋層為抗反射層。
[0016] 進一步的，所述抗反射層為第一鈦層/第一氮化鈦層。
[0017] 進一步的，所述第一鈦層的厚度為150A?250A，所述第一氮化鈦層的厚度為 200A?300A。
[0018] 進一步的，采用物理氣相沉積工藝制備所述第一鈦層/第一氮化鈦層。
[0019] 進一步的，采用灰化機臺進行氧化工藝。
[0020] 進一步的，所述氧化工藝的氧化溫度為80°C?120°C，氧化時間為5min?20min。
[0021] 進一步的，所述制備方法還包括：在所述金屬層和半導體基底之間制備一粘附層。
[0022] 進一步的，所述粘附層為第二鈦層/第二氮化鈦層。
[0023] 進一步的，所述金屬層的材料為鋁或銅的一種或組合。
[0024] 與現有技術相比，本發明提供的半導體器件的制備方法具有以下優點：在所述半 導體器件的制備方法中，進行氧化工藝，使得所述金屬層與氧化阻擋層接觸的所述金屬層 的表面形成一金屬氧化層，與現有技術相比，在對所述金屬層進行選擇性刻蝕中，所述金屬 氧化層會阻擋化學試劑對所述金屬層氧化，避免局部氧化鋁的形成，從而可以減少或消除 鋁殘留的形成，以提高器件的電學性能。
【附圖說明】
[0025] 圖1 一圖4為現有技術中半導體器件的制備方法中器件結構的示意圖；
[0026] 圖5為現有技術中所述鋁殘留的掃描電子圖片；
[0027] 圖6為本發明一實施例中半導體器件的制備方法的流程圖；
[0028] 圖7 -圖12為本發明一實施例中半導體器件的制備方法中器件結構的示意圖。
【具體實施方式】
[0029] 下面將結合示意圖對本發明的半導體器件的制備方法進行更詳細的描述，其中表 示了本發明的優選實施例，應該理解本領域技術人員可以修改在此描述的本發明，而仍然 實現本發明的有利效果。因此，下列描述應當被理解為對于本領域技術人員的廣泛知道，而 并不作為對本發明的限制。
[0030] 為了清楚，不描述實際實施例的全部特征。在下列描述中，不詳細描述公知的功能 和結構，因為它們會使本發明由于不必要的細節而混亂。應當認為在任何實際實施例的開 發中，必須做出大量實施細節以實現開發者的特定目標，例如按照有關系統或有關商業的 限制，由一個實施例改變為另一個實施例。另外，應當認為這種開發工作可能是復雜和耗費 時間的，但是對于本領域技術人員來說僅僅是常規工作。
[0031] 在下列段落中參照附圖以舉例方式更具體地描述本發明。根據下面說明和權利要 求書，本發明的優點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非 精準的比例，僅用以方便、明晰地輔助說明本發明實施例的目的。
[0032] 本發明的核心思想在于，提供一種半導體器件的制備方法，包括：
[0033]步驟SI 1，提供半導體基底；
[0034] 步驟S12,在所述半導體基底上制備一金屬層；
[0035] 步驟S13,在所述金屬層上制備一氧化阻擋層；
[0036] 步驟S14,進行氧化工藝，使得所述金屬層與氧化阻擋層接觸的所述金屬層的表面 形成一金屬氧化層；
[0037] 步驟S15,對所述金屬層進行選擇性刻蝕，所述金屬氧化層會阻擋化學試劑對所述 金屬層氧化，避免局部氧化鋁的形成，從而可以減少或消除鋁殘留的形成，以提高器件的電 學性能。
[0038] 以下請結合圖6和圖7-圖12,具體說明本發明的半導體器件的制備方法。其中， 圖6為本發明一實施例中半導體器件的制備方法的流程圖，圖7 -圖12為本發明一實施例 中半導體器件的制備方法中器件結構的示意圖。
[0039] 首先，如圖6所示，進行步驟S11，提供半導體基底210,如圖7所示。其中，所述半 導體基底210中可以包括柵極結構等必要的器件，此為本領域的公知常識，在此不作贅述。
[0040] 在本實施例中，在步驟S11和步驟S12之間還包括：在所述半導體基底210上制備 一粘附層211，如圖7所示，以提高所述金屬層與所述半導體基底210的粘合力。其中，所述 粘附