用于使用工程化襯底的氮化鎵電子器件的方法和系統的制作方法
【專利說明】用于使用工程化襯底的氮化嫁電子器件的方法和系統
【背景技術】
[0001] 功率電子產品廣泛地應用于各種應用中。功率電子器件常用于電路中W改變電能 的形式，例如，從交流到直流，從一個電壓水平至另一電壓水平，或W其他的方式。該樣的器 件可在寬范圍的功率水平內運行，從移動設備中的毫瓦級至高壓電力傳輸系統中的數百兆 瓦。盡管功率電子產品取得了進步，但本領域仍對改進的電子系統和其運行方法存在需求。
【發明內容】
[0002] 本發明主要設及電子器件。更具體地，本發明設及使用工程化襯底（engineered substrate)制造器件W提供器件性能參數的改善。該方法和技術可應用于各種化合物半導 體系統中，包括垂直結型場效應晶體管（JFET)、電接觸結構、二極管結構等。
[0003] 根據本發明的實施方案，提供一種制造電子器件的方法。該方法包括提供包括第 III族氮化物巧層的工程化襯底結構，形成禪接至第III族氮化物巧層的GaN基功能層，W 及形成電禪接至GaN基功能層的至少一部分的第一電極結構。該方法還包括在該GaN基功 能層的與工程化襯底結構相反一側結合載體襯底，W及移除該工程化襯底結構的至少一部 分。該方法進一步包括形成電禪接至GaN基功能層的至少另一部分的第二電極結構W及移 除該載體襯底。
[0004] 根據本發明另一實施方案，提供垂直第III族氮化物電子器件。該器件包括第一 電接觸結構，和禪接至第一電接觸結構的第一導電類型的第III族氮化物外延層。該器件 還包括禪接至第HI族氮化物外延層的第HI族氮化物外延結構和禪接至一層或更多層的 第III族氮化物外延結構的第二電接觸結構。
[0005] 根據本發明的替代方案，提供垂直第III族氮化物JFET。該垂直第III族氮化物 JFET包括器件襯底，禪接至器件襯底的界面層，禪接至界面層的第一電極結構。垂直第III 族氮化物JFET還包括連接至第一電極結構的第HI族氮化物外延層，外延禪接至第HI族 氮化物外延層的第III族氮化物漂移層，外延禪接至第III族氮化物漂移層的第III族氮 化物溝道區。垂直第III族氮化物JFET進一步包括外延禪接至第III族氮化物溝道區的 第III族氮化物源極區；W及相鄰第III族氮化物溝道區設置的一個或更多個柵極區。
[0006] 相比傳統技術，通過本發明的方法實現很多益處。例如，本發明實施方案在制造高 功率垂直GaN基器件（例如垂直EFTS)時采用工程化襯底。工程化襯底的使用導致在一些 實施方案中成本降低。此外，一些實施方案的特征在于減少的襯底減薄和/或移除步驟。對 于一些垂直器件，特別是高性能GaN基器件，襯底電阻是可觀的并且會影響器件性能。為了 降低與襯底相關的電阻，在初步加工后，可W減薄/移除襯底的部分或全部。本發明的實施 方案采用具有預定的GaN基外延層的工程化襯底，所述GaN基外延層在移除處理襯底和接 合層之后提供期望的器件特性。結合下文和附圖更加具體地描述本發明的該些和其他實施 方案，及其許多優勢和特征。
【附圖說明】
[0007] 圖1是示出根據本發明實施方案的工程化襯底的簡化截面圖；
[000引圖2是示出在根據本發明實施方案的工程化襯底上的外延生長的簡化截面圖；
[0009] 圖3是示出根據本發明實施方案的電極形成的簡化截面圖；
[0010] 圖4是示出根據本發明實施方案的載體晶片結合的簡化截面圖；
[0011] 圖5是示出根據本發明實施方案的處理晶片減薄的簡化截面圖；
[0012] 圖6是示出根據本發明實施方案的層的移除和電極形成的簡化截面圖；
[0013] 圖7是示出根據本發明實施方案的襯底結合的簡化截面圖；
[0014] 圖8是示出根據本發明實施方案的載體晶片的移除的簡化截面圖；
[0015] 圖9A是示出根據本發明實施方案的GaN肖特基二極管結構的簡化示意圖；
[0016] 圖9B是示出根據本發明實施方案的GaN p-n二極管結構的簡化示意圖；
[0017] 圖10是示出根據本發明實施方案的S端子GaN FET結構的簡化示意圖；
[0018] 圖11是示出根據本發明實施方案的S端子GaN雙級結構的簡化示意圖；
[0019] 圖12是示出根據本發明實施方案的器件接合的簡化示意圖擬及
[0020] 圖13是示出根據本發明實施方案的電子器件的制造方法的簡化流程圖。
【具體實施方式】
[0021] 本發明實施方案設及電子器件。更具體地，本發明設及使用工程化襯底制造器件 W使得器件性能參數得到提高。該方法和技術可應用于各種化合物半導體系統中，包括垂 直結型場效應晶體管（JFETs)、電接觸結構、二極管結構等。
[0022] GaN基電子器件和光電器件正經歷快速發展。與GaN、相關合金和異質結構相關聯 的期望的性能包括對可見和紫外光發射的高帶隙能量，優越的傳輸性能（例如，高電子遷 移率和飽和速度）、高擊穿場W及高熱導率。根據本發明的實施方案，使用在工程化襯底上 形成的GaN巧層上的氮化嫁（GaN)外延來制造使用傳統技術不可能制造的垂直GaN基半導 體器件。例如，傳統生長GaN的方法包括使用異質襯底例如碳化娃（SiC)。由于GaN層和異 質襯底之間在熱膨脹系數和晶格常數上的差異，該會限制生長在異質襯底上的可用的GaN 層的厚度。在GaN和異質襯底之間界面處的高缺陷密度進一步使得制造垂直器件（包括功 率電子器件例如JFETs和其他場效應晶體管）的嘗試復雜化。
[0023] 另一方面，該里描述的本發明實施方案中使用GaN巧層上的同質外延GaN層來提 供比傳統技術和器件優越的性能。例如，對于給定的背景滲雜水平N，電子遷移率y更高。 該提供了低電阻率P，因為電阻率反比于電子遷移率，如式（1)所示：
[0024] P = -- (1) qjLif^
[002引其中q為元電荷。
[0026] 另一個由在GaN巧層上的同質外延GaN層提供的優越性能是雪崩擊穿的高臨界電 場。相比具有較小臨界電場的材料，高臨界電場使得在較小的長度L上能夠支持更大的電 壓。電流流過較小的長度W及低電阻率得到相比其他材料更低的電阻R，因為電阻可由下式 決定：
[0027]民二生 (2) A
[002引其中A是溝道或電流路徑的橫截面積。
[0029] 一般來說，在設備關斷狀態下支持高電壓所需要的設備的物理尺寸，和在導通狀 態下使電流通過具有低電阻的同一設備的能力之間存在折衷。在很多情況，在使折衷最小 化而性能最大化方面，GaN比其他材料更加優選。此外，相比生長在失配襯底上的GaN層， 生長在工程化襯底上的GaN巧層上的GaN層具有低的缺陷密度。該低缺陷密度會帶來優越 的熱導率、更少的陷阱相關（trap-related)的影響，如動態導通電阻，W及更好的可靠性。
[0030] 在垂直器件結構中，預期的是垂直J陽T。按照滲雜水平、物理尺寸、導電類型（例 如，n型或P型材料）、W及其他因素，垂直JFET可被設計為具有常斷或常通的功能。常斷 垂直JFET由于其具有在沒有電壓施加到柵極時能夠阻止電流流動的能力而特別有用，除 了其他之外，其還可W作為功率應用中使用的垂直巧FTs的安全裝置（safety fea化re)。 [003U 可WW各種方式制造常斷垂直JFET。例如，由p+柵極可在每一側上攔截從源極 到漏極的n型電流。通過足夠低的背景滲雜，化及P+柵極中由于高空穴濃度帶來的高正電 荷，在零偏壓下溝道可能耗盡載流子或被夾斷。當施加正向電壓至柵極時，溝道能夠被重新 打開W接通器件。因此，在本發明實施方案中，由于電流通過柵極區（gated region)在源 極和漏極之間垂直流動，垂直JFET指的是垂直結型場效應晶體管。
[003引除了支持高電壓、低電阻J陽T應用的能力外，該里描述的GaN垂直J陽Ts可在其 他方面不同于傳統垂直JFET。例如，可采用用于制造垂直JFET的其他半導體（例如SiC) 改變制造模式。此外，GaN外延層的使用可允許非均勻的滲雜劑濃度（其作為在垂直JFET 不同層內的厚度的函數），該能夠使器件的性能最優化。
[003引圖1為示出根據本發明實施方案的工