一種薄膜晶體管、陣列基板、顯示裝置的制作方法

本實用新型涉及半導體技術領域，尤其涉及一種薄膜晶體管、陣列基板、顯示裝置。

背景技術：

液晶顯示裝置(Liquid Crystal Display，LCD)或者有機發光二極管(Organic Light Emitting Diode，OLED)顯示裝置的陣列基板上設置有多個薄膜晶體管(Thin Film Transistor，TFT)用于對上述顯示裝置的亞像素進行驅動。現有技術在TFT的制作過程中，受到制作工藝影響，會使得TFT的半導體有源層產生較多的缺陷，從而導致TFT在導通時，溝道中產生的載流子在傳輸過程中容易被上述缺陷捕獲，從而降低了載流子遷移率，對TFT的性能造成影響。

技術實現要素：

本實用新型的實施例提供一種薄膜晶體管、陣列基板、顯示裝置，在TFT的制作過程中，能夠減小半導體有源層中缺陷產生的幾率。

為達到上述目的，本實用新型的實施例采用如下技術方案：

本實用新型實施例的一方面，提供一種薄膜晶體管，包括底柵極，以及依次設置于所述底柵極上的底柵絕緣層、半導體有源層、第一絕緣層；所述薄膜晶體管還包括設置于所述第一絕緣層背離所述底柵極一側的源極和漏極；所述第一絕緣層在對應所述源極和所述漏極的位置分別設置有過孔；所述半導體有源層上在對應上述過孔的位置設置有覆蓋所述半導體有源層的歐姆接觸層；所述源極、所述漏極分別通過不同的過孔與所述歐姆接觸層相接觸。

優選的，還包括位于所述第一絕緣層背離所述底柵極一側的頂柵極；所述第一絕緣層為頂柵絕緣層。

優選的，所述頂柵極與所述源極、漏極同層同材料。

優選的，所述底柵極與所述頂柵極非電連接。

優選的，構成所述半導體有源層的材料包括氫化非晶硅；構成所述歐姆接觸層的材料包括n型重摻雜氫化非晶硅。

本實用新型實施例的另一方面，提供一種陣列基板包括如上所述的任意一種薄膜晶體管。

優選的，包括多個呈矩陣形式排列的亞像素；每個亞像素內設置有至少一個所述薄膜晶體管；當所述薄膜晶體管包括底柵極和頂柵極時，同一個薄膜晶體管的頂柵極和底柵極連接不同的信號線。

本實用新型實施例的又一方面，提供一種顯示裝置，包括如上所述的任意一種陣列基板。

本實用新型實施例提供一種薄膜晶體管、陣列基板、顯示裝置。該薄膜晶體管包括底柵極，以及依次設置于所述底柵極上的底柵絕緣層、半導體有源層、第一絕緣層。上述薄膜晶體管還包括設置于第一絕緣層背離底柵極一側的源極和漏極。第一絕緣層在對應源極和漏極的位置分別設置有過孔。半導體有源層上在對應上述過孔的位置設置有覆蓋半導體有源層的歐姆接觸層。源極、漏極分別通過不同的過孔與歐姆接觸層相接觸。由上述可知，第一絕緣層位于半導體有源層上方，且該第一絕緣層上的過孔的位置分別與該薄膜晶體管的源極和漏極的位置相對應。因此半導體有源層的上表面除了與上述過孔相對應的位置以外，其余部分均被第一絕緣層覆蓋。這樣一來，可以保證該薄膜晶體管溝道位置處的半導體有源層上表面被第一絕緣層覆蓋。基于此，在上述過孔的位置處形成覆蓋半導體有源層的歐姆接觸層的過程中，當對歐姆接觸層進行圖案化時，由于對應薄膜晶體管的溝道位置的半導體有源層被第一絕緣層覆蓋，因此該上表面不會受到歐姆接觸層刻蝕工藝的影響而變得粗糙，從而能夠減小半導體有源層中缺陷產生的幾率。所以本實用新型提供的薄膜晶體管的結構中，薄膜晶體管溝道位置處的半導體有源層的上表面平滑缺陷少，有助于提高薄膜晶體管的遷移率。

附圖說明

為了更清楚地說明本實用新型實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實用新型的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。

圖1為本實用新型實施例提供的一種TFT的結構示意圖；

圖2為本實用新型實施例提供的另一種TFT的結構示意圖；

圖3為本實用新型實施例提供的一種雙柵極TFT的結構示意圖；

圖4為本實用新型實施例提供的具有如圖3所示的TFT的陣列基板的結構示意圖；

圖5為本實用新型實施例提供的一種TFT的制作方法流程圖；

圖6-圖12為本實用新型實施例提供的制作如圖2所示的TFT的各個過程示意圖；

圖13為本實用新型實施例提供的制作有如圖3所示的TFT的陣列基板的結構示意圖。

附圖標記：

01-襯底基板；100-亞像素；101-像素電極；10-半導體有源層；11-歐姆接觸層；20-源極；21-漏極；30-底柵極；31-頂柵極；41-底柵絕緣層；42-第一絕緣層；43-鈍化層；110-n型重摻雜氫化非晶硅層；111-光刻膠；112-掩膜版；A-TFT的溝道；B-第一絕緣層上的過孔。

具體實施方式

下面將結合本實用新型實施例中的附圖，對本實用新型實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本實用新型一部分實施例，而不是全部的實施例。基于本實用新型中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬于本實用新型保護的范圍。

本實用新型實施例提供一種薄膜晶體管(以下簡稱TFT)，如圖2所示，包括底柵極30(Bottom Gate，BG)，以及依次設置于底柵極30上的底柵絕緣層41、半導體有源層10、第一絕緣層42。

需要說明的是，構成上述底柵絕緣層41的材料可以為氮化硅或氧化硅。或者上述底柵絕緣層41還可以由至少兩層薄膜層構成。以兩層薄膜層為例，與底柵極30相接觸的薄膜層為氮化硅層或氮氧化硅層。該薄膜層能夠避免襯底基板01中的雜質或者底柵極30中的金屬離子擴散至半導體有源層10，且可以防止底柵極30氧化。此外，與半導體有源層10相接觸的薄膜層為氧化硅層或者氧氮化硅層。該薄膜層可以提高半導體有源層10的密合性。或者，當上述底柵絕緣層41由三層薄膜層構成時，與底柵極30相接觸的薄膜層為氮化硅層，與半導體有源層10相接觸的薄膜層為氧化硅層，氮化硅層與氧化硅層之間為氮氧化硅層。當然，上述僅僅是對底柵絕緣層41由多層薄膜層構成進行的舉例說明，其他示例在此不再一一贅述。

此外，TFT還包括設置于第一絕緣層42背離底柵極一側的源極20(Source)和漏極21(Drain)。該第一絕緣層21在對應源極20和漏極21的位置分別設置有過孔B。

上述半導體有源層10上在對應過孔B的位置設置有覆蓋半導體有源層10的歐姆接觸層11。源極20、漏極21分別通過不同的過孔B與歐姆接觸層11相接觸。在此情況下，歐姆接觸層11可以將源極20、漏極21分別與半導體有源層10電連接，且通過該歐姆接觸層11可以降低源極20(或漏極21)與半導體有源層10之間的接觸電阻。

基于此，構成上述半導體有源層10的材料可以為非晶硅(a-Si)或者氫化非晶硅(a-Si：H)。構成歐姆接觸層11的材料可以為n型重摻雜非晶硅(n+a-Si)或者n型重摻雜氫化非晶硅(n+a-Si：H)。其中，歐姆接觸層11可以通過對非晶硅(a-Si)或者氫化非晶硅(a-Si：H)材料層進行n型粒子重摻雜工藝形成。其中優選的，至少采用氫化非晶硅(a-Si：H)構成上述半導體有源層10，或者至少采用n型重摻雜氫化非晶硅(n+a-Si：H)構成上述歐姆接觸層11。這樣一來，在半導體有源層10和/或歐姆接觸層11中通過引入氫原子，可以減少薄膜中懸掛鍵缺陷的數量，降低載流子的捕獲幾率，從而達到提高載流子遷移率的目的。為了方便說明，以下構成上述半導體有源層10的材料為氫化非晶硅(a-Si：H)，構成歐姆接觸層11的材料為n型重摻雜氫化非晶硅(n+a-Si：H)。

綜上所述，如圖2所示，第一絕緣層42位于半導體有源層10上方，且該第一絕緣層42上的過孔B的位置分別與該TFT的源極20和漏極21的位置相對應。因此半導體有源層10的上表面除了與上述過孔B相對應的位置以外，其余部分均被第一絕緣層42覆蓋。這樣一來，可以保證該TFT溝道位置處的半導體有源層10上表面被第一絕緣層42覆蓋。基于此，在上述過孔B的位置處形成覆蓋半導體有源層10的歐姆接觸層11的過程中，當對歐姆接觸層11進行圖案化時，由于對應TFT的溝道位置的半導體有源層10被第一絕緣層42覆蓋，因此該上表面不會受到歐姆接觸層11刻蝕工藝的影響而變得粗糙，從而能夠減小半導體有源層10中缺陷產生的幾率。所以本實用新型提供的TFT的結構中，TFT溝道位置處的半導體有源層10的上表面平滑缺陷少，有助于提高TFT的遷移率。

在此基礎上，為了進一步增強TFT的性能，優選的，如圖3所示，該TFT還包括位于第一絕緣層42背離底柵極30一側的頂柵極31(Top Gate，TG)。該第一絕緣層42為頂柵絕緣層。

需要說明的是，當該第一絕緣層42的上表面設置底柵極31時，該第一絕緣層42為頂柵絕緣層是指，該第一絕緣層42需要具備柵極絕緣層(Gate Insulator，GI)的功能，其質地相對于一般的絕緣層而言更加的致密。其中，該頂柵絕緣層與上述底柵極絕緣層41的設置方式相同，此處不再贅述。

此外，目前本領域技術人員通常致力于研究在半導體有源層由非晶銦鎵鋅氧化物(a-Indium Gallium Zinc Oxide，a-IGZO)構成的TFT中采用雙柵結構，因為這樣可以獲得顯著的成果，例如在解決氧化物閾值電壓漂移(Oxide Vth Shift)的問題上。但是在顯示技術領域非晶硅(a-Si)仍然是構成半導體有源層的主要材料。然而本領域技術人員卻很少在半導體有源層由非晶硅(a-Si)構成的TFT(以下簡稱a-Si TFT)中采用雙柵結構。因此有大量相關研究表明雙柵結構應用至a-Si TFT時，對該TFT的性能只能帶來略微的提升。

然而，本申請經過深入研究發現雙柵結構的a-Si TFT的性能無法達到有效提升的原因在于，如圖1所示，在制作TFT的過程中為了避免源極20與漏極21之間發生短路，需要對半導體有源層10表面的歐姆接觸層11進行過刻蝕，以確保源極20和漏極21下方的歐姆接觸層11完全斷開。然而，上述過刻蝕過程會對半導體有源層10的上表面形貌造成影響，導致TFT溝道A位置處的半導體有源層10的上表面粗糙，存在較多缺陷。這樣一來，當TFT在導通時，溝道中產生的載流子在傳輸過程中容易被上述缺陷捕獲，從而降低了載流子遷移率，對TFT的性能造成影響。

基于此，一方面，由于本申請中該TFT溝道A位置處的半導體有源層10上表面被第一絕緣層42覆蓋，所以歐姆接觸層11不會直接沉積在該TFT的背溝道處，因此歐姆接觸層11的刻蝕工藝也不會對TFT溝道A位置處半導體有源層10上表面的平整度造成影響，使得該TFT的背溝道具有較高的導通性能。另一方面，TFT為雙柵結構，因此可以提高TFT半導體有源層10中的載流子數量，且使得載流子分布更加均勻。此外，該TFT溝道位置處的半導體有源層10在靠近底柵極30的表面以及靠近頂柵極31的表面均平滑，缺陷少。所以該TFT的半導體有源層10具有更強的導電性，從而可以達到大幅度提升雙柵極的a-Si TFT性能的目的。綜上所述，本申請突破了本領域的傳統設計思維定式，通過改進TFT的結構以及制作工藝，并將雙柵極引入至改進后的TFT結構中，使得雙柵極的a-Si TFT同樣具有較好的性能。從而提高了雙柵極的a-Si TFT的適用范圍。

在此基礎上，本申請中，上述頂柵極31與底柵極30可以電連接，例如通過制作過孔將底柵極30與頂柵極31電連接。或者，通過同一根信號線將上述底柵極30與頂柵極31電連接。此外，上述頂柵極31還可以與底柵極30非連接。本實用新型對頂柵極31與底柵極30的連接方式不做限定。然而，由于不同的制作工藝、生產線或者生產材料等因素會導致不同位置的TFT的遷移率具有差異。因此本申請優選的，上述底柵極30和頂柵極31非電連接。這樣一來，本領域技術人員可以根據需要，分別對施加至底柵極30以及頂柵極31的電壓進行單獨控制和調試，從而使得該雙柵極的a-Si TFT性能達到最佳。

此外，構成頂柵極31的材料可以與構成底柵極30的材料相同，例如為金屬鉻(Cr)、鉻合金、鉬鉭(Mo Ta)合金、金屬鋁(Al)或者鋁合金等。或者該構成頂柵極31的材料還可以與構成源極20和漏極21的材料相同，例如為金屬鉻(Cr)、金屬鋁(Al)或者鋁合金。其中，為了簡化制作工藝，上述頂柵極31可以與源極20和漏極21同層同材料，這樣一來，可以通過一次構圖工藝制備上述頂柵極31、源極20和漏極21。

需要說明的是，在本實用新型中的構圖工藝，可指包括光刻工藝(MASK)，或，包括光刻工藝以及刻蝕步驟，同時還可以包括打印、噴墨等其他用于形成預定圖形的工藝。其中，光刻工藝，是指包括成膜、曝光、顯影等工藝過程的利用光刻膠、掩模板、曝光機等形成圖形的工藝。可根據本實用新型中所形成的結構選擇相應的構圖工藝。此外，本實用新型實施例中的一次構圖工藝，是以通過一次掩膜、曝光、顯影工藝形成不同的曝光區域，然后對不同的曝光區域進行多次刻蝕、灰化等去除工藝最終得到預期圖案為例進行的說明。

本實用新型實施例提供一種陣列基板包括如上所述的任意一種TFT。具有與前述實施例提供的TFT的有益效果，此處不再贅述。

其中，上述陣列基板如圖4所示，包括多個呈矩陣形式排列的亞像素100。每個亞像素由橫縱交叉的柵線Gate和數據線Data交叉界定。

基于此需要說明的是，本申請對上述陣列基板的適用范圍不做限制。例如，上述陣列基板可以應用于LCD，此時每個亞像素100如圖4所示通常設置有一個TFT，該TFT的柵極與柵線Gate相連接，源極與數據線Data相連接，而漏極與像素電極101相連接。或者，上述陣列基板還可以應用于OLED顯示裝置。此時，每個亞像素中設置有用于驅動發光器件(LED或OLED)的像素驅動電路。該驅動電路包括多個TFT。

在此情況下，當TFT如圖3所示包括底柵極30和頂柵極31時，同一個TFT的頂柵極31和底柵極30連接不同的信號線。具體的，例如，圖4中每條柵線Gate附近設置有一條與該柵線Gate平行的附加信號線S。此時，同一個TFT的頂柵極31和底柵極30可以分別與柵線Gate和附加信號線S相連接。這樣一來，通過柵線Gate和附加信號線S，分別對施加至底柵極30以及頂柵極31的電壓進行單獨控制和調試，從而使得該雙柵極的a-Si TFT性能達到最佳，從而可以克服底柵極30與頂柵極31電連接，而無法解決不同位置的TFT的遷移率不同使得TFT的性能具有差異的問題。

本實用新型實施例提供一種顯示裝置，包括如上所述的任意一項陣列基板。具有與前述實施例提供的陣列基板相同的有益效果，此處不再贅述。

本實用新型實施例提供一種TFT的制作方法，如圖5所示，包括：

S101、如圖6所示，在襯底基板01上，通過構圖工藝依次形成底柵極30、底柵絕緣層41以及半導體有源層10。

其中，構成上述半導體有源層10的材料可以為非晶硅(a-Si)或者優選為氫化非晶硅(a-Si：H)。

S102、如圖7所示，在形成有半導體有源層10的襯底基板01上，通過構圖工藝形成第一絕緣層42，并在第一絕緣層42上分別對應源極待形成區和漏極待形成區的位置形成過孔B。

具體的，上述過孔可以通過對第一絕緣層42進行一道光刻工藝，使得具有第一絕緣層42的襯底基板01上待制作源極20的區域和待制作漏極21的區域未被光刻膠覆蓋。接下來，通過干法刻蝕對光刻膠未覆蓋區域的第一絕緣層42進行刻蝕，從而形成上述過孔B。

S103、在形成有第一絕緣層42的襯底基板01上，通過構圖工藝在上述過孔B位置處，形成如圖2所示的覆蓋半導體有源層10的歐姆接觸層11。

其中，構成歐姆接觸層11的材料可以為n型重摻雜非晶硅(n+a-Si)，或者優選為n型重摻雜氫化非晶硅(n+a-Si：H)。

以構成歐姆接觸層11的材料為n型重摻雜氫化非晶硅為例，對上述歐姆接觸層11的制作過程進行詳細的說明。

具體的，首先如圖8所示，在形成有第一絕緣層42的襯底基板01上沉積一層n型重摻雜氫化非晶硅層110。

接下來，在上述n型重摻雜氫化非晶硅層110覆蓋一層光刻膠111。然后通過掩膜版112對該光刻膠111進行掩膜曝光。

其中，上述光刻膠111可以為正膠，也可以為負膠。本申請以正膠為例。此時如圖9所示，掩膜版112的透光區對應需要光刻膠111上需要被顯影的位置。基于此，經過一道光刻工藝后，如圖10所示過孔B位置處的n型重摻雜氫化非晶硅層110被光刻膠覆蓋。

接下來，如圖11所示，對光刻膠111未覆蓋區域的n型重摻雜氫化非晶硅層110進行刻蝕。然后將光刻膠11剝離，形成如圖2所示的歐姆接觸層11。

S104、如圖2所示，在形成有歐姆接觸層11的襯底基板01上，通過構圖工藝形成位于第一絕緣層42背離底柵極30一側的源極20和漏極21。

其中，源極20、漏極21分別通過不同的過孔B與歐姆接觸層11相接觸。

上述TFT的制作方法具有與前述實施例提供的TFT相同的有益效果，此處不再贅述。

在此基礎上，為了進一步增強TFT的性能，優選的，上述TFT的制作方法還包括，如圖3所示，在形成有源極20和漏極21的襯底基板01上，通過構圖工藝形成頂柵極31。

這樣一來，一方面，由于本申請中該TFT溝道A位置處的半導體有源層10上表面被第一絕緣層42覆蓋，所以歐姆接觸層11不會直接沉積在該TFT的背溝道處，因此歐姆接觸層11的刻蝕工藝也不會對TFT溝道A位置處半導體有源層10上表面的平整度造成影響，使得該TFT的背溝道具有較高的導通性能。另一方面，TFT為雙柵結構，因此可以提高TFT半導體有源層10中的載流子數量，且使得載流子分布更加均勻。此外，該TFT溝道位置處的半導體有源層10在靠近底柵極30的表面以及靠近頂柵極31的表面均平滑，缺陷少。所以該TFT的半導體有源層10具有更強的導電性，從而可以達到大幅度提升雙柵極的a-Si TFT性能的目的。

綜上所述，本申請打破了本領域的傳統設計思路，通過改進TFT的結構以及制作工藝，并將雙柵極引入至改進后的TFT結構中，使得雙柵極的a-Si TFT同樣具有較好的性能。從而提高了雙柵極的a-Si TFT的適用范圍。

在此基礎上，為了簡化制作工藝，上述頂柵極31可以與源極20和漏極21可以通過一次構圖工藝形成。

基于此，當陣列基板包括上述TFT時，該陣列基板的制作方法也包括上述TFT的制作方法。此外，陣列基板的制作方法還包括在形成有源極20和漏極21的襯底基板01上依次形成鈍化層43(Passivation，PVX)以及像素電極(圖13中未示出)。該像素電極通過鈍化層43的上的過孔與漏極21電連接。

其中，構成上述鈍化層43的材料與構成底柵絕緣層41和第一絕緣層42的材料大致相同，例如可以包括氮化硅或者氧化硅。具體的鈍化層43和底柵絕緣層41均可以通過等離子化學氣相沉積(Plasma Chemical Vapor Deposition，PCVD)工藝進行制備。只是底柵絕緣層41的致密度通常大于鈍化層43的致密度。因此需要通過調整PCVD工藝的參數，以形成具有不同致密度的薄膜。

以上所述，僅為本實用新型的具體實施方式，但本實用新型的保護范圍并不局限于此，任何熟悉本技術領域的技術人員在本實用新型揭露的技術范圍內，可輕易想到變化或替換，都應涵蓋在本實用新型的保護范圍之內。因此，本實用新型的保護范圍應以所述權利要求的保護范圍為準。