本實(shí)用新型涉及顯示領(lǐng)域,特別涉及一種陣列基板和顯示裝置。
背景技術(shù):
目前的TFT(Thin Film Transistor,薄膜晶體管)顯示器件按照電晶體特性的差異,可以分為非晶硅a-Si、多晶硅p-Si、單晶硅c-Si等類型。其中,多晶硅材料中每顆晶粒(Grain)內(nèi)的原子排列狀態(tài)是整齊有序的,因此相比于原子排列雜亂無章的非晶硅材料具有更好的半導(dǎo)體特性。在常規(guī)的低溫多晶硅(Low Temperature Poly-silicon,LTPS)制作工藝中,陣列基板包括基板和在基板上依次制作的柵電極層(Gate)、柵絕緣層(Gate Insulator,GI)、多晶硅有源層(Active)、緩沖層(Buffer)、源漏電極層(Source&Drain,SD)、層間介質(zhì)(Inter Layer Dielectric,ILD)和像素電極(Pixel Electrode)。其中,柵電極層的圖案化、有源層的圖案化、緩沖層的過孔刻蝕、源漏電極層的圖案化、層間介質(zhì)的過孔刻蝕以及像素電極的圖案化各自需要進(jìn)行至少一次的掩膜(Mask)工藝,因此傳統(tǒng)制作工藝至少需要六次的掩膜工藝才能完成,不僅制作時(shí)間長,還會制約良率的提升,不利于生產(chǎn)效率的提高。
技術(shù)實(shí)現(xiàn)要素:
針對現(xiàn)有陣列基板在制作過程中的掩膜工藝次數(shù)過多的缺陷,本實(shí)用新型提供一種陣列基板和顯示裝置,可以簡化現(xiàn)有TFT顯示器件的制作工藝。
第一方面,本實(shí)用新型提供一種陣列基板,包括底板、像素電極層、源漏導(dǎo)電層、第一絕緣層和有源層;其中,
所述像素電極層設(shè)置在所述底板上,所述源漏導(dǎo)電層設(shè)置在所述像素電極層上,所述源漏導(dǎo)電層包括遮光圖形;
所述第一絕緣層覆蓋在所述底板、所述像素電極層和所述源漏導(dǎo)電層之上;
所述有源層設(shè)置在所述第一絕緣層上;
其中,在所述底板所在的平面上,所述源漏電極層的投影區(qū)域位于所述像素電極層的投影區(qū)域之內(nèi),所述有源層的投影區(qū)域位于所述遮光圖形的投影區(qū)域之內(nèi)。
在一種可能的實(shí)現(xiàn)方式中,所述像素電極層包括像素電極圖形和至少一個(gè)隔墊圖形,在所述底板上的投影區(qū)域位于所述像素電極圖形的投影區(qū)域之外的源漏導(dǎo)電層均設(shè)置在所述至少一個(gè)隔墊圖形遠(yuǎn)離所述底板的一側(cè)。
在一種可能的實(shí)現(xiàn)方式中,所述源漏導(dǎo)電層包括第一電極圖形和第二電極圖形;所述至少一個(gè)隔墊圖形中包括與所述第二電極圖形具有相同形狀的第一隔墊圖形;
所述第一電極圖形設(shè)置在所述像素電極圖形遠(yuǎn)離所述底板的一側(cè);所述第二電極圖形設(shè)置在所述第一隔墊圖形遠(yuǎn)離所述底板的一側(cè);
其中,所述第一電極圖形和第二電極圖形分別是源極圖形和漏極圖形中的一個(gè)。
在一種可能的實(shí)現(xiàn)方式中,所述源漏導(dǎo)電層包括數(shù)據(jù)線圖形,所述至少一個(gè)隔墊圖形中包括與所述數(shù)據(jù)線圖形具有相同形狀的第二隔墊圖形;所述數(shù)據(jù)線圖形設(shè)置在所述第二隔墊圖形遠(yuǎn)離所述底板的一側(cè)。
在一種可能的實(shí)現(xiàn)方式中,所述像素電極層的形成材料為透明導(dǎo)電材料。
在一種可能的實(shí)現(xiàn)方式中,所述透明導(dǎo)電材料包括氧化銦錫、氧化銦鋅、氧化銦、氧化錫、氧化鋅、氧化鎘、氧化鈦和氧化鉻中的至少一種。
在一種可能的實(shí)現(xiàn)方式中,所述陣列基板還包括在所述第一絕緣層和所述有源層上逐層設(shè)置的第二絕緣層、柵極導(dǎo)電層、第三絕緣層和導(dǎo)電連接層;其中,
所述第三絕緣層中形成有第一過孔和第二過孔,所述第一絕緣層、所述第二絕緣層和所述第三絕緣層中形成有第三過孔和第四過孔;所述導(dǎo)電連接層包括第一連接圖形和第二連接圖形;
所述第一連接圖形通過所述第一過孔與所述有源層的源極連接端相連,并通過所述第三過孔連接所述源漏導(dǎo)電層中的源極圖形;
所述第二連接圖形通過所述第二過孔與所述有源層的漏極連接端相連,并通過所述第四過孔連接所述源漏導(dǎo)電層中的漏極圖形。
在一種可能的實(shí)現(xiàn)方式中,所述導(dǎo)電連接層的形成材料為透明導(dǎo)電材料;所述導(dǎo)電連接層還包括公共電極圖形。
在一種可能的實(shí)現(xiàn)方式中,所述柵極導(dǎo)電層包括柵極圖形和公共電壓線圖形;其中,
在所述底板所在的平面上,所述柵極圖形的投影區(qū)域位于所述有源層的投影區(qū)域之內(nèi);
所述第三絕緣層中還形成有第五過孔,所述導(dǎo)電連接層中的公共電極圖形通過所述第五過孔與所述公共電壓線圖形相連。
第二方面,本實(shí)用新型還提供一種顯示裝置,包括上述任意一種的陣列基板。
由上述技術(shù)方案可知,基于源漏導(dǎo)電層在像素電極層的表面上設(shè)置,以及底板所在的平面上源漏電極層的投影區(qū)域位于像素電極層的投影區(qū)域之內(nèi),本實(shí)用新型使得源漏導(dǎo)電層和像素電極層可以通過一次半色調(diào)掩膜(Half Tone Mask,HTM)工藝在底板上形成,相比于分別由一次掩膜工藝形成源漏導(dǎo)電層和像素電極層的方式而言,可以減少掩膜工藝的次數(shù)。由此,本實(shí)用新型可以簡化TFT顯示器件的制作工藝,減少制作時(shí)間,提升產(chǎn)品良率,有助于生產(chǎn)效率的提高。
附圖說明
為了更清楚地說明本實(shí)用新型實(shí)施例中的技術(shù)方案,下面將對實(shí)施例描述中所需要使用的附圖作簡單地介紹,顯而易見地,下面描述中的附圖僅僅是本實(shí)用新型的一些實(shí)施例,對于本領(lǐng)域普通技術(shù)人員來講,在不付出創(chuàng)造性勞動的前提下,還可以根據(jù)這些附圖獲得其他的附圖。
圖1是本實(shí)用新型一個(gè)實(shí)施例中一種陣列基板的結(jié)構(gòu)示意圖;
圖2至圖5是本實(shí)用新型一個(gè)實(shí)施例中一種陣列基板在制作過程中的結(jié)構(gòu)示意圖。
具體實(shí)施方式
為使本實(shí)用新型的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚,下面將結(jié)合附圖對本實(shí)用新型實(shí)施方式作進(jìn)一步地詳細(xì)描述。
圖1是本實(shí)用新型一個(gè)實(shí)施例中一種陣列基板的結(jié)構(gòu)示意圖,具體示出了陣列基板在三個(gè)不同位置處的剖面結(jié)構(gòu)。參見圖1,本實(shí)施例中的陣列基板包括底板11、像素電極層、源漏導(dǎo)電層、第一絕緣層14、有源層15、第二絕緣層16、柵極導(dǎo)電層、第三絕緣層18和導(dǎo)電連接層。其中,像素電極層包括像素電極圖形12a、第一隔墊圖形12b和第三隔墊圖形12c;源漏導(dǎo)電層包括遮光圖形13a、源極圖形13b和漏極圖形13c;柵極導(dǎo)電層包括柵極圖形17a;導(dǎo)電連接層包括第一連接圖形19a、第二連接圖形19b和公共電極圖形19c。需要說明的是,除有特別說明之外,本實(shí)施例中屬于同一層結(jié)構(gòu)的兩個(gè)不同圖形相互分離。
本實(shí)施例中,底板11是制作陣列基板的基材,形成材料可以選自玻璃、氧化硅、氮化硅、多晶硅、單晶硅、非晶硅、高分子聚合物等等。
本實(shí)施例中,像素電極層設(shè)置在底板11上,源漏導(dǎo)電層設(shè)置在像素電極層上。在圖形關(guān)系上,在底板11所在的平面上源漏電極層的投影區(qū)域位于像素電極層的投影區(qū)域之內(nèi),即源漏電極層的圖形區(qū)域包含于像素電極的圖形區(qū)域,源漏電極層與底板11分別位于像素電極層的上下兩側(cè)。本實(shí)施例中,像素電極層和源漏導(dǎo)電層是在同一次掩膜工藝中形成在底板11上的,其中的像素電極層具有導(dǎo)電和透光的性質(zhì),形成材料可以選自氧化銦錫、氧化銦鋅、氧化銦、氧化錫、氧化鋅、氧化鎘、氧化鈦和氧化鉻中的至少一種。源漏導(dǎo)電層具有導(dǎo)電的性質(zhì),形成材料可以選自鋁、鐵、銅、銀、鉬、鎳等等的金屬材料。
在一個(gè)示例中,參見圖1,像素電極層中的第一隔墊圖形12b與源漏電極層中的源極圖形13b具有相同的形狀和面積大小,并且源極圖形13b設(shè)置在第一隔墊圖形12b遠(yuǎn)離底板11的一側(cè),源漏電極層中的漏極圖形13c設(shè)置在像素電極圖形12a遠(yuǎn)離底板11的一側(cè)。在該示例中,源漏導(dǎo)電層包括未在附圖中示出的數(shù)據(jù)線圖形(數(shù)據(jù)線圖形可與源極圖形相接),而像素電極層中還設(shè)置有第二隔墊圖形,數(shù)據(jù)線圖形設(shè)置在第二隔墊圖形遠(yuǎn)離底板11的一側(cè)。即,像素電極層中除了設(shè)置像素電極圖形12a之外還設(shè)置至少一個(gè)隔墊圖形,在底板11上的投影區(qū)域位于像素電極圖形的投影區(qū)域之外的源漏導(dǎo)電層均設(shè)置在至少一個(gè)隔墊圖形遠(yuǎn)離底板的一側(cè)。由此,每個(gè)隔墊圖形對應(yīng)源漏電極層中的一個(gè)圖形,能夠使得源漏電極層的圖形區(qū)域包含于像素電極的圖形區(qū)域。
如圖1所示,第一絕緣層14覆蓋在底板11、像素電極層和源漏導(dǎo)電層之上。本實(shí)施例中,第一絕緣層14是沉積在底板11、像素電極層和源漏導(dǎo)電層之上的一層絕緣材料薄膜經(jīng)過過孔刻蝕工藝形成的層結(jié)構(gòu),形成材料可以選自氧化硅、氮化硅、高分子聚合物等等,制作工藝可以選自化學(xué)氣相沉積(CVD)、物體氣相沉積(PVD)等等。
如圖1所示,有源層15設(shè)置在第一絕緣層14之上。在圖形關(guān)系上,在底板11所在的平面上有源層15的投影區(qū)域位于遮光圖形13a的投影區(qū)域之內(nèi),即有源層15的圖形區(qū)域包含于遮光圖形13a的圖形區(qū)域。本實(shí)施例中,有源層15在一次掩膜工藝中形成,其形成材料主要是半導(dǎo)體材料,并包含摻雜狀態(tài)的不同的接觸區(qū)和有源區(qū)。有源層15的接觸區(qū)分別在不同位置處接觸第一連接圖形19a和第二連接圖形19b,接觸區(qū)內(nèi)的有源層15是經(jīng)過導(dǎo)體化處理的半導(dǎo)體材料,具有可導(dǎo)電的性質(zhì)。有源層15的有源區(qū)的設(shè)置區(qū)域與柵極圖形17a的設(shè)置區(qū)域相互對應(yīng),有源區(qū)內(nèi)的有源層15是能夠由柵極圖形17a上的電壓控制兩側(cè)接觸區(qū)之間形成的電流大小的半導(dǎo)體材料,兩側(cè)接觸區(qū)分別形成有源層15的源極連接端和漏極連接端。在可能的實(shí)現(xiàn)方式中,有源層15的形成材料可以例如包括非晶硅(a-Si)、多晶硅(p-Si)或是單晶硅(c-Si)等等,可以至少部分地由摻雜后的半導(dǎo)體材料所沉積形成,也可以至少部分地通過對半導(dǎo)體材料的摻雜形成,本實(shí)用新型對此不做限制。在一個(gè)示例中,有源區(qū)內(nèi)的半導(dǎo)體材料通過低溫多晶硅(Low Temperature Poly-silicon,LTPS)工藝制作形成。
如圖1所示,第二絕緣層16設(shè)置在第一絕緣層14和有源層15之上。本實(shí)施例中,第二絕緣層16是沉積在第一絕緣層14和有源層15之上的一層絕緣材料薄膜經(jīng)過過孔刻蝕工藝形成的層結(jié)構(gòu),形成材料可以選自氧化硅、氮化硅、高分子聚合物等等,制作工藝可以選自化學(xué)氣相沉積(CVD)、物體氣相沉積(PVD)等等。
如圖1所示,柵極導(dǎo)電層設(shè)置在第二絕緣層16之上,設(shè)置區(qū)域與有源層15的有源區(qū)對應(yīng)。本實(shí)施例中,柵極導(dǎo)電層在一次掩膜工藝中形成,并且柵極導(dǎo)電層具有導(dǎo)電性質(zhì),形成材料可以選自鋁、鐵、銅、銀、鉬、鎳等等的金屬材料。在圖形關(guān)系上,在底板11所在的平面上柵極圖形17a的投影區(qū)域位于有源層15的投影區(qū)域之內(nèi)。
如圖1所示,第三絕緣層18設(shè)置在第二絕緣層16和柵極導(dǎo)電層之上。本實(shí)施例中,第三絕緣層18是沉積在第二絕緣層16和柵極導(dǎo)電層之上的一層絕緣材料薄膜經(jīng)過過孔刻蝕工藝形成的層結(jié)構(gòu),形成材料可以選自氧化硅、氮化硅、高分子聚合物等等,制作工藝可以選自化學(xué)氣相沉積(CVD)、物體氣相沉積(PVD)等等。
本實(shí)施例中,第三絕緣層18中對應(yīng)有源層15的接觸區(qū)的位置形成有第一過孔和第二過孔,源極圖形13b上方的第一絕緣層14、第二絕緣層16和第三絕緣層18中形成有第三過孔,漏極圖形13c上方的第一絕緣層14、第二絕緣層16和第三絕緣層18中形成有第四過孔,上述四個(gè)過孔均可以在同一次掩膜工藝中形成。在上述四個(gè)過孔形成之后,可以通過一次掩膜工藝在第三絕緣層18之上形成包括第一連接圖形19a、第二連接圖形19b和公共電極圖形19c的導(dǎo)電連接層。如圖1所示,第一連接圖形19a通過上述第一過孔與有源層15的源極連接端相連,并通過上述第三過孔連接源漏導(dǎo)電層中的源極圖形13b;第二連接圖形19b通過上述第二過孔與有源層15的漏極連接端相連,并通過第四過孔連接源漏導(dǎo)電層中的漏極圖形13c。需要說明的是,雖然未在圖1明確示出,第一連接圖形19a能夠形成源極圖形13b和源極連接端之間的電連接,第二連接圖形19b能夠形成漏極圖形13c和漏極連接端之間的電連接。其中,導(dǎo)電連接層具有導(dǎo)電和透光的性質(zhì),形成材料可以選自氧化銦錫、氧化銦鋅、氧化銦、氧化錫、氧化鋅、氧化鎘、氧化鈦和氧化鉻中的至少一種。在一個(gè)示例中,柵極導(dǎo)電層除了包括柵極圖形17a之外還包括附圖中未示出的公共電壓線圖形,而且與上述四個(gè)過孔同時(shí)形成的還有第三絕緣層中的第五過孔,上述導(dǎo)電連接層中的公共電極圖形19c通過該第五過孔與公共電壓線圖形相連,以藉由公共電壓線連接外部輸入的公共電壓來向公共電極圖形19c施加公共電壓。
由此,在柵極圖形17a上施加有開啟電壓時(shí),有源層15的有源區(qū)能在源極連接端和漏極連接端之間形成電流,從而藉由第一連接圖形19a和第二連接圖形19b的電連接形成源極圖形13b與漏極圖形13c之間的電流,即形成了陣列基板上的薄膜晶體管(Thin Film Transistor,TFT)的結(jié)構(gòu)。在源極圖形13b連接加載有數(shù)據(jù)電壓的數(shù)據(jù)線時(shí),該薄膜晶體管能夠?qū)?shù)據(jù)電壓寫入到像素電極圖形12a上,并與呈條形并施加有公共電壓的公共電極圖形19c的配合下在陣列基板上方形成水平方向的電場,能夠通過控制液晶分子偏轉(zhuǎn)而實(shí)現(xiàn)不同的顯示灰階,從而實(shí)現(xiàn)IPS(In-Plane Switching,平面轉(zhuǎn)換)模式或者ADS(Advanced super Dimension Switch,高級超維場轉(zhuǎn)換)模式的液晶顯示。
在一個(gè)示例中,在制作圖1所示的陣列基板的過程中,在一次掩膜工藝中形成像素電極層和源漏導(dǎo)電層的具體過程如下所述:
參見圖2,在陣列基板的制作過程中,先在作為陣列基板的制作基材的襯底21的表面上形成透明導(dǎo)電材料層22,然后在透明導(dǎo)電材料層22之上形成金屬材料層23,從而形成了如圖2所示的結(jié)構(gòu)。其中,透明導(dǎo)電材料層22與所要形成的像素電極層具有相同的形成材料及厚度,金屬材料層23與所要形成的源漏導(dǎo)電層具有相同的形成材料及厚度。
參見圖3,在圖2所示結(jié)構(gòu)的基礎(chǔ)上,接下來的制作過程包括:在金屬材料層23上形成光刻膠層24,并采用半色調(diào)掩膜板對光刻膠層24進(jìn)行包括曝光和顯影的圖案化處理,從而形成如圖3所示的結(jié)構(gòu)。其中,源漏導(dǎo)電層的設(shè)置區(qū)域?qū)?yīng)于光刻膠層24的完全保留區(qū)域A2,除源漏導(dǎo)電層的設(shè)置區(qū)域之外的像素電極層的設(shè)置區(qū)域?qū)?yīng)于光刻膠層24的半保留區(qū)域A1,像素電極層的設(shè)置區(qū)域之外的全部區(qū)域?qū)?yīng)于光刻膠層24的完全去除區(qū)域。
參見圖4,在圖3所示結(jié)構(gòu)的基礎(chǔ)上,接下來的制作過程包括:采用例如刻蝕的手段去除光刻膠層24的完全去除區(qū)域所對應(yīng)的金屬材料層23和透明導(dǎo)電材料層22,從而形成如圖4所示的結(jié)構(gòu)。其中,刻蝕的方式可以是濕法刻蝕或者干法刻蝕,可以根據(jù)金屬材料層23和透明導(dǎo)電材料層22的材質(zhì)選取具體刻蝕方式;而且刻蝕的過程可以是先刻蝕金屬材料層23再刻蝕透明導(dǎo)電材料層22,也可以在同一次刻蝕中完成金屬材料層23和透明導(dǎo)電材料層22的刻蝕。在圖4所示結(jié)構(gòu)中,透明導(dǎo)電材料層22已經(jīng)圖案化為所需要形成的像素電極層。
參見圖5,在圖4所示的結(jié)構(gòu)的基礎(chǔ)上,接下來的制作過程包括:采用例如灰化的手段去除半保留區(qū)域A1內(nèi)的光刻膠層24,并采用例如刻蝕的手段去除半保留區(qū)域A1所對應(yīng)的金屬材料層23,從而形成如圖5所示的結(jié)構(gòu)。其中,對比圖4和圖5可以看出,本例中去除半保留區(qū)域A1內(nèi)的光刻膠層24的方式是整體降低光刻膠層24的厚度。而且,可以采用能夠與金屬材料層23反應(yīng)而不會與透明導(dǎo)電材料層22反應(yīng)的刻蝕液去除半保留區(qū)域A1所對應(yīng)的金屬材料層23。在圖5所示結(jié)構(gòu)中,金屬材料層23已經(jīng)圖案化為所需要形成的源漏導(dǎo)電層。在此基礎(chǔ)上,可以采用例如剝離的方式去除光刻膠層24來完成掩膜工藝。
可以看出的是,基于像素電極層設(shè)置在底板上,源漏導(dǎo)電層設(shè)置在像素電極層上,以及在底板所在的平面上源漏電極層的投影區(qū)域位于像素電極層的投影區(qū)域之內(nèi)的設(shè)計(jì),可以將源漏電極層的所在區(qū)域設(shè)置為光刻膠的完全保留區(qū)域,源漏電極層所在區(qū)域之外的像素電極層的所在區(qū)域設(shè)置為光刻膠的半保留區(qū)域,像素電極層所在區(qū)域之外的區(qū)域設(shè)置為光刻膠的完全去除區(qū)域,從而能夠如圖上例所示的那樣通過一次半色調(diào)掩膜(Half Tone Mask,HTM)工藝完成像素電極層和源漏電極層的制作。在此基礎(chǔ)之上,本實(shí)施例的源漏導(dǎo)電層包括遮光圖形,并且有源層的投影區(qū)域位于遮光圖形的投影區(qū)域之內(nèi),即在一次半色調(diào)掩膜工藝中還同時(shí)形成了可以為有源層遮擋外部光線從而提升薄膜晶體管的性能的遮光圖形。相比于分別由一次掩膜工藝形成源漏導(dǎo)電層和像素電極層的方式而言,本實(shí)施例可以減少掩膜工藝的次數(shù)。由此,本實(shí)施例可以簡化TFT顯示器件的制作工藝,減少制作時(shí)間,提升產(chǎn)品良率,有助于生產(chǎn)效率的提高。
需要說明的是,圖1所示的陣列基板結(jié)構(gòu)僅是一種示例,任何符合在底板所在的平面上源漏電極層的投影區(qū)域位于像素電極層的投影區(qū)域之內(nèi)的陣列基板均能夠利用半色調(diào)掩膜工藝來減少掩膜工藝的次數(shù),并能夠在源漏電極層包括在底板所在的平面上的投影區(qū)域包含有源層的投影區(qū)域的遮光圖形時(shí)提升晶體管性能的穩(wěn)定性。因此,本實(shí)用新型對于陣列基板在其他方面的結(jié)構(gòu)特點(diǎn),以及陣列基板所用于形成顯示的類型均不做具體限制。
在一個(gè)示例中,不同于源漏導(dǎo)電層中的每個(gè)圖形都對應(yīng)設(shè)置有單獨(dú)的隔墊圖形的設(shè)計(jì),像素電極層可以包括將源漏導(dǎo)電層中的兩個(gè)或兩個(gè)以上的圖形電連接在一起的連接圖形,以用于替代傳統(tǒng)的過孔等結(jié)構(gòu)形成源漏導(dǎo)電層中不同圖形之間的電連接。而基于像素電極層除了包括像素電極圖形之外還包括至少一個(gè)的隔墊圖形,在底板上的投影區(qū)域位于像素電極圖形的投影區(qū)域之外的源漏導(dǎo)電層均設(shè)置在至少一個(gè)隔墊圖形遠(yuǎn)離底板的一側(cè)的設(shè)計(jì),更有利于減小像素電極層的設(shè)置面積,以提高光線的透過率。
在又一示例中,圖1所形成的薄膜晶體管的源電極與漏電極的位置相互交換,即源極圖形設(shè)置在像素電極圖形遠(yuǎn)離底板的一側(cè),漏極圖形設(shè)置在第一隔墊圖形遠(yuǎn)離底板的一側(cè),從而實(shí)現(xiàn)另一種類型的薄膜晶體管的結(jié)構(gòu)。而基于源漏導(dǎo)電層包括第一電極圖形和第二電極圖形,至少一個(gè)隔墊圖形中包括與第二電極圖形具有相同形狀和面積大小的第一隔墊圖形,第一電極圖形設(shè)置在像素電極圖形遠(yuǎn)離底板的一側(cè),第二電極圖形設(shè)置在第一隔墊圖形遠(yuǎn)離底板的一側(cè),可以盡可能地縮小第一隔墊圖形的面積,不僅有利于減小像素電極層的設(shè)置面積以提高光線的透過率,還能夠避免像素電極層將兩個(gè)電極圖形短路。而基于源漏導(dǎo)電層包括數(shù)據(jù)線圖形,至少一個(gè)隔墊圖形中包括與數(shù)據(jù)線圖形具有相同形狀和面積大小的第二隔墊圖形,數(shù)據(jù)線圖形設(shè)置在第二隔墊圖形遠(yuǎn)離底板的一側(cè),可以盡可能地縮小第二隔墊圖形的面積,有利于減小像素電極層的設(shè)置面積以提高光線的透過率。
在又一示例中,底板可以具體包括襯底基板、形成在襯底基板上的柵極導(dǎo)電層、覆蓋在襯底基板和柵極導(dǎo)電層上的第二絕緣層、形成在第二絕緣層上的有源層,以及覆蓋在第二絕緣層和有源層上方的第三絕緣層,第三絕緣層中形成有第三過孔和第四過孔,各結(jié)構(gòu)在底板所在平面上的投影不變。從而,源漏金屬層中的源極圖形通過第一隔墊圖形在第三過孔中連接有源層,源漏金屬層中的漏極圖形通過像素電極圖形在第四過孔中連接有源層,以將薄膜晶體管由頂柵式轉(zhuǎn)變?yōu)轫敄攀?。而基于陣列基板還包括在第一絕緣層和有源層上逐層設(shè)置的第二絕緣層、柵極導(dǎo)電層、第三絕緣層和導(dǎo)電連接層,第三絕緣層中形成有第一過孔和第二過孔,第一絕緣層、第二絕緣層和第三絕緣層中形成有第三過孔和第四過孔;導(dǎo)電連接層包括第一連接圖形和第二連接圖形,第一連接圖形通過第一過孔與有源層的源極連接端相連,并通過第三過孔連接源漏導(dǎo)電層中的源極圖形,第二連接圖形通過第二過孔與有源層的漏極連接端相連,并通過第四過孔連接源漏導(dǎo)電層中的漏極圖形,可以形成頂柵式的薄膜晶體管,從而由于源漏導(dǎo)電層與有源層的連接位置處沒有像素電極層間隔,因此可以實(shí)現(xiàn)更低的源漏極接觸電阻,有利于實(shí)現(xiàn)更優(yōu)的器件特性。
在又一示例中,導(dǎo)電連接層不包括上述公共電極圖形,其形成材料為金屬材料。由此,可以實(shí)現(xiàn)不設(shè)置有公共電極的陣列基板,以用于形成例如扭轉(zhuǎn)向列(TN)或者超扭轉(zhuǎn)向列(STN)類型的液晶顯示。而基于導(dǎo)電連接層的形成材料為透明導(dǎo)電材料,導(dǎo)電連接層還包括公共電極圖形的設(shè)計(jì),本實(shí)用新型可以在IPS或ADS的陣列基板上以不增加掩膜工藝次數(shù)的方式,在公共電極層中形成所需要的第一連接圖形和第二連接圖形,有助于進(jìn)一步簡化工藝。而基于柵極導(dǎo)電層包括柵極圖形和公共電壓線圖形,在底板所在的平面上,柵極圖形的投影區(qū)域位于有源層的投影區(qū)域之內(nèi),第三絕緣層中還形成有第五過孔,導(dǎo)電連接層中的公共電極圖形通過第五過孔與公共電壓線圖形相連,可以在柵極導(dǎo)電層中形成所需要的公共電壓線圖形,有助于進(jìn)一步簡化工藝。
基于同樣的實(shí)用新型構(gòu)思,本實(shí)用新型實(shí)施例還提供了一種包括上述任一種陣列基板的顯示裝置,該顯示裝置可以為:顯示面板、手機(jī)、平板電腦、電視機(jī)、顯示器、筆記本電腦、數(shù)碼相框、導(dǎo)航儀等任何具有顯示功能的產(chǎn)品或部件?;谙袼仉姌O層設(shè)置在底板上,源漏導(dǎo)電層設(shè)置在像素電極層上,以及在底板所在的平面上源漏電極層的投影區(qū)域位于像素電極層的投影區(qū)域之內(nèi)的設(shè)計(jì),本實(shí)施例能夠通過一次半色調(diào)掩膜工藝完成像素電極層和源漏電極層的制作,相比于分別由一次掩膜工藝形成源漏導(dǎo)電層和像素電極層的方式而言,可以減少掩膜工藝的次數(shù)。由此,本實(shí)施例可以簡化TFT顯示器件的制作工藝,減少制作時(shí)間,提升產(chǎn)品良率,有助于生產(chǎn)效率的提高。
以上所述僅為本實(shí)用新型的較佳實(shí)施例,并不用以限制本實(shí)用新型,凡在本實(shí)用新型的精神和原則之內(nèi),所作的任何修改、等同替換、改進(jìn)等,均應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。