超級結的溝槽填充方法與流程

本發明涉及一種半導體集成電路制造工藝方法，特別是涉及一種超級結的溝槽填充方法。

背景技術：

超級結為由形成于半導體晶圓(wafer)中的交替排列的p型薄層和n型薄層組成，現有超級結的制造方法通常會采用到溝槽填充工藝方法，溝槽填充方法需要先在半導體晶圓如硅晶圓表面的外延層如n型摻雜外延層上刻蝕一定深度和寬度的溝槽，然后利用外延填充(epifilling)的方式在刻出的溝槽上填充p型摻雜的硅外延，并且要求填充區域具有完好的晶體結構，以便后續流程制作高性能的器件。

隨著工藝的發展，在超級結項目中，三代工藝在二代工藝的基礎上，深溝槽即超級結的溝槽的側面角度由原來的88.6度優化至完全垂直的90度，溝槽的關鍵尺寸如溝槽的寬度的面內變化范圍也明顯減小，器件性能因此得到顯著提升。但另一方面，溝槽形貌的優化將在很大程度上增加了epifilling的難度。

由于受負載效應(loadingeffect)及外延反應腔(epichamber)結構的影響，wafer邊緣到ee5mm即邊緣內5毫米范圍內的溝槽填充速率快，中間位置較慢，從而導致邊緣位置溝槽填滿，而中間位置仍存在較深“v”型口，面內均一性不好。溝槽形貌優化后，該問題表現得更加明顯，邊緣與中間位置溝槽填充速率的差異更大。若單純增加填充時間，可將中間位置溝槽填滿，但邊緣由于硅生長過厚會產生缺陷，而外延缺陷會直接影響器件性能。

技術實現要素：

本發明所要解決的技術問題是提供一種超級結的溝槽填充方法，能提高填充工藝的面內均勻性，減少缺陷產生并最后提高器件性能。

為解決上述技術問題，本發明提供的超級結的溝槽填充方法包括如下步驟：

步驟一、提供一半導體晶圓，在所述半導體晶圓表面形成有第一導電類型外延層。

步驟二、采用光刻刻蝕工藝在所述第一導電類型外延層表面形成多個所述溝槽，所述溝槽分布于所述半導體晶圓的中央區域并延伸分布到邊緣區域。

步驟三、將所述半導體晶圓放置到外延生長設備的反應腔中。

步驟四、在所述反應腔進行外延生長形成第二導電類型外延層將各所述溝槽完全填充；所述外延生長的工藝氣體包括生長氣體和刻蝕氣體，在所述外延生長過程中在保持所述半導體晶圓的中央區域和邊緣區域的生長氣體流量一致的條件下增加所述邊緣區域的刻蝕氣體流量，通過增加刻蝕氣體流量來降低所述邊緣區域的外延生長速率，且該外延生長速率的降低值用以抵消生長氣體流量一致時所述邊緣區域的外延生長速率大于所述中央區域的外延生長速率的值，使所述中央區域和所述邊緣區域的外延生長速率分布均勻并實現將所述邊緣區域和所述中央區域的各所述溝槽同時完全填充。

由填充于所述溝槽中的所述第二導電類型外延層組成第二導電類型柱，由各所述溝槽之間的所述第一導電類型外延層組成第一導電類型柱，由所述第一導電類型柱和所述第二導電類型柱交替排列形成所述超級結。

進一步的改進是，所述半導體晶圓為硅晶圓，所述第一導電類型外延層為硅外延層，所述第二導電類型外延層為硅外延層。

進一步的改進是，步驟二中形成所述溝槽時包括如下分步驟：在所述第一導電類型外延層表面形成硬質掩模層，采用光刻定義出超級結的溝槽的形成區域，依次對所述溝槽的形成區域的所述硬質掩模層和所述第一導電類型外延層進行刻蝕形成多個所述溝槽。

進一步的改進是，所述硬質掩模層為氮化硅層；或者，所述硬質掩模層為氧化硅和氮化硅的疊加層。

進一步的改進是，所述溝槽的側面角度為90度+/-0.1度。

進一步的改進是，所述邊緣區域包括從所述半導體晶圓的最外側邊緣向內延伸5毫米的范圍內的區域。

進一步的改進是，步驟二中的光刻工藝定義的各所述溝槽的寬度相同，各所述溝槽之間的間距相同。

進一步的改進是，步驟四之后還包括依次去除所述硬質掩模層的表面的所述第二導電類型外延層以及所述硬質掩模層的步驟。

進一步的改進是，第一導電類型為n型，第二導電類型為p型；或者，第一導電類型為p型，第二導電類型為n型。

進一步的改進是，所述工藝氣體通過氣體分配裝置流入到所述反應腔中，所述氣體分配裝置包括中間流入支路和外周流入支路，所述中間流入支路用于將相應的所述工藝氣體流入到所述中央區域，所述外周流入支路用于將相應的所述工藝氣體流入到所述邊緣區域。

進一步的改進是，所述生長氣體均勻通過所述中間流入支路和所述外周流入支路從而同時均勻分配到所述中央區域和所述邊緣區域；所述刻蝕氣體分成兩部分，第一部分刻蝕氣體通過所述中間流入支路和所述外周流入支路從而同時均勻分配到所述中央區域和所述邊緣區域，第二部分刻蝕氣體通過所述外周流入支路分配到所述邊緣區域。

進一步的改進是，所述生長氣體和所述第一部分刻蝕氣體在流入所述氣體分配裝置之前混合。

進一步的改進是，所述生長氣體包括氫氣和硅源氣體；所述刻蝕氣體為氯化氫。

進一步的改進是，所述硅源氣體為二氯氫硅(dcs)。

進一步的改進是，所述氣體分配裝置包括自動計量閥。

本發明利用在相同的工藝氣體條件下的邊緣區域的外延生長速率會大于中央區域的外延生長速率的特點，調整工藝氣體的分布，將工藝氣體中用于刻蝕的氣體即刻蝕氣體額外增加流入到邊緣區域中，也即在外延生長過程中在保持半導體晶圓的中央區域和邊緣區域的生長氣體流量一致的條件下增加邊緣區域的刻蝕氣體流量，由刻蝕氣體流量越大生長速率越慢的特點可知，在邊緣區域的刻蝕氣體流量增加后能降低邊緣區域的外延生長速率，且利用該外延生長速率的降低值來抵消生長氣體流量一致時邊緣區域的外延生長速率大于中央區域的外延生長速率的值，能使中央區域和邊緣區域的外延生長速率分布均勻并實現將邊緣區域和中央區域的各所述溝槽同時完全填充，從而能提高填充工藝的面內均勻性，減少缺陷產生，最后能達到理想的填充效果，從而能提高器件性能。

附圖說明

下面結合附圖和具體實施方式對本發明作進一步詳細的說明：

圖1a-圖2b是現有超級結的溝槽填充方法各步驟中的器件結構示意圖；

圖3是本發明實施例方法的流程圖；

圖4是本發明實施例方法中的氣體分配裝置的結構示意圖；

圖5a是本發明實施例方法中中央區域溝槽外延填充后的器件結構示意圖；

圖5b是本發明實施例方法中邊緣區域溝槽外延填充后的器件結構示意圖。

具體實施方式

首先介紹一下現有方法所具有的問題，本發明實施例方法正是針對這些技術問題做了特定的改進，如圖1a至圖2b所示，是現有超級結的溝槽填充方法各步驟中的器件結構示意圖；其中，圖1a和圖2a對應于中間區域的器件結構示意圖，圖1b和圖2b對應于邊緣區域的器件結構示意圖，現有方法包括如下步驟：

步驟一、如圖1a和圖1b所示，提供一半導體晶圓101，在所述半導體晶圓101表面形成有第一導電類型外延層102。

步驟二、如圖1a和圖1b所示，在所述第一導電類型外延層102表面形成硬質掩模層103，采用光刻定義出超級結的溝槽的形成區域，依次對所述溝槽的形成區域的所述硬質掩模層103和所述第一導電類型外延層102進行刻蝕形成多個所述溝槽，所述溝槽分布于所述半導體晶圓101的中央區域并延伸分布到邊緣區域。

步驟三、如圖1a和圖1b所示，進行外延生長在各所述溝槽中填充第二導電類型外延層104。如圖1b所示，邊緣區域的溝槽已被第二導電類型外延層104完全填充，第二導電類型外延層104在填充溝槽時是從溝槽的側面和底部表面生長，生長到一定厚度后第二導電類型外延層104會在溝槽的中間合并，如虛線圈202，在溝槽的頂部中間區域的第二導電類型外延層104也完全合并，所以第二導電類型外延層104將溝槽完全填充。圖1a所示，中央區域的溝槽未被第二導電類型外延層104完全填充，所以在溝槽的頂部的中間區域會形成v型開口，如虛線圈201所示。

由于圖1a所示的中央區域的溝槽未被完全填充，故還需進行外延生長，且后續外延生長和圖1a和圖1b對應的外延生長是連續進行的，為了方便顯示外延生長過程中的器件結構才將圖1a和圖1b單獨顯示。在圖1a和圖1b對應的狀態之后的外延生長會對v型開口進行填充并最后將中央區域的溝槽完全填充，填充完成后的器件結構請參考圖2a和圖2b所示，虛線圈203所示區域顯示中央區域的溝槽的頂部的外延層也已經完全合并，實現了中央區域的溝槽的完全填充。但是這時，邊緣區域的外延層也會繼續生長，這會造成邊緣區域的外延層厚度過厚，如虛線圈204所示。而且，外延生長時，第二導電類型外延層104還會延伸到溝槽外的硬質掩模層103的表面，圖2a中用標記104a表示延伸到硬質掩模層103表面的第二導電類型外延層，圖2b中用標記104b表示延伸到硬質掩模層103表面的第二導電類型外延層。顯然第二導電類型外延層104b和104a之間具有較大的厚度差，較厚的第二導電類型外延層104b容易在和溝槽頂部和硬質掩模層103相接觸的位置處形成缺陷。由上可知，現有方法容易產生填充的面內均勻性問題，且容易產生邊緣區域的延伸到硬質掩模層103表面的第二導電類型外延層104b厚度較大而容易形成缺陷的問題，這些都會影響器件的性能。

如圖3所示，是本發明實施例方法的流程圖；如圖5a所示，是本發明實施例方法中中央區域溝槽外延填充后的器件結構示意圖；如圖5b所示，是本發明實施例方法中邊緣區域溝槽外延填充后的器件結構示意圖，本發明實施例超級結的溝槽填充方法包括如下步驟：

步驟一、提供一半導體晶圓1，在所述半導體晶圓1表面形成有第一導電類型外延層2。所述半導體晶圓1為硅晶圓，所述第一導電類型外延層2為硅外延層，所述所述第二導電類型外延層4為硅外延層。

步驟二、采用光刻刻蝕工藝在所述第一導電類型外延層2表面形成多個所述溝槽，所述溝槽分布于所述半導體晶圓1的中央區域并延伸分布到邊緣區域。所述邊緣區域包括從所述半導體晶圓1的最外側邊緣向內延伸5毫米的范圍內的區域。

本發明實施例方法中，形成所述溝槽時包括如下分步驟：在所述第一導電類型外延層2表面形成硬質掩模層3；所述硬質掩模層3為氮化硅層；或者，所述硬質掩模層3為氧化硅和氮化硅的疊加層。

采用光刻定義出超級結的溝槽的形成區域，依次對所述溝槽的形成區域的所述硬質掩模層3和所述第一導電類型外延層2進行刻蝕形成多個所述溝槽。

較佳為，所述溝槽的側面角度為90度+/-0.1度。各所述溝槽的寬度相同，各所述溝槽之間的間距相同。

步驟三、如圖4所示，是本發明實施例方法中的氣體分配裝置302的結構示意圖；將所述半導體晶圓1放置到外延生長設備的工藝腔301中，半導體晶圓1在圖4中還用wafer表示。

步驟四、在所述工藝腔301進行外延生長形成第二導電類型外延層4將各所述溝槽完全填充；所述外延生長的工藝氣體包括生長氣體和刻蝕氣體，在所述外延生長過程中在保持所述半導體晶圓1的中央區域和邊緣區域的生長氣體流量一致的條件下增加所述邊緣區域的刻蝕氣體流量，通過增加刻蝕氣體流量來降低所述邊緣區域的外延生長速率，且該外延生長速率的降低值用以抵消生長氣體流量一致時所述邊緣區域的外延生長速率大于所述中央區域的外延生長速率的值，使所述中央區域和所述邊緣區域的外延生長速率分布均勻并實現將所述邊緣區域和所述中央區域的各所述溝槽同時完全填充。

如圖4所示，所述工藝氣體通過氣體分配裝置302流入到所述工藝腔301中。所述氣體分配裝置302包括自動計量閥。本發明實施例方法中，外延生長設備采用應用材料公司的epicentura設備，所述氣體分配裝置302的自動計量閥采用accusett，虛線框303所示為所述氣體分配裝置302的內部氣體流向分布示意圖，包括中間流入支路304a和外周流入支路304b，中間流入支路304a在圖4中用inner表示，外周流入支路304b在圖4中用outer表示；所述中間流入支路304a用于將相應的所述工藝氣體流入到所述中央區域，所述外周流入支路304b用于將相應的所述工藝氣體流入到所述邊緣區域。

所述生長氣體均勻通過所述中間流入支路304a和所述外周流入支路304b從而同時均勻分配到所述中央區域和所述邊緣區域；所述刻蝕氣體分成兩部分，第一部分刻蝕氣體通過所述中間流入支路304a和所述外周流入支路304b從而同時均勻分配到所述中央區域和所述邊緣區域，第二部分刻蝕氣體通過所述外周流入支路304b分配到所述邊緣區域。

所述生長氣體和所述第一部分刻蝕氣體在流入所述氣體分配裝置302之前混合。

所述生長氣體包括氫氣和硅源氣體；所述刻蝕氣體為氯化氫。所述硅源氣體為二氯氫硅。由圖4所示，其中maingasflow表示氣源的主路徑，其中包括了dcs、hcl和h2，maingasflow中hcl為第一部分刻蝕氣體，maingasflow中的各氣體在流入所述氣體分配裝置302之前已經混合，之后通過inner和outer均勻分配到所述中央區域和所述邊緣區域。

addedgasflow表示在氣源的主路徑的旁邊的增加路徑，增加路徑中的hcl對應于第二部分刻蝕氣體，第二部分刻蝕氣體僅所述外周流入支路304b即outer分配到所述邊緣區域。

如圖5a所示，是本發明實施例方法中中央區域溝槽外延填充后的器件結構示意圖；如圖5b所示，是本發明實施例方法中邊緣區域溝槽外延填充后的器件結構示意圖，由于增加了addedgasflow路徑，故能夠減少邊緣區域的外延生長速率，最后能實現中央區域和邊緣區域的溝槽填充速率均勻并能實現同時完全填充。

之后還包括依次去除所述硬質掩模層3的表面的所述第二導電類型外延層4以及所述硬質掩模層3的步驟。所述硬質掩模層3去除后，由填充于所述溝槽中的所述第二導電類型外延層4組成第二導電類型柱，由各所述溝槽之間的所述第一導電類型外延層2組成第一導電類型柱，由所述第一導電類型柱和所述第二導電類型柱交替排列形成所述超級結。

本發明實施例方法中，第一導電類型為n型，第二導電類型為p型。在其它實施例中也能為：第一導電類型為p型，第二導電類型為n型。

以上通過具體實施例對本發明進行了詳細的說明，但這些并非構成對本發明的限制。在不脫離本發明原理的情況下，本領域的技術人員還可做出許多變形和改進，這些也應視為本發明的保護范圍。