一種橫向高壓器件的制作方法

本發明屬于半導體功率器件技術領域，具體涉及一種橫向高壓器件。

背景技術：

橫向雙擴散金屬-氧化物-半導體場效應晶體管(lateraldouble-diffusedmetal-oxide-semiconductorfieldeffecttransistor，ldmosfet)作為功率集成電路(powerintegratedcircuit，pic)中的核心器件，具有易集成、驅動功率小、負溫度系數等優點，多年來一直朝著高擊穿電壓(breakdownvoltage，bv)和低比導通電阻(specificon-resistance，ron,sp)的方向發展。較高的擊穿電壓需要器件具有較長的漂移區長度和較低的漂移區摻雜濃度，這導致器件具有較高的導通電阻。擊穿電壓和比導通電阻之間的這一矛盾關系，就是困擾業界的“硅極限”問題。

為了緩解這一矛盾，使器件同時具有高耐壓與低比導通電阻，研究者在ldmos橫向漂移區中引入了介質槽。介質槽可以承受大部分橫向耐壓的同時縮短器件橫向尺寸，大幅度降低芯片的面積。但是傳統的介質槽ldmos其比導通電阻仍然較大，未能進一步緩解耐壓與比導通電阻的矛盾。

技術實現要素：

鑒于以上所述現有技術的缺點，本發明提出了一種橫向高壓器件，目的在于保持器件高的擊穿電壓的同時降低器件比導通電阻。

為實現上述發明目的，本發明技術方案如下：

一種橫向高壓器件，包括：介質槽，介質槽的下方、左側、右側至少一個位置設有不同摻雜類型交替設置的摻雜條交疊結構，介質槽的上表面為介質層，體場板從器件上表面延伸到介質槽的內部，體場板臨接多晶硅柵，多晶硅柵下方為柵下氧化層，源極接觸電極和多晶硅柵通過介質層隔離，體場板和漏極接觸電極通過介質層隔離，漏極接觸電極下方是第二n型重摻雜區,源極接觸電極下方是相鄰的p型重摻雜區和第一n型重摻雜區，p型重摻雜區和第一n型重摻雜區位于p阱區的內部上方，介質層位于p阱區的上方，介質槽的兩側和底部分別設有第一n型摻雜條、第二n型摻雜條、第三n型摻雜條構成的導電通路，導電通路的兩側分別有第一p型摻雜條、第二p型摻雜條，導電通路的底部為p型襯底；如果摻雜條交疊結構在介質槽下方，則摻雜條交疊結構依次包括第三n型摻雜條、第三p型摻雜條、第六n型摻雜條；如果摻雜條交疊結構在介質槽右側，則摻雜條交疊結構依次包括第二n型摻雜條、第二p型摻雜條、第七n型摻雜條，且所述n型摻雜條、p型摻雜條和n型摻雜條上表面與第二n型重摻雜區相接觸；如果摻雜條交疊結構在介質槽左側，則摻雜條交疊結構依次包括第一n型摻雜條、第一p型摻雜條、第五n型摻雜條，且摻雜條交疊結構和p阱區之間有第四n型摻雜條。

本發明總的技術方案，在漂移區中加入介質槽，介質槽承受橫向耐壓的同時減小器件的尺寸，降低器件比導通電阻，另一方面，漂移區內引入重摻雜n型摻雜條，為器件開態電子電流提供低阻導電通路，進一步降低器件導通電阻；在介質槽中引入體場板，輔助耗盡重摻雜n型摻雜條，提高器件耐壓，還在漂移區內引入重摻雜p型摻雜條，關態時耗盡n型摻雜條的同時，形成一個額外的電場，從而提高器件的擊穿電壓。

作為優選方式，相鄰的n型摻雜條、p型摻雜條為一組，所述交疊結構為組數大于2的多組n型摻雜條、p型摻雜條交替設置的交疊結構。

作為優選方式，所述器件是soi器件，對于soi器件來說襯底為n型硅或p型硅。

作為優選方式，p型襯底和導電通路之間有外延層，或者外延層設置于soi埋氧層和導電通路之間。

作為優選方式，多晶硅柵和柵下氧化層構成槽柵，此時源極接觸電極和體場板臨接。常規淺槽柵工藝更易實現然而其位于漂移區內部的邊界拐點會引起一個電場峰值，容易導致器件提前擊穿，耐壓不如預期。

作為優選方式，所述多晶硅柵和柵下氧化層構成的槽柵延伸到p型襯底內部，此時源極接觸電極和體場板臨接。將槽柵做到襯底內部，將其邊界拐點引到襯底中，消除提前擊穿的可能。

作為優選方式，所述多晶硅柵和柵下氧化層構成的槽柵位于介質槽內部。

作為優選方式，將第二n型重摻雜區變為集電極p型重摻雜區，所述器件由ldmos器件變為ligbt器件。

作為優選方式，所述n型摻雜條與p型摻雜條寬度不相同。

作為優選方式，所述器件結構中各摻雜類型相應變為相反的摻雜，即p型摻雜變為n型摻雜的同時，n型摻雜變為p型摻雜。

本發明的有益效果為：通過在漂移區內引入介質槽，保持器件耐壓的同時降低了器件表面面積，有效降低器件比導通電阻；在器件漂移區中引入層疊的重摻雜n條與重摻雜p條，為器件開態提供低阻導電通路，進一步降低器件比導通電阻，最終達到有效減小器件面積、降低導通電阻的目的。

附圖說明

圖1是傳統橫向介質槽高壓器件結構示意圖；

圖2是本發明實施例1的摻雜條交疊結構在介質槽左側的器件結構示意圖；

圖3是本發明實施例2的摻雜條交疊結構在介質槽右側的器件結構示意圖；

圖4是本發明實施例3的摻雜條交疊結構在介質槽下方的器件結構示意圖；

圖5是本發明實施例4的摻雜條交疊結構在介質槽左側和右側的器件結構示意圖；

圖6是本發明實施例5的在介質槽左側、右側、下方都有摻雜條交疊結構的器件結構示意圖；

圖7是本發明實施例6的p型襯底和導電通路之間有外延層的器件結構示意圖；

圖8是本發明實施例7中淺槽柵結構的器件結構示意圖；

圖9是本發明實施例8中深槽柵結構的器件結構示意圖；

圖10是本發明實施例9中槽柵結構位于槽內的器件結構示意圖；

圖11是本發明實施例10的器件為ligbt的結構示意圖；

圖12是本發明實施例11的本發明置于soi基上、無外延層的結構示意圖；

圖13是本發明實施例12的本發明置于soi基上、有外延層的結構示意圖

圖14是本發明結構器件仿真結構示意圖；

圖15是本發明結構器件仿真的開態電流分布圖；

圖16是本發明結構器件仿真開態線性區電流圖。

其中，1為p型襯底，2為介質槽，21為柵下氧化層，22為介質層，23為soi埋氧層，31為第一n型重摻雜區，32為第一n型摻雜條，33為第二n型摻雜條，34為第三n型摻雜條，35為第二n型重摻雜區，36為第四n型摻雜條，37為第五n型摻雜條，38為第六n型摻雜條，39為第七n型摻雜條，41為p型重摻雜區，42為p阱區，43為第一p型摻雜條，44為第二p型摻雜條，45為第三p型摻雜條，46為外延層，47為集電極p型重摻雜區，51為源極接觸電極，52為多晶硅柵，53為體場板，54為漏極接觸電極。

具體實施方式

以下通過特定的具體實例說明本發明的實施方式，本領域技術人員可由本說明書所揭露的內容輕易地了解本發明的其他優點與功效。本發明還可以通過另外不同的具體實施方式加以實施或應用，本說明書中的各項細節也可以基于不同觀點與應用，在沒有背離本發明的精神下進行各種修飾或改變。

本發明通過在漂移區中加入介質槽，介質槽承受橫向耐壓的同時減小器件的尺寸，降低器件比導通電阻，另一方面，漂移區內引入重摻雜n型摻雜條，為器件開態電子電流提供低阻導電通路，進一步降低器件導通電阻；在介質槽中引入體場板53，輔助耗盡重摻雜n型摻雜條，提高器件耐壓，還在漂移區內引入重摻雜p型摻雜條，關態時耗盡n型摻雜條的同時，形成一個額外的電場，從而提高器件的擊穿電壓。

圖15是本發明中一種橫向高壓器件開態電流分布圖。如圖可見，器件開態工作時，電流分布在兩個由重摻雜n條提供的低阻導電通路中，使得表面積不變的情況下，電流能力增強，即器件的導通電阻降低。圖16是本發明結構器件仿真開態線性區電流圖。通過medici二維器件仿真，本發明的一種示例結構其線性區導通電阻相比傳統結構降低了27％；傳統結構在耐壓627v下，其比導通電阻高達38mω·cm²，而本發明的一種示例結構的耐壓在620v時，比導通電阻只有26mω·cm²。本發明在獲得高的擊穿電壓的同時，大大降低了導通電阻。

實施例1

如圖2所示，一種橫向高壓器件，包括：介質槽2，介質槽2左側設有不同摻雜類型交替設置的摻雜條交疊結構，摻雜條交疊結構依次包括第一n型摻雜條32、第一p型摻雜條43、第五n型摻雜條37，且摻雜條交疊結構和p阱區42之間有第四n型摻雜條36。介質槽2的上表面為介質層22，體場板53從器件上表面延伸到介質槽2的內部，體場板53臨接多晶硅柵52，多晶硅柵52下方為柵下氧化層21，源極接觸電極51和多晶硅柵52通過介質層22隔離，體場板53和漏極接觸電極54通過介質層22隔離，漏極接觸電極54下方是第二n型重摻雜區35,源極接觸電極51下方是相鄰的p型重摻雜區41和第一n型重摻雜區31，p型重摻雜區41和第一n型重摻雜區31位于p阱區42的內部上方，介質層21位于p阱區42的上方，介質槽2的兩側和底部分別設有第一n型摻雜條32、第二n型摻雜條33、第三n型摻雜條34構成的導電通路，導電通路的兩側分別有第一p型摻雜條43、第二p型摻雜條44，導電通路的底部為p型襯底1。

相鄰的n型摻雜條、p型摻雜條為一組，所述交疊結構為組數大于2的多組n型摻雜條、p型摻雜條交替設置的交疊結構。

具體的，所述p型摻雜條與n型摻雜條，其排列的順序與位置可以互換。例如可以為n–p–n–p……，也可為p–n–p–n……排列。

具體的，所述n型摻雜條與p型摻雜條寬度可以不相同。

具體的，所述器件結構中各摻雜類型相應變為相反的摻雜，即p型摻雜變為n型摻雜的同時，n型摻雜變為p型摻雜。

實施例2

如圖3所示，本發明和實施例1基本相同，差別在于：摻雜條交疊結構位于介質槽2右側。摻雜條交疊結構在介質槽2右側時，摻雜條交疊結構依次包括第二n型摻雜條33、第二p型摻雜條44、第七n型摻雜條39，且所述n型摻雜條33、p型摻雜條44和n型摻雜條39上表面與第二n型重摻雜區35相接觸。

實施例3

如圖4所示，本發明和實施例1基本相同，差別在于：摻雜條交疊結構位于介質槽2下方。摻雜條交疊結構在介質槽2下方時，摻雜條交疊結構依次包括第三n型摻雜條34、第三p型摻雜條45、第六n型摻雜條38。

實施例4

如圖5所示，本發明和實施例1基本相同，差別在于：摻雜條交疊結構位于介質槽2左側和介質槽2右側。

介質槽2右側的摻雜條交疊結構依次包括第二n型摻雜條33、第二p型摻雜條44、第七n型摻雜條39，且所述n型摻雜條33、p型摻雜條44和n型摻雜條39上表面與第二n型重摻雜區35相接觸；介質槽2左側的摻雜條交疊結構依次包括第一n型摻雜條32、第一p型摻雜條43、第五n型摻雜條37，且摻雜條交疊結構和p阱區42之間有第四n型摻雜條36。

實施例5

如圖6所示，本發明和實施例1基本相同，差別在于：介質槽2下方、左側、右側都有摻雜條交疊結構；

介質槽2下方的摻雜條交疊結構依次包括第三n型摻雜條34、第三p型摻雜條45、第六n型摻雜條38；

介質槽2右側的摻雜條交疊結構依次包括第二n型摻雜條33、第二p型摻雜條44、第七n型摻雜條39，且所述n型摻雜條33、p型摻雜條44和n型摻雜條39上表面與第二n型重摻雜區35相接觸；

介質槽2左側的摻雜條交疊結構依次包括第一n型摻雜條32、第一p型摻雜條43、第五n型摻雜條37，且摻雜條交疊結構和p阱區42之間有第四n型摻雜條36。

實施例6

如圖7所示，本發明和實施例5基本相同，介質槽2下方、左側、右側都有摻雜條交疊結構；差別在于：p型襯底1和導電通路之間有外延層46。

實施例7

如圖8所示，本發明和實施例5基本相同，介質槽2下方、左側、右側都有摻雜條交疊結構；差別在于：多晶硅柵52和柵下氧化層21構成槽柵，此時源極接觸電極51和體場板53臨接。

實施例8

如圖9所示，本發明和實施例7基本相同，差別在于：所述多晶硅柵52和柵下氧化層21構成的槽柵延伸到p型襯底1內部，此時源極接觸電極51和體場板53臨接。

實施例9

如圖10所示，本發明和實施例7基本相同，差別在于：所述多晶硅柵52和柵下氧化層21構成的槽柵位于介質槽2內部。

實施例10

如圖11所示，本發明和實施例5基本相同，差別在于：將第二n型重摻雜區35變為集電極p型重摻雜區47，所述器件由ldmos器件變為ligbt器件。

實施例11

如圖12所示，本發明和實施例5基本相同，差別在于：本發明結構置于soi基上，介質槽2下方的摻雜條交疊結構的下方是soi埋氧層23，對于soi器件來說襯底1為n型硅或p型硅。

實施例12

如圖13所示，本發明和實施例11基本相同，差別在于：本發明結構置于soi基上介質槽2下方的摻雜條交疊結構的下方為外延層46，外延層46設置于soi埋氧層23和導電通路之間。

上述實施例僅例示性說明本發明的原理及其功效，而非用于限制本發明。任何熟悉此技術的人士皆可在不違背本發明的精神及范疇下，對上述實施例進行修飾或改變。因此，凡所屬技術領域中具有通常知識者在未脫離本發明所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本發明的權利要求所涵蓋。