用PECVDSiO2鈍化保護制造銦鎵鋅氧化物和氧化鋅薄膜晶體管的方法與流程

本發明申請是申請號為201280028759.x，申請日為2012年6月8日，名稱為“用pecvdsio2鈍化保護(passivation)制造銦鎵鋅氧化物(igzo)和氧化鋅(zno)薄膜晶體管的方法”的發明專利申請的分案申請。本發明的實施例是大體關于一種制造薄膜晶體管(tft)的方法。
背景技術：
：幾乎在所有的集成電路(ic)中皆使用薄膜晶體管作為開關元件及驅動元件。此外，薄膜晶體管亦被應用在平板顯示器產業中以控制像素。多年以來，用于薄膜晶體管的制造的主要材料為硅。硅可作為薄膜晶體管內的有源層(activelayer)，并可依照所需進行摻雜以使薄膜晶體管具有對應的功能。硅確實有其限制。其中一個限制為硅并非透明。越來越多公司正致力于開發透明的薄膜晶體管。其中一種被認為適合用于透明薄膜晶體管的材料為銦鎵鋅氧化物(igzo)。另一種被認為適合用于透明薄膜晶體管的材料為氧化鋅。在本領域中，需要一種使用igzo及/或氧化鋅來制造薄膜晶體管的方法。技術實現要素：本發明是大體上關于一種制造薄膜晶體管的方法。薄膜晶體管具有包括igzo或氧化鋅的有源溝道。在形成源極電極與漏極電極之后，但在保護層(passivationlayer)或蝕刻停止層沉積于其上之前，該有源溝道被暴露于一氧化二氮(n2o)等離子體或氧氣(o2)等離子體。在形成源極電極與漏極電極的過程中，有源溝道與保護層或蝕刻停止層之間的界面會有所改變或損壞。n2o等離子體或o2等離子體改變并修復有源溝道與保護層或蝕刻停止層之間的界面。在一實施例中，一種方法包括通過定義源極電極及漏極電極而在一薄膜晶體管中形成有源溝道，將有源溝道暴露于n2o等離子體或o2等離子體，以及沉積一個或多個保護層或蝕刻停止層于經過n2o等離子體或o2等離子體處理的有源溝道之上。在另一實施例中，一種方法包括形成柵極電極于基板之上，沉積柵極介電層于柵極電極及基板之上，沉積igzo有源層于柵極介電層之上，沉積導電層于該有源層之上，移除至少一部分的導電層以形成源極電極及漏極電極，并通過暴露出有源層的一部分而形成有源溝道，將有源溝道暴露于n2o等離子體或o2等離子體，以及沉積一個或多個保護層或蝕刻停止層于曾暴露于n2o等離子體或o2等離子體的有源溝道之上。在另一實施例中，一種方法包括形成柵極電極于基板之上，沉積柵極介電層于柵極電極及基板之上，沉積氧化鋅有源層于柵極介電層之上，沉積導電層于有源層之上，移除至少一部分的導電層以形成源極電極及漏極電極，并通過暴露出有源層的一部分形成有源溝道，將有源溝道暴露于n2o等離子體或o2等離子體，以及沉積一個或多個保護層或蝕刻停止層于曾暴露于n2o等離子體或o2等離子體的有源溝道之上。在另一實施例中，薄膜晶體管包括柵極電極、柵極介電層、經過等離子體處理的有源層、源極電極及漏極電極、以及一個或多個保護層或蝕刻停止層。柵極電極沉積于基板之上。柵極介電層沉積于柵極電極及基板之上。經過等離子體處理的有源層包括沉積于柵極介電層之上的氧化鋅或igzo。源極電極及漏極電極彼此分離且形成于經過等離子體處理的有源層之上，使得經過等離子體處理的有源層的一部分保持暴露。保護層或蝕刻停止層沉積在暴露的經過等離子體處理的有源層之上。附圖說明通過參照各實施例可以詳細理解本發明的上述特征，即上文簡要概述的本發明的更特定描述(某些實施例圖示于附圖中)。然而，應注意，這些附圖僅圖示本發明的典型實施例，且因此不視為本發明的范疇的限制，因為本發明可允許其它等效的實施例。。圖1-9為根據一實施例的薄膜晶體管在各個制造階段的示意圖。圖10a-10c顯示n2o等離子體處理對于薄膜晶體管的影響。圖11為根據本發明一實施例的pecvd裝置的剖面圖。具體實施方式本發明大體上關于一種制造薄膜晶體管的方法。該薄膜晶體管具有包括igzo或氧化鋅的有源溝道。在形成源極電極與漏極電極之后，但在保護層或蝕刻停止層沉積于其上之前，將有源溝道暴露于一氧化二氮(n2o)等離子體或氧氣(o2)等離子體。在形成源極電極與漏極電極的過程中，有源溝道與保護層或蝕刻停止層之間的界面會有所改變或損壞。n2o等離子體或o2等離子體改變并修復有源溝道與保護層或蝕刻停止層之間的界面。圖1－9為根據一實施例的薄膜晶體管在各個制造階段的示意圖。如圖1所示，通過沉積導電層104于基板102之上來制造薄膜晶體管。可適用于基板102的材料包括玻璃、鈉鈣玻璃(sodalimeglass)、塑料、及半導體晶片。若使用鈉鈣玻璃作為基板102，則在沉積導電層104之前，會先沉積一個或多個阻擋層于基板102之上。可適用于導電層104的材料包括鉻、鉬、銅、鋁、鎢、鈦及其組合。導電層104的形成可通過物理汽相沉積(pvd)或其他適合的沉積方法，例如電鍍、無電電鍍或化學汽相沉積(cvd)。如圖2所示，圖案化導電層104以形成柵極電極202。圖案化的進行可通過在導電層104之上形成光刻掩膜與硬式掩膜(hardmask)兩者中的任一種，并將導電層104暴露于蝕刻劑。取決于導電層104所使用的材料，可通過使用濕蝕刻劑，或可通過將未被掩膜覆蓋的導電層104暴露于蝕刻等離子體來圖案化導電層104。在一實施例中，可通過以包括蝕刻劑的蝕刻等離子體，蝕刻導電層104未被掩膜覆蓋的區域，來圖案化導電層104，蝕刻劑例如是六氟化硫(sf6)、氧氣(o2)、氯氣(cl2)及其組合。如圖3所示，在形成柵極電極202后，沉積柵極介電層302于其上。可適用于柵極介電層302的材料包括硅氮化物(siliconnitride)、硅氧化物(siliconoxide)及氮氧化硅(siliconoxynitride)。此外，本領域的普通技術人員應能明白，雖然圖中只顯示了一單層，但柵極介電層302也可以包括多層，且各層可包括不同的化學組成。適合沉積柵極介電層302的方法包括共形沉積方法，例如等離子體增強化學汽相沉積(pecvd)、cvd及原子層沉積(ald)。如圖4所示，沉積具有高遷移率的有源層402。可適用于具有高遷移率的有源層402的材料包括igzo及氧化鋅。可通過適合的沉積方法沉積有源層402，例如pvd。在一實施例中，pvd可包括施加直流偏壓至旋轉陰極。如圖5所示，可沉積導電層502于有源層402之上。可適用于導電層502的材料包括鉻、鉬、銅、鋁、鎢、鈦及其組合。導電層502的形成可通過pvd或其他適合的沉積方法，例如電鍍、無電電鍍或cvd。如圖6所示，通過背溝道蝕刻工藝來圖案化導電層502，以形成源極電極602及漏極電極604。圖案化的進行可通過在導電層502之上形成光刻掩膜與硬式掩膜兩者中的任一種，并將導電層502暴露于蝕刻劑。取決于導電層502所使用的材料，可通過濕蝕刻劑的使用，或可通過將未被掩膜覆蓋的導電層502暴露于蝕刻等離子體來圖案化導電層502。在一實施例中，可通過以包括例如是sf6、o2及其組合的蝕刻劑之蝕刻等離子體，蝕刻導電層502未被掩膜覆蓋的區域，來圖案化導電層502。在形成源極電極602及漏極電極604的過程中，有源層402的一部分608被暴露出來。暴露出的部分608位于源極電極602與漏極電極604之間。位于源極電極602與漏極電極604之間的區域被稱為有源溝道606。如后文討論的內容，一個或多個保護層將形成于有源溝道606之上。由于igzo薄膜晶體管在igzo與保護層(pv)的界面處(更精確地說，是在有源溝道606處)的高敏感度，已在薄膜晶體管的制造中使用蝕刻停止層，以避免在蝕刻導電層502的過程中的溝道損壞。然而，蝕刻停止層的制造需要更多掩膜步驟，且明顯地提高制造成本。在蝕刻停止器件制造工藝中，蝕刻停止層的沉積早于導電層的沉積，導電層被圖案化/蝕刻以定義源極電極及漏極電極。或者，前述的背溝道蝕刻工藝相較于蝕刻停止層制造工藝而言使用的掩膜數目較少，且具備簡單的工藝流程而能使igzo薄膜晶體管的制造低成本。然而，在通過蝕刻工藝形成源極與漏極的過程中，避免igzo-pv界面處的界面損壞以及電荷累積實為一項挑戰。因此，在蝕刻源極與漏極后，是直接進行n2o等離子體或o2等離子體處理，而后才沉積保護層。若未經過此等離子體預處理，igzo薄膜晶體管不是無法顯露出任何薄膜晶體管的特性，就是在熱偏壓應力下呈現糟糕的表現。如圖7所示，將部分制造完成的薄膜晶體管暴露于n2o等離子體或o2等離子體702。n2o等離子體或o2等離子體702在導電層502被圖案化的腔室內在原處(in-situ)形成。等離子體處理可于形成蝕刻停止層之前(對于蝕刻停止層器件而言)或沉積保護層之前(對于背溝道蝕刻元件而言)進行。一項令人驚訝的發現在于，n2o等離子體或o2等離子體是確保制造出一致的薄膜晶體管的最有效的等離子體。由氬氣或氮氣形成的等離子體過于溫和，而無法對有源溝道造成有效的影響。另外值得注意的一點是，n2o等離子體或o2等離子體處理對于硅基的薄膜晶體管并不具效果。n2o等離子體或o2等離子體中的氧會與有源溝道中的硅反應，形成硅氧化物，而導致薄膜晶體管的失效。保護層為薄膜晶體管器件的最上層，保護器件免于受到環境的損壞，包括化學或機械方面的影響。保護層亦在長時間的熱和電的偏壓應力下提供穩定且可靠的薄膜晶體管性能。由于有源材料(例如igzo及氧化鋅)對于氫及其他環境化學物質的敏感度，相較于常規的硅氮化物(sinx)而言，高品質的低含氫量氧化物為較佳的保護層材料，例如二氧化鈦(tio2)及硅氧化物。如圖8及9所示，沉積多層保護層802、902于有源溝道606、源極電極602及漏極電極604之上。與有源層402暴露出的部分608相接觸的第一層保護層802包括低含氫量的氧化物。第二層保護層902形成于第一層保護層802之上，第二層保護層902可包括低含氫量的氧化物、硅氮化物、氮氧化硅或其組合的一個或更多額外的層。當使用硅氧化物作為第一層保護層802時，能夠以pvd及pecvd兩種方式的任一種來沉積硅氧化物。考慮到與pvd有關的等離子體損壞，pecvd因其高度共形的沉積結果以及對于所沉積薄膜的較少等離子體損壞，成為目前最先進的二氧化硅(sio2)保護層沉積方法。以pecvd沉積硅氧化物，通常是使用四乙氧基硅烷和氧氣(teos+o2)或硅烷和一氧化二氮(sih4+n2o)作為來源氣體，其中前者較后者提供了更佳的薄膜品質。基于teos的硅氧化物pecvd工藝難以大型化，特別是難以處理表面積為43,000cm2及以上的基板。然而，基于sih4的硅氧化物pecvd工藝可以大型化以處理表面積為43,000cm2及以上的基板。在沉積第一層保護層802之前，對于有源層進行n2o等離子體或o2等離子體處理，可以讓基于teos的硅氧化物pecvd工藝大型化以處理表面積為43,000cm2及以上的基板。一旦第一層及第二層保護層802、902被沉積完畢，即完成薄膜晶體管900。一般而言，n2o等離子體或o2等離子體處理可在介于約0.8托耳(torr)與約2.5托耳之間的腔室壓力下進行。施加于電極以激發等離子體和維持等離子體的射頻功率可介于約0.083瓦/平方厘米(watts/cm2,w/cm2)與約1.0瓦/平方厘米之間。在等離子體處理過程中，基板可維持在介于約150℃與270℃之間的溫度。基板與電極間的間隔距離可介于約500密耳(mils)與約1100密耳之間。特別是對于n2o等離子體處理而言，壓力可介于約0.8托耳與約1.2托耳之間，而間隔距離則保持在介于約500密耳與約800密耳之間，以維持等離子體的均勻分布。表步驟1234567時間(秒)1203030151581597工藝功率設定點0060007150600工藝間隔距離(密耳)500500500500500800800工藝壓力(毫托耳)8001200120080080012001200n2o5658565856585658565800n20000035003500nh300000600600sih400048486060上表顯示根據一實施例的工藝條件，不僅用于n2o等離子體處理，也用于形成第一及第二保護層。上表中的各步驟于同一處理腔室在原處進行，該處理腔室例如是可購自應用材料公司的子公司akt(加州，圣克拉拉)的pecvd處理腔室。本領域普通技術人員應能明白，工藝亦可在其他腔室中進行，這些其他腔室包含了其他制造商出售的腔室。上表所列的工藝條件于其大小可處理表面積約為2,000cm2的基板的處理腔室中進行。在步驟1，以約為5658sccm的流率將n2o供應至處理腔室中，并將基板以約500密耳的距離與氣體分布噴頭間隔開來。處理腔室的壓力維持在約800毫托耳(mtorr)約120秒。在步驟1中，并無其他氣體被供應至處理腔室。接著，在步驟2，將基板與氣體分布噴頭間的間隔距離維持于約500密耳，并以一段超過約30秒的時間將腔室壓力增加至約1200毫托耳。步驟2中，沒有其它的氣體被供應至處理腔室，位于處理腔室內的n2o氣體被激發而形成等離子體。在步驟2中，繼續以約5658sccm的流率供應n2o氣體。在步驟3，處理腔室的壓力已達到約1200毫托耳。基板與氣體分布噴頭的間隔距離維持在約500密耳，且n2o氣體的流率維持在約5658sccm。在一段持續約30秒的時間，將一射頻偏壓施加至氣體分布噴頭，以將n2o氣體激發成等離子體。射頻偏壓約為600w，射頻偏壓的頻率約為13.56mhz。n2o等離子體處理的功率密度介于約0.10w/cm2與約0.35w/cm2之間。至此已完成n2o等離子體處理，保護層的沉積可以開始進行。為使處理腔室為第一層保護層的沉積做好準備，在步驟4關閉施加于噴頭的射頻偏壓，并以一段超過約15秒的時間將腔室壓力降至約800毫托耳。在步驟4中，n2o氣體繼續以約5658sccm的流率流入腔室，且sih4氣體開始以約48sccm的流率流入腔室。于步驟4中，基板與氣體分布噴頭的間隔距離仍維持在約500密耳。步驟5始于將sih4氣體流與n2o氣體流分別維持在約48sccm與約5658sccm，并將基板與氣體分布噴頭的間隔距離維持在約500密耳。約為800毫托耳的腔室壓力被保持約158秒，同時以約13.56mhz的頻率將約715w的射頻功率施加至氣體分布噴頭。在步驟5完成時，由硅氧化物組成的第一層保護層是已沉積完畢。在步驟6，處理腔室為第二層保護層的沉積做準備。步驟6中，處理腔室的壓力以一段超過約15秒的時間增加至約1200毫托耳，同時基板與氣體分布噴頭的間隔距離增加至約800密耳。在步驟6中，關閉施加于噴頭的射頻偏壓以及n2o氣體流。另一方面，將sih4氣體流率增加至約60sccm，而分別以約3500sccm與約600sccm的流率供應n2氣體與nh3氣體。在步驟6之后，步驟7始于施加約為600w、頻率約為13.56mhz的射頻偏壓至噴頭，持續約97秒。sih4、n2及nh3的流率分別維持在約60sccm、約3500sccm及約600sccm。在步驟7結束時，由氮化硅組成的第二層保護層已被沉積于第一層保護層之上。在步驟1-7的各步驟中，處理腔室被維持在介于約200℃與約250℃之間的溫度下。以此方式，n2o等離子體處理、第一層保護層的沉積以及第二層保護層的沉積皆于同一腔室在原處進行。圖10a－10c顯示n2o等離子體處理對于薄膜晶體管的影響。圖10a顯示igzo-sio2界面的化學狀態呈現梯度變化。而圖10b則顯示由于缺少n2o等離子體處理，igzo-sio2界面的化學狀態呈現急劇地變化。用于為圖10a及10b創建x光光電子能譜深度分布所使用的光譜于深度方向每進行分析。如圖10c所示，在未經n2o等離子體處理的情況下，無法觀察到具有薄膜晶體管特性的電流-電壓曲線。圖11為可用于生產本文所述的薄膜晶體管的pecvd裝置的剖面圖。該裝置包括腔室1100，在腔室1100中，一層或多層薄膜可沉積于基板1120之上。腔室1100通常包括數個壁1102、底部1104及噴頭1106，由該些壁1102、底部1104與噴頭1106限定工藝空間。基板支撐件1118設置于該工藝空間中。工藝空間通過長條閥開口1108與外部相通，使得基板1120可被運送出、入腔室1100。基板支撐件1118可耦接至致動器1116，以升降該基板支撐件1118。舉升銷1122可動地設置貫穿基板支撐件1118，以將基板移向基板接收表面，或將基板移動以遠離基板接收表面。基板支撐件1118也可包括加熱及/或冷卻元件1124，以將基板支撐件1118維持在所需的溫度。基板支撐件1118亦可包括射頻返回帶1126，以在基板支撐件1118周邊提供射頻返回路徑。噴頭1106通過固定機構1150耦接至背板1112。噴頭1106可通過一個或多個固定機構1150耦接至背板1112，以協助避免下垂并/或控制噴頭1106的直度/曲率。氣體源1132耦接至背板1112以提供氣體，氣體通過噴頭1106中的氣體通道而提供至噴頭1106與基板1120間的處理區域。真空泵1110耦接至腔室1100，以將工藝空間控制在所需的壓力。射頻源1128通過匹配網絡1190耦接至背板1112及/或噴頭1106，以便向噴頭1106提供射頻電流。該射頻電流于噴頭1106與基板支撐件1118間建立電場，使得等離子體可由噴頭1106與基板支撐件1118之間的氣體產生。遠程等離子體源1130，例如電感耦合的遠程等離子體源1130，也可被耦接于氣體源1132與背板1112之間。在處理多個基板的工藝間隔中，可提供清潔氣體至遠程等離子體源1130，以產生遠程等離子體。來自遠程等離子體的自由基可被提供至腔室1100，以清潔腔室1100的組件。清潔氣體更可通過提供至噴頭1106的射頻源1128來激發。噴頭1106可額外地通過噴頭懸臂1134耦接至背板1112。在一實施例中，噴頭懸臂1134為柔性金屬裙邊。噴頭懸臂1134可具有端緣1136，而噴頭1106可停置于端緣1136上。背板1112可停置于凸部1114的上表面上，凸部1114與腔室壁1102耦接以密封腔室1100。通過在定義源極與漏極電極之后但于保護層或蝕刻停止層形成之前、以n2o等離子體或o2等離子體處理igzo薄膜晶體管或氧化鋅薄膜晶體管的有源溝道，可在等離子體損壞風險最小的情況下生產出一致的薄膜晶體管。雖然以上
發明內容針對本發明的各實施例，然而在不背離本發明的基本范圍的情況下，可以設計本發明的其他和進一步的實施例，且本發明的保護范圍由所附的權利要求來確定。當前第1頁12