本發明涉及一種基于6英寸gan器件背孔掩膜的制作方法，屬于集成電路制造領域。
背景技術：
gan高電子遷移率晶體管(hemt)器件具有非常高的二維電子氣(2-deg)濃度、高飽和電子遷移速度、高擊穿電壓和高功率密度等優點，使得ganhemt器件不僅在已知微波功率應用領域具有gaas器件無法比擬的優勢，同時在新的低噪聲應用領域也具有同樣的優勢，例如：具有更好的線性特性，在相同的噪聲系數下具有更高的動態范圍；具有更大的寬帶特性，適合做超寬帶器件；能承受更高的燒毀輸入功率，可以增加整機的抗干擾能力，簡化前級保護電路。因此，ganhemt低噪聲器件及其單片集成電路(mmic)，已成為其在微波功率器件應用后的又一個熱點。
芯片制造是ganhemt器件形成必須經歷的一部分，由于目前國內外業內絕大部分都是4吋或2吋的gan/sic晶圓，6吋gan/sic晶圓制造工藝是我司在國內率先開發的工藝，其在制造和生產過程中遇到了很多的新難題，晶背制程中的sic刻蝕掩膜的制作就是其中之一。
由于6英寸晶圓的制造對工藝的均勻性，精度等提出了更高的要求，之前的4吋及其以下的工藝將不適用于6英寸晶圓。基于國內研究所和實驗室的做法，是先用光刻膠做掩膜，然后用濺射金屬鎳作為刻蝕sic的掩膜。這種方法不但耗時長，成本高，往往濺射就需要進行5個小時左右機時，實在不適合批量化生產。
本專利提出一種新型基于6英寸sic襯底的gan(gan/sic)器件制造中背孔掩膜的制作方法，可以減少生產時間，降低成本，具有較高的實際量產意義。經搜索和查詢，未發現與本專利雷同或相似之專利，本專利具備首創性。
技術實現要素：
為解決傳統的ganhemt器件制造工藝中存在的問題，本發明開創一種新型基于6英寸gan/sic器件制造中背孔掩膜的制作方法，該方法采用做光刻、濺射、剝離、電鍍的工藝制作金屬鎳以便用于刻蝕sic的掩膜。金屬ni厚度10μm，均勻性≤5％，側壁角度為〉60°，背孔的直徑為但不限于60μm.
為解決上述技術問題，本發明采用的一個技術方案是：一種基于6英寸gan器件背孔掩膜的制作方法，包括如下步驟：
步驟1：通過顯影液沖洗晶圓表面的顆粒和異物，做出厚度為2μm，直徑為80μm的背孔形貌的光刻膠弧島，采用光刻工藝將掩膜版上的圖形轉移到覆蓋有光刻膠的晶圓上；
步驟2：使用10％鹽酸清洗晶圓表面氧化物，并在清洗后的整個晶圓表面濺射一層金屬作為電鍍的起鍍層；
步驟3：濕法浸泡進行剝離，將光刻膠溶解，露出器件襯底材料表面，帶走光刻膠上面覆蓋的濺射金屬；
步驟4：在剝離后剩余的金屬起鍍層通電，浸泡在氨基磺酸鎳溶液中，在鎳源處通正電，將鎳離子化，在晶圓表面通負電，讓鎳離子得電子，附著在導電的金屬起鍍層通過時間控制將會形成厚度10μm的鎳電鍍層；
步驟5：檢查器件配片的厚度和均勻性，以及背孔的尺寸，用于反應耦合等離子體的sic刻蝕。
優選地，所述光刻過程采用365nm波長紫外線光源，曝光時間75s。
優選地，所述濺射金屬包括與襯底附著的金屬ti層和金屬au層，所述ti層厚度
優選地，電鍍金屬鎳作為刻蝕sic的掩膜，整個過程為20min，ni金屬厚度為10μm，應力150mpa，電流3.3a，電鍍時間1080s。
區別于現有技術的情況，本發明的有益效果是：
(1)使用的是6英寸晶圓，對晶圓有效面積的利用率提高；
(2)增加產能，降低成本；
(3)降低電鍍ni的翹曲度；
(4)減少工藝步驟，減少機時，提高利用率和適合量產。
(5)適用于所有基于6英寸sic襯底的器件背孔制造。
附圖說明
圖1為本發明背孔硬掩膜制作方法流程示意圖。
具體實施方式
下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅是本發明的一部分實施例，而不是全部的實施例。基于本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬于本發明保護的范圍。
參見圖1提供的一種基于6英寸gan器件背孔掩膜的制作方法，包括如下步驟：
步驟1：通過顯影液沖洗晶圓表面的顆粒和異物，做出厚度為2μm，直徑為80μm的背孔形貌的光刻膠弧島，采用光刻工藝將掩膜版上的圖形轉移到覆蓋有光刻膠的晶圓上，所述光刻過程采用365nm波長紫外線光源，曝光時間75s；
步驟2：使用10％鹽酸清洗晶圓表面氧化物，并在清洗后的整個晶圓表面濺射一層金屬作為電鍍的起鍍層，所述濺射金屬包括與襯底附著的金屬ti層和金屬au層，所述ti層厚度
步驟3：濕法浸泡進行剝離，將光刻膠溶解，露出器件襯底材料表面，帶走光刻膠上面覆蓋的濺射金屬，因為濺射后的金屬與光刻膠沒有黏附，所以容易被剝離掉，漏出sic材料表面，而sic襯底材料為高阻型不導電，因而不會被電鍍上金屬。這樣在晶圓表面剩余的沒有被光刻膠覆蓋的區域會因為金屬鈦和碳化硅的附著而留下，從而導電以便進行電鍍。
步驟4：在剝離后剩余的金屬起鍍層通電，浸泡在氨基磺酸鎳溶液中，在鎳源處通正電，將鎳離子化，在晶圓表面通負電，讓鎳離子得電子，附著在導電的金屬起鍍層通過時間控制將會形成厚度10μm的鎳電鍍層，電鍍金屬鎳作為刻蝕sic的掩膜，整個過程為20min，ni金屬厚度為10μm，應力150mpa，電流3.3a，電鍍時間1080s；
步驟5：檢查器件配片的厚度和均勻性，以及背孔的尺寸，用于反應耦合等離子體的sic刻蝕。
以上所述僅為本發明的實施例，并非因此限制本發明的專利范圍，凡是利用本發明說明書及附圖內容所作的等效結構或等效流程變換，或直接或間接運用在其他相關的技術領域，均同理包括在本發明的專利保護范圍內。