閃存結構、存儲陣列及其制作方法與流程

本發明涉及半導體存儲器技術領域，特別是涉及一種閃存結構、存儲陣列及其制作方法。

背景技術：

近年來，在半導體存儲技術領域中，閃存的發展尤為迅速。閃存的主要特點是在不加電的情況下能長期保持存儲的信息；且具有集成度高、存取速度快、易于擦除和讀取等優點，因而在微機、自動化控制等多項領域得到了廣泛的應用。

通常，閃存為一存儲陣列，由若干個存儲單元組成，每一個存儲單元(閃存結構)中的字線(柵極所連接線)通常兼容擦除和讀取操作，因其在進行擦除操作時，字線上需要的特定電壓較高(如所需的電壓為12v)，而在進行讀取操作時，字線上所需的電壓較低(如所需的電壓為2.5v)，于是，現有技術中，字線下方(柵極)與基底間的介質層(耦合氧化物層)的厚度會偏厚，來增大開啟電壓，以兼容閃存中擦除和讀取操作，因此，傳統的閃存存在功耗高、耐用性差和操作效率低的現象。在一些低功耗應用中要求盡可能降低功耗，提高器件的操作效率和耐用特性。

因此，針對上述技術問題，有必要提供一種新的閃存結構、存儲陣列及其制作方法。

技術實現要素：

本發明所要解決的技術問題是提供一種新的閃存結構、存儲陣列及其制作方法，可有助于降低器件功耗，實現低電壓讀取操作，提高器件的操作效率和耐用特性。

為解決上述技術問題，本發明提供的閃存結構包括：

一基底，在所述基底中形成有源極和漏極；

一浮柵結構，所述浮柵結構包括兩個浮柵，兩個所述浮柵均位于所述基底之上；

一擦除柵結構，所述擦除柵結構位于所述基底之上，且位于兩個所述浮柵之間，所述擦除柵與基底之間還包括遂穿氧化物層；

一字線結構，所述字線結構位于兩個所述浮柵的外側，所述字線結構與所述基底之間包括一氧化物層。

可選的，在所述閃存結構中，所述氧化物層的厚度在至之間。

進一步的，在所述閃存結構中，所述氧化物層的厚度為或者

可選的，在所述閃存結構中，所述字線結構和浮柵結構均位于所述源極和漏極之間的基底之上。

可選的，在所述閃存結構中，所述字線結構與所述浮柵結構之間還包括一側墻。

可選的，在所述閃存結構中，所述擦除柵結構位于所述源極區域的基底之上。

可選的，在所述閃存結構中，在所述浮柵和所述基底之間還包括一耦合氧化物層，所述耦合氧化物層的厚度大于所述氧化物層的厚度。

可選的，在所述閃存結構中，所述浮柵結構的上方還包括一介質層，所述介質層覆蓋所述浮柵。

根據本發明的另一方面，本發明還提供了一種存儲陣列，包括：呈m行n列排布的存儲單元，所述存儲單元為如上任意一項所述的閃存結構；位于同一列存儲單元的漏極連接在一起形成位線；位于同一行存儲單元的源極連接在一起形成源線；位于同一行存儲單元的字線結構連接在一起形成字線；位于同一行存儲單元中的擦除柵結構連接在一起形成擦除柵線；其中，m≥1，n≥8，且m和n均為正整數。

可選的，在所述存儲陣列中，在對所述存儲陣列中的待擦除存儲單元結構進行擦除時，所述待擦除存儲單元結構的擦除柵線上的電壓veg為11.5v至12.5v之間，所述待擦除存儲單元結構的源線上的電壓vsl、字線上的電壓vwl和位線上的電壓vbl均為0v。

可選的，在所述存儲陣列中，在對所述存儲陣列中的待編程存儲單元結構進行編程時，所述待編程存儲單元結構的擦除柵線上的電壓veg和源線上的電壓vsl均為7v至9v之間，所述待編程存儲單元結構的字線上的電壓vwl為1v至1.5v之間，所述待編程存儲單元結構的位線上加恒流1ua至3ua之間。

可選的，在所述存儲陣列中，在對所述存儲陣列中的待讀取存儲單元結構進行讀取時，所述待讀取存儲單元結構的擦除柵線上的電壓veg和源線上的電壓vsl均為0v，所述待讀取存儲單元結構的字線上的電壓vwl小于1.5v，所述待讀取存儲單元結構的位線上電壓vbl為0.6v至1v之間。

另外，本發明還提供一種閃存結構的制作方法，所述制作方法包括：在一基底上沉積一浮柵層和掩膜層，刻蝕所述掩膜層和浮柵層，以形成兩個獨立的第一凹槽，所述第一凹槽停留在所述浮柵層中；

去除兩個所述第一凹槽間的所述掩膜層和浮柵層，形成第二凹槽，所述第二凹槽貫穿所述浮柵層，對所述第二凹槽下方的所述基底進行第一次離子注入，形成源極；

在所述第二凹槽中形成一擦除柵結構；

去除剩下的所述掩膜層及其下方的浮柵層，以露出部分基底，然后形成一側墻，并在露出的所述部分基底表面沉積一氧化物層，在所述氧化物層上形成一字線結構；

對所述基底進行第二次離子注入，形成漏極。

可選的，在所述閃存結構的制作方法中，所述氧化物層的厚度在至之間。

進一步的，在所述閃存結構的制作方法中，所述氧化物層的厚度為或者

可選的，在所述基底上沉積浮柵層之前，還包括在所述基底上沉積一耦合氧化物層，所述耦合氧化物層的厚度大于所述氧化物層的厚度。

可選的，在所述第二凹槽中形成一擦除柵結構的步驟包括：在所述第二凹槽中沉積一遂穿氧化物層，所述遂穿氧化物層覆蓋所述第二凹槽的底部和側壁；在所述遂穿氧化物層上沉積一擦除柵層，以形成所述擦除柵結構。

與現有技術相比，本發明具有以下有益效果：

本發明的閃存結構中所述擦除柵結構位于兩個所述浮柵之間，所述字線結構位于兩個所述浮柵的外側，所述字線結構與所述基底之間還包括一氧化物層，所述閃存結構的制作方法工藝簡單，光罩次數較少，將所述閃存結構用于存儲陣列中，可以通過擦除柵線上的電壓控制其擦除操作，通過字線上的電壓控制其讀取操作，實現低電壓讀取操作，有助于降低存儲陣列的功耗，提高器件的操作效率和耐用特性。

進一步的，所述字線結構與所述基底之間的氧化物層的厚度在至之間，可以滿足低于1.5v電壓的讀取操作，大大降低存儲陣列的功耗，適合低電壓應用，進一步提高器件的操作效率和耐用特性。

附圖說明

圖1為本發明實施例中閃存結構的制作方法的流程圖；

圖2至圖13為本發明實施例中閃存結構的制作方法中各步驟對應的結構示意圖；

圖14為本發明實施例中存儲陣列的示意圖；

圖15為本發明實施例中存儲陣列的擦除操作、編程操作以及讀取操作的示例電壓或電流。

具體實施方式

下面將結合流程圖和示意圖對本發明閃存結構、存儲陣列及其制作方法進行更詳細的描述，其中表示了本發明的優選實施例，應該理解本領域技術人員可以修改在此描述的本發明，而仍然實現本發明的有利效果。因此，下列描述應當被理解為對于本領域技術人員的廣泛知道，而并不作為對本發明的限制。

在下列段落中參照附圖以舉例方式更具體地描述本發明。根據下面說明和權利要求書，本發明的優點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本發明實施例的目的。

本發明的核心思想在于，本發明提供一種閃存結構，包括：一基底，在所述基底中形成有源極和漏極；

一浮柵結構，所述浮柵結構包括兩個浮柵，兩個所述浮柵均位于所述基底之上；

一擦除柵結構，所述擦除柵結構位于所述基底之上，且位于兩個所述浮柵之間，所述擦除柵與基底之間還包括遂穿氧化物層；

一字線結構，所述字線結構位于兩個所述浮柵的外側，所述字線結構與所述基底之間包括一氧化物層。

根據本發明的另一面，本發明還提供一種一種存儲陣列，包括：呈m行n列排布的存儲單元，所述存儲單元為如上述閃存結構；位于同一列存儲單元的漏極連接在一起形成位線；位于同一行存儲單元的源極連接在一起形成源線；位于同一行存儲單元的字線結構連接在一起形成字線；位于同一行存儲單元中的擦除柵結構連接在一起形成擦除柵線；其中，m≥1，n≥8，且m和n均為正整數。

另外，本發明還提供一種閃存結構的制作方法，如圖1所示，包括如下步驟：

s1、在一基底上沉積一浮柵層和掩膜層，刻蝕所述掩膜層和浮柵層，以形成兩個獨立的第一凹槽，所述第一凹槽停留在所述浮柵層中；

s2、去除兩個所述第一凹槽間的所述掩膜層和浮柵層，形成第二凹槽，所述第二凹槽貫穿所述浮柵層，對所述第二凹槽下方的所述基底進行第一次離子注入，形成源極；

s3、在所述第二凹槽中形成一擦除柵結構；

s4、去除剩下的所述掩膜層及其下方的浮柵層，以露出部分基底，然后形成一側墻，并在露出的所述部分基底表面沉積一氧化物層，在所述氧化物層上形成一字線結構；

s5、對所述基底進行第二次離子注入，形成漏極。

本發明的閃存結構中所述擦除柵結構位于兩個所述浮柵之間，所述字線結構位于兩個所述浮柵的外側，所述字線結構與所述基底之間還包括一氧化物層，所述閃存結構的制作方法工藝簡單，光罩次數較少，將所述閃存結構用于存儲陣列中，可以通過擦除柵線上的電壓控制其擦除操作，通過字線上的電壓控制其讀取操作，實現低電壓讀取操作，有助于降低存儲陣列的功耗，提高器件的操作效率和耐用特性。

以下列舉所述閃存結構、存儲陣列及其制作方法的實施例，以清楚說明本發明的內容，應當明確的是，本發明的內容并不限制于以下實施例，其他通過本領域普通技術人員的常規技術手段的改進亦在本發明的思想范圍之內。

圖1示意出了本發明實施例中所述閃存結構的制作方法的流程圖，圖2至圖13示意出了本發明實施例中所述閃存結構的制作方法中各步驟對應的結構示意圖，圖14示意出了本發明實施例中所述存儲陣列的示意圖，圖15為本發明實施例中存儲陣列的擦除操作、編程操作以及讀取操作的示例電壓。

如圖1所示，首先，執行步驟s1，在一基底上沉積一浮柵層和掩膜層，刻蝕所述掩膜層和浮柵層，以形成兩個獨立的第一凹槽，所述第一凹槽停留在所述浮柵層中。較佳的，在所述基底和浮柵層之間還包括一耦合氧化物層；所述第一凹槽在刻蝕后的所述浮柵層的表面具有一坡面。如圖2和圖3所示，首先，提供一基底100，在所述基底100的上表面自下至上依次形成耦合氧化層110、浮柵層111及掩膜層120。在本發明實施例中，所述基底10可以包括諸如摻雜硅、砷化鎵、砷磷化鎵、磷化銦、鍺、或者硅鍺襯底的半導體襯底等，所述耦合氧化層110的材料可以為氧化硅，其厚度可以為左右，所述浮柵層111的材料為常用的多晶硅，所述掩膜層120可以為氮化硅層或者氧化氮硅層。通常，在沉積所述掩膜層120之前，還可以在所述基底100中形成淺溝槽隔離結構和定義有源區(圖中示意圖省略)，淺溝槽隔離結構用以后續結構的隔離，有源區以形成后續的源極和漏極；然后，通過光刻和刻蝕工藝在所述掩膜層120和浮柵層111中形成兩個獨立的第一凹槽a，所述第一凹槽a停留在所述浮柵層111中，并且所述第一凹槽a在刻蝕后的所述浮柵層111的表面具有一坡面(即所述第一凹槽a的底部為弧形)，以形成后續浮柵結構(如圖10所示，所述浮柵結構包括兩個有尖端的浮柵111′)，如圖3所示，所述第一凹槽a的形成方法是本領域技術人員所知曉的光刻和刻蝕工藝，在此不做贅述。

然后，執行步驟s2，去除兩個所述第一凹槽間的所述掩膜層和浮柵層，形成第二凹槽，所述第二凹槽貫穿所述浮柵層，對所述第二凹槽下方的所述基底進行第一次離子注入，形成源極。具體的，如圖4至圖7所示，在實際的工藝中，在執行完步驟s1后，會先對所述第一凹槽a填充介質層130，所述介質層130的材料可以為氧化物；然后，在上述結構的上表面再沉積一保護氧化層140，在所述保護氧化層140中形成一第一開口，所述第一開口露出兩個所述第一凹槽a間的所述掩膜層120；接著，先去除露出的所述掩膜層120，以露出所述浮柵層111，形成第二開口b，如圖5所示；最后，再去除露出的所述浮柵層111，形成第二凹槽c，所述第二凹槽c貫穿所述浮柵層111(當然，在刻蝕所述浮柵層111的同時，也會刻蝕掉部分所述介質層130)，如圖6所示。接下來，如圖7所示，對所述第二凹槽c下方的所述基底100進行第一次離子注入，形成源極150。

接著，執行步驟s3，在所述第二凹槽中形成一擦除柵結構。詳細的，在本實施例中，在所述第二凹槽c中先沉積一遂穿氧化物層160，所述遂穿氧化物層160覆蓋所述第二凹槽c的底部和側壁以及覆蓋所述介質層130和掩膜層120；然后，再沉積一擦除柵層161，以形成所需的擦除柵結構，所述擦除柵層161的材料可以為常用的多晶硅。最后，為了后續保護所述擦除柵層161，對所述擦除柵層161的上表面會進行氧化處理，使所述擦除柵層161的上表面形成一保護層162，得到如圖8所示的結構。顯然，所述擦除柵層161的形成是通過本領域普通技術人員所曉得的沉積工藝和化學機械平坦化(cmp)得到的，在此不做贅述。

接下來，執行步驟s4，去除剩下的所述掩膜層及其下方的浮柵層，以露出部分基底，然后形成一側墻，并在露出的所述部分基底表面沉積一氧化物層，在所述氧化物層上形成一字線結構。在本實施例中，首先，分別去除頂部的所述遂穿氧化物層160、剩下的所述掩膜層120及其下方的浮柵層111，分別得到如圖9和圖10所示的結構(此時形成浮柵結構，包括兩個尖端浮柵111′)；較佳的，然后，在如圖10所示的結構上，在兩個所述浮柵111′的外側形成一側墻170，所述側墻170的材料可以為氧化物；在露出的部分基底100的表面沉積一氧化物層180，優選的，所述氧化物層180的厚度為至之間，例如，所述氧化物層180的厚度可以為或然后，在所述氧化物層180上形成一字線結構，具體的，在上述結構中先沉積一存儲層181，如圖11所示，所述存儲層181的材料為常用的多晶硅；然后，刻蝕所述存儲層181，形成如圖12所示的字線結構181′。因為所述字線結構181′下方的氧化物層180的厚度小于所述耦合氧化物層110的厚度，則其開啟電壓相應的較低，因此，可以在所述字線結構上施加低電壓來實現讀取操作，例如，可以施加低于1.5v的電壓在字線結構上進行器件的讀取操作。

最后，執行步驟s5，對所述基底進行第二次離子注入，形成漏極。具體的，在圖12所示的結構上，去除露出的所述氧化物層180和保護層162，較佳的，在所述字線結構181′的外側形成一第二氧化物層190，然后，對露出的所述基底100進行第二次離子注入，形成漏極151，最終得到如圖13所示的閃存結構。

上述閃存結構的制作方法簡易，光罩次數較少，得到的閃存結構包括：一基底100，在所述基底100中形成有源極150和漏極151；一浮柵結構，所述浮柵結構包括兩個浮柵111′，兩個浮柵111′均位于所述耦合氧化物層110之上；一擦除柵結構，所述擦除柵結構包括位于所述源極150區域的基底之上的遂穿氧化物層160和擦除層161，且位于兩個浮柵111′之間；一字線結構181′，所述字線結構181′位于兩個浮柵111′的外側，所述字線結構181′與所述基底100之間包括一氧化物層180。所述字線結構181′和浮柵111′之間還包括一側墻170，所述字線結構181′和浮柵111′均位于所述源極150和漏極151之間的基底之上。顯然，在所述閃存結構及其制作方法中，還包括本領域普通技術人員應知曉的相關工藝和結構，比如將所述擦除柵結構、字線結構181′、源極150和漏極151實現其電連接的工藝及其結構，在此不做贅述。

相應的，將上述閃存結構組成存儲陣列，如圖14所示，所述存儲陣列包括呈m行n列排布的存儲單元，所述存儲單元為上述閃存結構，其中m≥1，n≥8，且m和n均為正整數，本實施例中，圖14示意出了呈2行(m1、m2)8列(n1、n2、n3、n4、n5、n6、n7、n8)分布的存儲單元；位于同一列存儲單元的漏極151連接在一起形成位線15；位于同一行存儲單元的源極150連接在一起形成源線15′；位于同一行存儲單元的字線結構181′連接在一起形成字線18；位于同一行存儲單元中的擦除柵結構連接在一起形成擦除柵線16。

如圖15所示，在對本實施例的存儲陣列的某個具體存儲單元結構進行擦除時，該待擦除存儲單元結構的擦除柵線16上的電壓veg為11.5v至12.5v之間，該待擦除存儲單元結構的源線15′上的電壓vsl、字線18上的電壓vwl和位線15上的電壓vbl均為0v；

在對本實施例的存儲陣列的某個具體存儲單元結構進行編程時，該待編程存儲單元結構的擦除柵線16上的電壓veg和源線15′上的電壓vsl均為7v至9v之間，如veg＝vsl＝8v，該待編程存儲單元結構的字線18上的電壓vwl為1v至1.5v之間，該待編程存儲單元結構的位線15上加的電流ibl等于恒流idp，idp在1ua至3ua之間；

在對本實施例的存儲陣列的某個具體存儲單元結構進行讀取時，該待讀取存儲單元結構的擦除柵線16上的電壓veg和源線15′上的電壓vsl均為0v，該待讀取存儲單元結構的字線18上的電壓vwl小于1.5v，如vwl＝1v，該待讀取存儲單元結構的位線15上電壓vbl為0.6v至1v之間，如vbl＝0.8v。

所述存儲陣列不僅可以通過擦除柵線16上的電壓控制其擦除操作，通過字線18上的電壓控制其讀取操作，還可以實現低電壓讀取操作，降低功耗，適應低電壓的應用，提高存儲陣列的操作效率和耐用特性。

綜上，本發明的閃存結構中所述擦除柵結構位于兩個所述浮柵之間，所述字線結構位于兩個所述浮柵的外側，所述字線結構與所述基底之間還包括一氧化物層，所述閃存結構的制作方法工藝簡單，光罩次數較少，將所述閃存結構用于存儲陣列中，可以通過擦除柵線上的電壓控制其擦除操作，通過字線上的電壓控制其讀取操作，實現低電壓讀取操作，有助于降低存儲陣列的功耗，提高器件的操作效率和耐用特性。

進一步的，所述字線結構與所述基底之間的氧化物層的厚度在至之間，可以滿足低于1.5v電壓的讀取操作，大大降低存儲陣列的功耗，適合低電壓應用，進一步提高器件的操作效率和耐用特性。

顯然，本領域的技術人員可以對本發明進行各種改動和變型而不脫離本發明的精神和范圍。這樣，倘若本發明的這些修改和變型屬于本發明權利要求及其等同技術的范圍之內，則本發明也意圖包含這些改動和變型在內。