MRAM器件及其形成方法與流程
本發明實施例涉及mram器件及其形成方法。
背景技術：
在用于電子應用的集成電路中使用半導體存儲器，例如，電子應用包括收音機、電視機、移動電話，以及個人計算設備。一種類型的半導體存儲器件包括自旋電子，自旋電子結合了半導體技術和磁性材料以及器件。電子通過它們的磁矩而不是電子的電荷自旋，自旋電子用于表示位。
這樣的自旋電子器件是磁阻式隨機存取存儲器(mram)陣列，磁性隨機存取存儲器(mram)陣列包括在不同方向中定位(例如，在不同的金屬層中互相垂直)的導電線(字線和位線)。導線間夾著磁隧道結(mtj)，磁隧道結(mtj)用作磁性存儲單元。已經實施針對mram的構造和材料的各種技術，以進行嘗試同時進一步提高器件性能。
技術實現要素：
根據本發明的一些實施例，提供了一種磁阻式隨機存取存儲器(mram)器件，包括：介電層，位于襯底上方并且具有開口；可變電阻存儲單元，位于所述開口中并且包括第一電極、第二電極，以及位于所述第一電極和所述第二電極之間的磁性隧道結層；以及導電層，填充所述開口的剩余部分并且電連接至所述可變電阻存儲單元的所述第一電極和所述第二電極中的一個。
根據本發明的另一些實施例，還提供了一種磁阻式隨機存取存儲器(mram)器件，包括：導電結構，位于襯底上方并且嵌入在第一介電層中；第二介電層，位于所述襯底上方并且具有暴露所述導電結構的開口；導電層，位于所述開口中；以及可變電阻存儲單元，位于所述導電層和所述導電結構之間并且位于所述導電層和所述第二介電層之間，并且所述可變電阻存儲單元包括底部電極、頂部電極以及位于所述底部電極和所述頂部電極之間的磁性隧道結層。
根據本發明的又一些實施例，還提供了一種形成電阻式隨機存取存儲器(rram)器件的方法，包括：提供襯底，所述襯底具有形成在所述襯底上的導電結構和環繞所述導電結構形成的第一介電層；在所述第一介電層上方形成第二介電層；在所述第二介電層中形成開口，其中，所述開口暴露所述導電結構；在所述第二介電層上方形成底部電極，其中，所述底部電極填充在所述開口中；在所述底部電極上方形成磁性隧道結層，其中，所述磁性隧道結層填充在所述開口中；在所述磁性隧道結層上方形成頂部電極，其中，所述頂部電極填充在所述開口中；在所述頂部電極上方形成導電層，其中，所述導電層填充在所述開口中；以及執行平坦化步驟直至暴露所述第二介電層的表面。
附圖說明
當結合附圖進行閱讀時，根據下面詳細的描述可以最佳地理解本發明的各個方面。應該注意，根據工業中的標準實踐，各個部件沒有按比例繪制。實際上，為了清楚的討論，各個部件的尺寸可以任意增加或減少。
圖1a至圖1e是根據一些實施例的形成mram器件的方法的示意性截面圖。
圖2是根據一些實施例的形成mram器件的方法的流程圖。
圖3至圖4是根據可選實施例的mram器件的示意性截面圖。
圖5a至圖5e是根據又一些可選實施例的mram器件的示意性截面圖。
圖6是根據又一些可選實施例的形成mram器件的方法的流程圖。
圖7至圖8是根據另一可選實施例的mram器件的示意性截面圖。
具體實施方式
以下公開內容提供了許多不同實施例或實例，用于實現主題提供的不同特征。下面描述組件和布置的具體實例以簡化本發明。當然，這些僅是實例并且不意欲限制本發明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接觸形成的實施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實例。此外，本發明可以在各個實例中重復參考標號和/或字符。這種重復是為了簡化和清楚的目的，并且其本身并不表示所討論的實施例和/或配置之間的關系。
而且，為便于描述，在此可以使用諸如“在...之下”、“在...下方”、“下部”、“在...之上”、“在...上方”、“在...上方覆蓋”、“上部”等空間相對術語，以描述如圖所示的一個元件或部件與另一個(或另一些)原件或部件的關系。除了圖中所示的方位外，空間關系術語旨在包括在使用或操作過程中器件的不同方位。裝置可以以其他方式定位(旋轉90度或在其他方位)，并且在本文中使用的空間關系描述符可以同樣地作相應地解釋。
圖1a至圖1e是根據一些實施例的形成mram器件的方法的示意性截面圖。圖2是根據一些實施例的形成mram器件的方法的流程圖。應該注意，可以在圖2的步驟之前、期間和/或之后提供附加步驟。為了更好地理解本發明的發明構思，各種圖形已經簡化。
參考圖1a和圖2，在步驟200中，提供了一種襯底100，在襯底100上形成導電結構104，同時環繞導電結構104形成第一介電層102。
在一些實施例中，襯底100包括元素半導體和/或化合物半導體，元素半導體諸如硅或鍺，化合物半導體諸如硅鍺、碳化硅、砷化鎵、砷化銦、氮化鎵或磷化銦。在一些實施例中，襯底100是絕緣體上半導體(soi)襯底。在各個實施例中，襯底100可以采取平面襯底、具有多個鰭的襯底、納米線的形式或本領域普通技術人員已知的其它形式。在一些實施例中，各種層和/或器件結構形成在襯底100上方或各種層和/或器件結構形成在襯底100中。這些層包括介電層、摻雜層、多晶硅層、金屬層或它們的組合。這些器件結構包括晶體管、電阻器，和/或電容器，這些器件可以通過互連層互連至附加的集成電路。
在一些實施例中，導電結構104是嵌入在第一介電層102中的金屬線。在可選的實施例中，導電結構104是形成為穿過第一介電層102的金屬插塞(或稱“金屬通孔”)。在另一可選的實施例中，導電結構104是被第一介電層102環繞的金屬柵極或多晶硅柵極。在另一可選的實施例中，導電結構104包括金屬線、金屬插塞、金屬柵極、多晶硅柵極、硅化物層和摻雜層中的至少一個。
在一些實施例中，導電結構104包括al、cu、mo、ti、tin、ta、tan、w、wn、nisi、cosi或它們的組合。在一些實施例中，第一介電層102包括氧化硅、氟化石英玻璃(fsg)、碳摻雜的氧化硅、氮化硅、氮氧化硅、四乙基原硅酸(teos)氧化物、磷硅酸鹽玻璃(psg)、硼磷硅玻璃(bpsg)、black
在一些實施例中，在形成第一介電層102之后形成導電結構104。在可選的實施例中，在形成第一介電層102之前形成導電結構104。形成導電結構104和第一介電層102的方法包括執行合適的工藝步驟，合適的工藝步驟包括沉積、光刻圖案化、摻雜、離子注入，和/或蝕刻。
繼續參考圖1a和圖2，在步驟202中，第二介電層112形成在第一介電層102上方。在一些實施例中，第二介電層112具有與第一介電層102的材料相同的材料。在可選實施例中，第二介電層112具有與第一介電層102的材料不同的材料。在一些實施例中，第二介電層112從底部至頂部包括任選的蝕刻停止層106、中間層108和任選的拋光停止層110。
蝕刻停止層106任選地形成在導電結構104和第一介電層102上方。在隨后的限定開口的蝕刻步驟期間，蝕刻停止層106配置為保護相鄰的元件(例如，導電結構104)免于受到損壞。在一些實施例中，蝕刻停止層106包括介電材料，介電材料諸如，sin、sic、sicn、sion、sicon或它們的組合，蝕刻停止層106的形成方法包括執行合適的沉積工藝，諸如化學汽相沉積(cvd)、原子層沉積(ald)、等離子增強cvd(pecvd)等。
中間層108形成在蝕刻停止層106上方。中間層108包括氧化硅、fsg、碳摻雜的氧化硅、氮化硅、氮氧化硅、teos氧化物、psg、bpsg、black
拋光停止層110任選地形成在中間層108上方。在隨后的拋光步驟期間，拋光停止層110配置為保護相鄰的元件(例如，中間層108)免于受到損壞。在一些實施例中，拋光停止層110包括介電材料，諸如，sin、sic、sicn、sion、sicon或它們的組合，并且拋光停止層110的形成方法包括執行合適的沉積工藝，諸如cvd、ald、pecvd等。
參考圖1b和圖2，在步驟204中，開口114形成在第二介電層112中。在一些實施例中，開口114穿透第二介電層112并且暴露至少部分的導電結構104。在開口114的形成階段期間，蝕刻停止層106具有的蝕刻阻抗高于中間層108或拋光停止層110的蝕刻阻抗，所以蝕刻停止層116防止蝕刻工藝免于向下進入介電層102和導電結構104。在形成開口114的步驟中，部分的移除第二介電層112以形成第二介電層112a，第二介電層112a從底部至頂部包括任選的蝕刻停止層106a、中間層108a以及任選的拋光停止層110a。在一些實施例中，開口114的寬度小于導電結構104的寬度。在一些實施例中，開口114是接觸件開口、通孔開口、導電線溝槽或鑲嵌開口。在一些實施例中，通過諸如光刻蝕刻工藝的合適的工藝形成該開口114。
參考圖1c和圖2，在步驟206中，底部電極113形成在第二介電層112a上方并且填充到開口114中。在一些實施例中，底部電極113共形地形成在第二介電層112a的頂面上以及開口114的側壁和底部上。在一些實施例中，底部電極與導電結構104物理接觸。在可選實施例中，底部電極通過一個或多個導電元件電連接至導電結構104。在一些實施例中，底部電極113包括pt、al、cu、alcu、au、ti、tin、ta、tan、w、wn，或它們的組合，并且底部電極113通過諸如無電鍍、濺射、電鍍、pvd、cvd、ald等的合適的技術形成。在一些實施例中，當導電結構104和底部電極113通過不同的材料制成時，任選的阻擋層形成在導電結構104和底部電極113之間。阻擋層防止導電結構104和底部電極113之間的擴散和/或任何結尖峰。在一些實施例中，阻擋層包括ti、tin、ta、tan、w和wn中的至少一個，并且阻擋層通過合適的技術形成，合適的技術諸如無電鍍、濺射、電鍍、pvd、cvd、ald等。
繼續參考圖1c和圖2，在步驟208中，磁性隧道結(mtj)層122形成在底部電極113上方并且磁性隧道結(mtj)層122填充到開口114中。在一些實施例中，mtj層122均勻的形成在開口114的外側和內側的頂部電極113的表面上。在一些實施例中，通過施加電壓，mtj層122具有能夠在高電阻狀態和低電阻狀態(或導體)之間切換的電阻。
在一些實施例中，mtj層122包括具有介電常數大于約8的高k介電材料、二元金屬氧化物、過渡金屬氧化物，或它們的組合。在一些實施例中，mtj層122包括固定層116、自由層120以及位于固定層116和自由層120之間的隧道層118。在一些實施例中，固定層116與底部電極113物理接觸。
固定層116和自由層120形成兩個鐵磁板，每個鐵磁板可以保持磁場，固定層116和自由層120通過隧道層118分隔開。固定層116具有固定的磁極性，并且自由層120具有可變化的磁極性以匹配外部場以存儲數據。由于磁隧道效應，mtj層122的電阻基于在兩個板(例如，固定層116和自由層120)中磁場的方向而改變。在一些實施例中，如果兩個板具有相同的極性，則mtj層122具有較低的電阻，并且如果兩個板具有相反的極性，則mtj層122具有較高的電阻。
在一些實施例中，固定層116包括合成反鐵磁性(saf)結構。在一些實施例中，固定層116包括頂部固定層、底部固定層以及金屬層，頂部固定層與隧道層118物理接觸，金屬層位于頂部固定層和底部固定層之間。例如，每個頂部固定層和底部固定層包括cofeb、nife、cofe、fe或合適的材料，并且金屬層包括ru、cu、ta或合適的材料。在一些實施例中，隧道層118包括mgo、al2o3或合適的材料。在一些實施例中，自由層120包括諸如cofeb、nife、cofe、fe或合適的材料的磁性材料。在一些實施例中，mtj層122可以用合適的技術制造，合適的技術諸如磁控濺射沉積、分子束外延、脈沖激光沉積、電子束物理汽相沉積、cvd、ald或合適的方法。
繼續參考圖1c和圖2，在步驟210中，頂部電極123形成在mtj層112上方并且填充到開口114中。在一些實施例中，頂部電極123共形的形成在開口114的外側和內側的mtj層122的表面上。在一些實施例中，頂部電極123的材料相同于底部電極113的材料。在可選的實施例中，頂部電極123的材料不同于底部電極113的材料。在一些實施例中，頂部電極123包括pt、al、cu、alcu、au、ti、tin、ta、tan、w、wn，或它們的組合，并且底部電極113通過合適的技術形成，合適的技術諸如無電鍍、濺射、電鍍、pvd、cvd、ald等。
繼續參考圖1c和圖2，在步驟212中，導電層124形成在頂部電極123上方并且填充到開口114中。在一些實施例中，導電層124形成在頂部電極123的表面上，并且填充開口114。在一些實施例中，導電層124包括al、cu、mo、ti、tin、ta、tan、w、wn，或它們的組合，并且導電層124通過合適的技術形成，合適的技術諸如無電鍍、濺射、電鍍、pvd、cvd、ald等。在一些實施例中，導電層124具有的材料相同于導電結構104的材料。在可選的實施例中，導電層124具有的材料不同于導電結構104的材料。
在一些實施例中，當導電層124和頂部電極123通過不同的材料制成時，任選的阻擋層形成在導電層124和頂部電極123之間。阻擋層防止導電層124和頂部電極123之間的擴散和/或任何結尖峰。在一些實施例中，阻擋層包括tin、ti、ta、tan、w和wn中的至少一個，并且阻擋層通過合適的技術形成，合適的技術諸如無電鍍、濺射、電鍍、pvd、cvd、ald等。
參考圖1d、圖1e以及圖2，在步驟214中，執行平坦化步驟直至暴露第二介電層112a/112b的表面。在一些實施例中，去除開口114外側的導電層124、頂部柵極123、mtj層122、底部電極113。更具體地，部分的去除導電層124、頂部柵極123、mtj層122以及底部電極113以在開口114內側形成導電層124a、頂部柵極123a、mtj層122a(包括固定層116a、自由層120a以及位于固定層116a和自由層120a之間的隧道層118a)以及底部柵極113a。在一些實施例中，平坦化步驟包括通過使用拋光停止層110a作為停止層執行化學機械拋光(cmp)工藝。在平坦化步驟期間，拋光停止層110a具有的拋光電阻高于導電層124、頂部電極123、mtj層122或底部電極113的拋光電阻。拋光停止層110a防止平坦化步驟免于向下進入開口114內側的膜堆疊件。
在一些實施例中，如圖1d中示出的，平坦化步驟停止在拋光停止層110a的表面上。從而完成本公開的mram器件10。在一些實施例中，mram器件10具有可變電阻存儲單元105，可變電阻存儲單元105由底部電極113a、mtj層122a以及頂部電極123a構成并且嵌入在第二介電層112a中。
在可選的實施例中，如圖1e示出的，根據工藝需求，平坦化步驟去除拋光停止層110a并且停止在中間層108a的表面上。從而完成本公開的mram器件20。在一些實施例中，mram器件20具有可變電阻存儲單元105，可變電阻存儲單元105由底部電極113a、mtj層122a以及頂部電極123a構成并且嵌入在第二介電層112b中。
在上述實施例中，開口114的寬度小于導電結構104的寬度，但是本公開不限制于此。在可選的實施例中，如圖3中示出的，開口114的寬度基本上等于導電結構104的寬度。從而完成本公開的mram器件30。在一些情況中，導電結構104的側壁與開口114的側壁對齊。
在另一可選的實施例中，開口114的寬度大于導電結構104的寬度。從而完成本公開的mram器件40。
本公開的各種mram器件提供為具有提升的性能。更具體地，在傳統方法中，需要多個蝕刻步驟用于圖案化底部電極、mtj層以及頂部電極，并且這些蝕刻步驟導致在等離子環境中長時間暴露，并且因此惡化了器件的性能。然而，通過多個填充步驟(例如，步驟206至步驟210)以及之后的單個平坦化步驟(例如，步驟214)形成的本公開的可變電阻存儲單元，沒有任何傳統的蝕刻步驟。本公開消除了傳統方法中的缺陷，諸如對mtj層的損壞蝕刻。在mtj層中沒有蝕刻損壞，減少了在mram器件中可能的泄漏電流，并且因此提升了器件的性能。
下面參考圖1d、圖1e、圖3和圖4描述本公開的mram器件的結構。
在一些實施例中，本公開提供了一種mram器件10/20/30/40，mram器件10/20/30/40包括襯底100、第一介電層102、導電結構104、可變電阻存儲單元105、第二介電層112a/112b以及導電層124a。導電結構104位于襯底100上方并且嵌入到第一介電層102中。在一些實施例中，導電結構104包括金屬線、金屬插塞、金屬柵極、多晶硅柵極、硅化物層和摻雜層的至少一個。
第二介電層112a/112b位于襯底100上方并且具有開口114，開口114暴露導電結構104。在一些實施例中，如圖1d和圖1e示出的，開口114的寬度小于導電結構104的寬度。在可選的實施例中，如圖3中示出的，開口114的寬度基本上等于導電結構104的寬度。在另一可選的實施例中，如圖4示出的，開口114的寬度大于導電結構104的寬度。
在一些實施例中，如圖1d示出的，第二介電層112a包括蝕刻停止層106a、位于蝕刻停止層106a上方的中間層108，以及位于中間層108上方的拋光停止層110。在可選的實施例中，如圖1e、圖3以及圖4示出的，第二介電層112b包括蝕刻停止層106a，以及位于蝕刻停止層106a上方的中間層108a。
導電層124a在開口114中。在一些實施例中，導電層124a的頂面與第二介電層112a/112b的頂面基本共面。
可變電阻存儲單元105位于導電層124a和導電結構104之間并且可變電阻存儲單元105位于導電層124a和第二介電層112a/112b之間。在一些實施例中，可變電阻存儲單元105與每個導電結構104和導電層124a物理接觸。在一些實施例中，可變電阻存儲單元105包括底部電極113a、頂部電極123a以及位于底部電極113a和頂部電極123a之間的mtj層122a。在一些實施例中，mtj層122a包括固定層116a、自由層120a、位于固定層116a和自由層120a之間的隧道層118a，固定層116a具有固定磁極，同時自由層120a具有可變磁極。
在一些實施例中，在可變電阻存儲單元105中，底部電極113a在開口114的側壁和底部上，頂部電極123a在開口114的相同的側壁和底部上，同時mtj層122a位于底部電極113a和頂部電極123a之間。更具體地，每個底部電極113a、mtj層122a以及頂部電極123a形成為u-形狀。
本公開進一步提供mram器件10/20/30/40，mram器件10/20/30/40包括襯底100、介電層(例如，第二介電層112a/112b)、可變電阻存儲單元105以及導電層124a。介電層(例如，第二介電層112a/112b)位于襯底100上方并且在其中具有開口114。可變電阻存儲單元105在開口114中并且包括第一電極(例如，底部電極113a)、第二電極(例如，頂部電極123a)以及位于第一電極和第二電極之間的mtj層122a。導電層124a填充開口114的剩余部分并且電連接至可變電阻存儲單元105的第一電極(例如，底部電極113a)和第二電極(例如，頂部電極123a)的其中一個。此外，可變電阻存儲單元105的第一電極(例如，底部電極113a)和第二電極(例如，頂部電極123a)的另一個電連接至位于介電層(例如，第二介電層112a/112b)下方的導電結構104。在一些實施例中，可變電阻存儲單元105的第二電極(例如，頂部電極123a)電連接至位于開口114內的導電層124a，并且可變電阻存儲單元105的第一電極(例如，底部電極113a)電連接至位于開口114下方的導電結構104。
上述實施例中，每個底部電極113a、mtj層122a以及頂部電極123a形成為u-形狀，并且形成在相同開口114中，提供上述說明用于說明目的，并且不解釋為限制本公開內容。即，每個底部電極、mtj層以及頂部電極不必須是u-形狀，并且其形狀可以根據所需進行調整。更具體地，根據工藝需求，每個底部電極、mtj層以及頂部電極可以形成為具有合適的形狀，合適的形狀諸如i-形狀、l-形狀、v-形狀、階梯形狀等。例如，底部電極可以形成為水平的i-形狀并且僅設置在開口的底部上，同時mtj層和頂部電極可以形成為u-形狀并且設置在開口的側壁和底部上。
本領域的普通技術人員的人應當認識到，只要可變電阻存儲單元形成在開口內并且它的一個電極電連接至相同開口中的導電線或與相同開口中的導電線物理接觸，可變電阻存儲單元被認為落入本公開的精神和范圍之內。在一些實施例中，這些可變電阻存儲單元可以通過多個填充步驟以及之后的單個平坦化步驟隨后的形成，沒有任何傳統的蝕刻步驟可以損壞該器件。因此，可以相應的提高mram器件的性能。
在上述實施例中，可變電阻存儲單元的底部電極、mtj層以及頂部電極形成在相同的開口中，沒有任何附加的圖案化步驟，所以本公開的可變電阻存儲單元被認為是自對準存儲單元。因此工藝步驟被簡化，并且因此節省了成本。
在一些實施例中，對于圖1a至圖1e的方法中形成底部電極和頂部電極的步驟可以省略。在這些情況中，導電結構104可以作為底部電極同時導電層124a可以作為頂部電極。圖5a至圖5e的方法相似于圖1a至圖1e的方法，這些差別將在下方詳細說明并且這里不再重復。
圖5a至圖5e是根據可選實施例的mram器件的示意性截面圖。圖6是根據又一些可選實施例的形成mram器件的方法的流程圖。圖7至圖8是根據另一可選實施例的mram器件的示意性截面圖。應該注意，可以在圖6的步驟之前、期間和/或之后提供附加步驟。為了更好地理解本發明的發明構思，各種圖形已經簡化。
參考圖5a和圖6，在步驟300中，提供了一種襯底100，在襯底100上形成底部電極(例如，導電結構104)并且環繞底部電極形成第一介電層102。
繼續參考圖5a和圖6，在步驟302中，在第一介電層102上方形成第二介電層112。在一些實施例中，第二介電層112從底部至頂部包括任選的蝕刻停止層106、中間層108和任選的拋光停止層110。
參考圖5b和圖6，在步驟304中，開口114形成在第二介電層112中，并且因此暴露底部電極(例如，導電結構104)。在一些實施例中，開口114穿透第二介電層112并且暴露至少部分的底部電極(例如，導電結構104)。更具體地，部分的移除第二介電層112以形成第二介電層112a，第二介電層112a從底部至頂部包括任選的蝕刻停止層106a、中間層108a以及任選的拋光停止層110a。
參考圖5c和圖6，在步驟306中，mtj層122形成在第二介電層112a上方并且填充到開口114中。在一些實施例中，mtj層122共形的形成在第二介電層112a的頂面上以及開口114的側壁和底部上。在一些實施例中，mtj層122與底部電極(例如，導電結構104)物理接觸。在一些實施例中，mtj層122包括固定層116、自由層120以及位于固定層116和自由層120之間的隧道層118。
繼續參考圖5c和圖6，在步驟308中，頂部電極(例如，導電層124)形成在mtj層112上方并且填充到開口114中。在一些實施例中，頂部電極(例如，導電層124)填充開口114。
參考圖5d、圖5e以及圖6，在步驟310中，執行平坦化步驟，直至暴露第二介電層112a/112b的表面。在一些實施例中，去除開口114外側的頂部電極(例如，導電層124)和mtj層122。更具體地，部分的去除頂部電極(例如，導電層124)和mtj層122以在開口114內側形成頂部電極(例如，導電層124a)和mtj層122a(包括固定層116a、自由層120a以及位于固定層116a和自由層120a之間的隧道層118a)。在一些實施例中，平坦化步驟包括通過使用拋光停止層110a作為停止層執行cmp工藝。
在一些實施例中，如圖5d中示出的，平坦化步驟停止在拋光停止層110a的表面上。從而完成本公開的mram器件50。在一些實施例中，mram器件50具有可變電阻存儲單元107，可變電阻存儲單元107通過底部電極(例如，導電結構104)、mtj層122a以及頂部電極(例如，導電層124a)構成并且嵌入到第二介電層112a中。
在可選的實施例中，如圖5e示出的，根據工藝需求，平坦化步驟去除拋光停止層110a并且停止在中間層108a的表面上。從而完成本公開的mram器件60。在一些實施例中，mram器件60具有可變電阻存儲單元107，可變電阻存儲單元107通過底部電極(例如，導電結構104)、mtj層122a以及頂部電極(例如，導電層124a)構成并且嵌入到第二介電層112b中。
在上述實施例中，開口114的寬度小于底部電極(例如，導電結構104)的寬度，但是本公開不限制于此。在可選的實施例中，如圖7中示出的，開口114的寬度基本上等于底部電極(例如，導電結構104)的寬度。從而完成本公開的mram器件70。在一些情況中，底部電極(例如，導電結構104)的側壁與開口114的側壁對齊。
在另一可選的實施例中，如圖8示出的，開口114的寬度大于底部電極(例如，導電結構104)的寬度。從而完成本公開的mram器件80。
在形成可變電阻存儲單元107工藝中，可以利用形成金屬線、金屬插塞、金屬柵極、多晶硅柵極、硅化物層和/或摻雜層的步驟制造底部電極(例如，導電結構104)，同時可以利用形成金屬線或金屬插塞的步驟制造頂部電極(例如，導電層124a)。即，形成可變電阻存儲單元107的工藝可以與現有的邏輯或cmos工藝容易地集成，所以工藝步驟可以簡化并且從而節省了工藝成本。
根據本發明的一些實施例，一種mram器件，包括介電層、可變電阻存儲單元以及導電層。介電層位于襯底上方并且具有開口。可變電阻存儲單元在開口中并且包括第一電極、第二電極，以及位于第一電極和第二電極之間的mtj層。導電層填充開口的保留部分并且電連接至可變電阻存儲單元的第一電極和第二電極的其中一個。
根據本發明的可選實施例，一種mram器件，包括導電結構、第一介電層、第二介電層、導電層以及可變電阻存儲單元。導電結構位于襯底上方并且嵌入到第一介電層中。第二介電層位于襯底上方并且具有開口，開口暴露導電結構。導電層在開口114中。可變電阻存儲單元位于導電層和導電結構之間并且可變電阻存儲單元位于導電層和第二介電層之間，同時可變電阻存儲單元包括底部電極、頂部電極以及位于底部電極和頂部電極之間的磁性隧道結層。
根據本發明的另一可選實施例，一種形成mram器件的方法，包括以下步驟。提供了一種襯底，在襯底上形成有導電結構并且環繞導電結構形成第一介電層。在第一介電層上方形成第二介電層。在第二介電層中形成開口，其中，開口暴露導電結構。在第二電極層上方形成底部電極并且底部電極填充在開口中。磁性隧道結層形成在底部電極上方并且填充在開口中。頂部電極形成在磁性隧道結層上方并且填充在開口中。導電層形成在頂部電極上方并且填充在開口中。執行平坦化步驟直至暴露第二介電層的表面。
根據本發明的一些實施例，提供了一種磁阻式隨機存取存儲器(mram)器件，包括：介電層，位于襯底上方并且具有開口；可變電阻存儲單元，位于所述開口中并且包括第一電極、第二電極，以及位于所述第一電極和所述第二電極之間的磁性隧道結層；以及導電層，填充所述開口的剩余部分并且電連接至所述可變電阻存儲單元的所述第一電極和所述第二電極中的一個。
在上述磁阻式隨機存取存儲器器件中，所述導電層的頂面與所述介電層的頂面共面。
在上述磁阻式隨機存取存儲器器件中，所述可變電阻存儲單元包括：所述第一電極，位于所述開口的側壁和底部上；所述第二電極，位于所述開口的所述側壁和所述底部上；以及所述磁性隧道結層，位于所述第一電極和所述第二電極之間。
在上述磁阻式隨機存取存儲器器件中，每個所述第一電極和所述第二電極包括pt、al、cu、alcu、au、ti、tin、ta、tan、w、wn或它們的組合。
在上述磁阻式隨機存取存儲器器件中，所述磁性隧道結層包括固定層、自由層以及位于所述固定層和所述自由層之間的隧道層，所述固定層具有固定磁極，并且所述自由層具有可變磁極。
在上述磁阻式隨機存取存儲器器件中，所述可變電阻存儲單元的所述第一電極和所述第二電極的另一個電連接至位于所述介電層下方的導電結構。
在上述磁阻式隨機存取存儲器器件中，所述開口的寬度小于所述導電結構的寬度。
在上述磁阻式隨機存取存儲器器件中，所述開口的寬度等于所述導電結構的寬度。
在上述磁阻式隨機存取存儲器器件中，所述開口的寬度大于所述導電結構的寬度。
在上述磁阻式隨機存取存儲器器件中，所述介電層包括蝕刻停止層和位于所述蝕刻停止層上方的中間層。
在上述磁阻式隨機存取存儲器器件中，所述介電層包括蝕刻停止層和位于所述蝕刻停止層上方的中間層，以及位于所述中間層上方的拋光停止層。
根據本發明的另一些實施例，還提供了一種磁阻式隨機存取存儲器(mram)器件，包括：導電結構，位于襯底上方并且嵌入在第一介電層中；第二介電層，位于所述襯底上方并且具有暴露所述導電結構的開口；導電層，位于所述開口中；以及可變電阻存儲單元，位于所述導電層和所述導電結構之間并且位于所述導電層和所述第二介電層之間，并且所述可變電阻存儲單元包括底部電極、頂部電極以及位于所述底部電極和所述頂部電極之間的磁性隧道結層。
在上述磁阻式隨機存取存儲器器件中，每個所述底部電極和所述頂部電極包括pt、al、cu、alcu、au、ti、tin、ta、tan、w、wn或它們的組合。
在上述磁阻式隨機存取存儲器器件中，所述磁性隧道結層包括固定層、自由層以及位于所述固定層和所述自由層之間的隧道層，所述固定層具有固定磁極，并且所述自由層具有可變磁極。
在上述磁阻式隨機存取存儲器器件中，所述第二介電層包括蝕刻停止層和位于所述蝕刻停止層上方的中間層。
在上述磁阻式隨機存取存儲器器件中，所述第二介電層包括蝕刻停止層和位于所述蝕刻停止層上方的中間層，以及位于所述中間層上方的拋光停止層。
在上述磁阻式隨機存取存儲器器件中，所述導電結構包括金屬線、金屬插塞、金屬柵極、多晶硅柵極、硅化物層和摻雜層的至少一個。
根據本發明的又一些實施例，還提供了一種形成電阻式隨機存取存儲器(rram)器件的方法，包括：提供襯底，所述襯底具有形成在所述襯底上的導電結構和環繞所述導電結構形成的第一介電層；在所述第一介電層上方形成第二介電層；在所述第二介電層中形成開口，其中，所述開口暴露所述導電結構；在所述第二介電層上方形成底部電極，其中，所述底部電極填充在所述開口中；在所述底部電極上方形成磁性隧道結層，其中，所述磁性隧道結層填充在所述開口中；在所述磁性隧道結層上方形成頂部電極，其中，所述頂部電極填充在所述開口中；在所述頂部電極上方形成導電層，其中，所述導電層填充在所述開口中；以及執行平坦化步驟直至暴露所述第二介電層的表面。
在上述方法中，所述第二介電層包括蝕刻停止層和位于所述蝕刻停止層上方的中間層，以及位于所述中間層上方的拋光停止層。
在上述方法中，所述平坦化步驟包括執行化學機械拋光工藝。
上述內容概括了幾個實施例的特征使得本領域技術人員可更好地理解本發明的各個方面。本領域技術人員應該理解，可以很容易地使用本發明作為基礎來設計或更改其他的處理和結構以用于達到與本發明所介紹實施例相同的目的和/或實現相同優點。本領域技術人員也應該意識到，這些等效結構并不背離本發明的精神和范圍，并且在不背離本發明的精神和范圍的情況下，可以進行多種變化、替換以及改變。
- 還沒有人留言評論。精彩留言會獲得點贊！