本發明涉及半導體裝置和半導體裝置的制造方法,特別涉及在同一硅襯底上形成用于檢測紫外線那樣的短波長的光的半導體受光元件和mos晶體管的半導體裝置的制造方法。
背景技術:
半導體受光元件有各個種類。其中,使用了硅襯底的受光元件通過在同一襯底上制作使用了mos晶體管等的集成電路,能夠在一個芯片上進行從受光到信號處理的過程,所以在較多的用途中被使用。
硅中的光的穿透深度(入射到硅中的光的強度由于吸收而衰減為1/e的深度)具有如圖7的波長依賴性,在紫外線(uva:320~400nm、uvb:280~320nm)的情況下,大部分的光在幾nm~幾十nm的區域中被吸收。在專利文獻1和非專利文獻1中示出了用于使用具有這樣的特征的硅來檢測紫外線的構造。
具體而言,將pn結的深度減小為幾十~100nm左右,以檢測通過紫外線照射而產生的電子-空穴對來作為光電流。此外,通過形成為使硅最表面的雜質濃度為1019cm-3以上且濃度相對于深度方向逐漸降低的雜質分布,產生基于濃度梯度的電場,使電子-空穴對高效分離而獲得光電流。
并且,在這種硅受光元件構造中,如非專利文獻2所記載地那樣,在通過紫外線照射而在硅上的絕緣膜上俘獲有電荷時,對pn結的能帶結構產生影響,而受光元件的感光度特性發生變動。因此,需要使與硅表面接觸的絕緣膜形成為電荷阱較少的熱二氧化硅膜。使硅最表面的雜質濃度成為高濃度還具有屏蔽絕緣膜中的固定電荷的影響的優點。
另一方面,例如在專利文獻2中公開了與mos晶體管一起形成使用了硅的紫外線受光元件的以往的方法。圖8和圖9是按照工序順序示出以往的制造方法的剖視圖。在圖中,pd是形成受光元件的受光元件形成區域,tr是形成pmos晶體管的mos晶體管形成區域。
首先,如圖8的(a)所示,在p型的硅襯底101的表面形成n阱區域102和元件分離區域103,在根據需要進行用于調節晶體管的閾值電壓的離子注入以后,通過熱氧化形成柵氧化膜104。
接著,如圖8的(b)所示,堆疊作為柵電極材料的多晶硅膜105,并通過蝕刻進行構圖,從而形成柵電極106(圖8的(c))。
然后,在用第1光致抗蝕劑膜(未圖示)對受光元件形成區域pd上進行了掩蔽的狀態下,對mos晶體管形成區域tr進行離子注入,形成ldd(lightlydopeddrain:輕摻雜漏)區域109(圖8的(d))。
在去除第1光致抗蝕劑膜以后,在整個面上堆疊絕緣膜110(圖9的(a)),以不去除受光元件形成區域pd上的柵氧化膜104的方式,在用第2光致抗蝕劑膜(未圖示)對受光元件形成區域pd進行了掩蔽的狀態下進行各向異性蝕刻。由此,在柵電極106的側面形成側壁111,并且在受光元件形成區域pd上殘留有柵氧化膜104和絕緣膜110(圖9的(b))。
接著,對mos晶體管形成區域tr進行離子注入,形成源漏區域112(圖9的(c))。
然后,對受光元件形成區域pd進行用于形成淺結的離子注入,形成雜質區域108(圖9的(d))。
這樣,根據以往的制造方法,能夠在同一硅襯底一起形成具有使用了硅的pn結的紫外線受光元件和mos晶體管。
專利文獻1:日本特許第5692880號公報
專利文獻2:日本特開2014-154793號公報
非專利文獻1:itetrans.onmtavol.2no.2pp.123-130(2014)
非專利文獻2:spie-is&t/vol.829882980m-1~8(2012)
在圖8和圖9所示的以往的制造方法中,雖然與受光元件形成區域pd的硅襯底表面直接接觸的絕緣膜是熱氧化膜,但是由于是在用于形成柵電極的構圖后殘留的柵氧化膜104,所以可能產生由柵構圖時的蝕刻損傷等引起的膜質量下降。如上所述,為了抑制受光元件的感光度特性的變動,與硅表面接觸的絕緣膜需要是電荷阱少的熱二氧化硅膜,所以膜質量下降的柵氧化膜104與硅表面接觸的受光元件的可靠性較低。
此外,為形成側壁111而進行堆疊的絕緣膜110通常比柵氧化膜104厚(例如在專利文獻2中,柵氧化膜厚度為10nm~50nm、側壁用絕緣膜厚度為200nm~500nm),所以為了穿過柵氧化膜104和側壁用絕緣膜110的層疊膜對受光元件形成區域pd進行離子注入,而使得雜質區域108成為期望的濃度,需要超過1016cm-2的較高的劑量。
如果一次注入該劑量,則存在抗蝕劑燒毀等制造上的障礙,所以通常分為兩次以上進行注入,生產能力下降。此外,結深也會成為200nm左右,不會成為原本為了高感光度地檢測紫外線所需的100nm以下的淺結。并且,還需要使硅最表面的雜質濃度為1019cm-3以上。
技術實現要素:
本發明的課題在于提供一種能夠在同一硅襯底上一起形成可靠性高的受光元件和mos晶體管的半導體裝置和半導體裝置的制造方法。
本發明一個實施方式的半導體裝置的制造方法的特征在于,具有以下工序:第一工序,在具有受光元件形成區域和mos晶體管形成區域的硅襯底表面上,形成作為mos晶體管的柵氧化膜的第一熱氧化膜;第二工序,在所述第一熱氧化膜上形成多晶硅膜;第三工序,對所述多晶硅膜進行構圖,在所述mos晶體管形成區域形成所述mos晶體管的柵電極;第四工序,去除所述第一熱氧化膜中的、除所述柵電極的下部以外的所述第一熱氧化膜;第五工序,在所述硅襯底表面形成第二熱氧化膜;以及第六工序,穿過所述第二熱氧化膜,對所述受光元件形成區域離子注入雜質而形成雜質區域。
根據本發明的實施方式,由于在去除了除柵電極的下部以外的第一熱氧化膜以后,重新形成第二熱氧化膜,所以能夠使與受光元件形成區域的硅襯底表面直接接觸的絕緣膜為不會受到由多晶硅膜的構圖引起的蝕刻損傷的熱氧化膜。此外,第二熱氧化膜的膜厚能夠與柵氧化膜的膜厚無關地進行設定。因此,以適當的厚度(例如厚度為30nm以下)形成電荷阱少的第二熱氧化膜,穿過該第二熱氧化膜對受光元件形成區域進行離子注入而形成雜質區域,由此能夠將離子注入的劑量抑制得較低,且能夠形成具有淺結的受光元件,在該受光元件中,雜質區域的硅襯底的最表面的雜質濃度為1019cm-3以上,雜質區域的雜質濃度成為1017cm-3以下時的、距硅襯底表面的深度為100nm以下。
附圖說明
圖1是按照工序順序示出本發明第一實施方式的半導體裝置的制造方法的剖視圖。
圖2是按照工序順序示出本發明第一實施方式的半導體裝置的制造方法的剖視圖。
圖3是按照工序順序示出本發明第二實施方式的半導體裝置的制造方法的剖視圖。
圖4是按照工序順序示出本發明第三實施方式的半導體裝置的制造方法的剖視圖。
圖5是示出穿過膜厚10nm的熱氧化膜而注入了bf2時的硼的濃度分布的圖。
圖6是示出穿過膜厚30nm的熱氧化膜而注入了bf2時的硼的濃度分布的圖。
圖7是示出在光入射到了硅中時光穿透的深度的波長依賴性的圖。
圖8是按照工序順序示出以往的半導體裝置的制造方法的剖視圖。
圖9是按照工序順序示出以往的半導體裝置的制造方法的剖視圖。
標號說明
1:硅襯底;2:n阱區域;3:元件分離區域;4:柵氧化膜;5:多晶硅膜;6:柵電極;7:熱氧化膜;8:雜質區域;9:ldd區域;10、10a、10b:絕緣膜;11、11b:側壁;12:源漏區域;r:掩模層。
具體實施方式
[第一實施方式]
圖1和圖2是按照工序順序示出本發明第一實施方式的半導體裝置的制造方法的剖視圖。
在圖中,pd是形成受光元件的受光元件形成區域,tr是形成pmos晶體管的mos晶體管形成區域。
首先,如圖1的(a)所示,在p型的硅襯底1的表面形成n阱區域2和元件分離區域3,并根據需要進行用于調節晶體管的閾值電壓的離子注入。
然后,通過對硅襯底1的整個面進行熱氧化,形成柵氧化膜(也稱作“第一熱氧化膜”))4。柵氧化膜4的厚度例如是10nm。
接著,堆疊作為柵電極材料的多晶硅膜5(圖1的(b)),并通過蝕刻對其進行構圖,從而形成柵電極6。這里,為了清除在蝕刻后殘留的異物等,進行濕法處理,去除柵電極6的下部以外的區域的柵氧化膜4(圖1的(c))。
然后,通過對整個面進行熱氧化,在硅襯底1的表面、柵電極6的側面和上表面上形成熱氧化膜(也稱作“第二熱氧化膜”))7(圖1的(d))。該熱氧化膜7的厚度在例如受光元件形成區域pd上是10nm。另外,在該工序中,對柵電極6的側面進行熱氧化起到如下等作用:去除柵電極6的構圖時的蝕刻損傷;防止之后工序的源漏區域形成用的離子注入中的離子對柵電極6的穿通。
接著,穿過熱氧化膜7,對受光元件形成區域pd的n阱區域2進行p型雜質的離子注入,形成p型雜質區域8(圖1的(e))。該注入條件例如是bf2、10kev、5.0×1013cm-2。由此,形成了淺的pn結。這里,熱氧化膜7不是柵氧化膜(第一熱氧化膜)4,而是在去除柵氧化膜4以后新形成的熱氧化膜,所以不會受到蝕刻損傷等。并且,能夠在熱氧化膜7上未形成其他絕緣膜的狀態下進行離子注入。
因此,能夠如上述那樣將離子注入的劑量抑制得較低,且能夠形成具有淺結的可靠性高的受光元件,在該受光元件中,雜質區域的硅襯底的最表面的雜質濃度為1019cm-3以上,雜質區域的雜質濃度成為1017cm-3以下時的、距硅襯底表面的深度為100nm以下。
接著,在mos晶體管形成區域tr,以柵電極6和設置于柵電極6的側面的第二熱氧化膜為掩模,進行p型雜質的離子注入,自對準地形成ldd(lightlydopeddrain:輕摻雜漏)區域9(圖2的(a))。
接著,在整個面上堆疊絕緣膜10(圖2的(b))。該絕緣膜10的厚度例如是300nm。接著,在通過由抗蝕劑構成的掩模層r覆蓋了受光元件形成區域pd的狀態下進行各向異性蝕刻,并在柵電極6的側面形成側壁11(圖2的(c))。這時,在mos晶體管形成區域tr的ldd區域9表面,被去除至熱氧化膜7,但是受光元件形成區域pd被掩模層r覆蓋,所以殘留有絕緣膜10,由此,蝕刻損傷難以進入到與硅襯底1的表面直接接觸的熱氧化膜7。
然后,如圖2的(d)所示,對mos晶體管形成區域tr進行p型雜質的離子注入,形成源漏區域12。而且,進行例如950℃、1秒這樣的高溫短時間的活化退火,使得不損害受光元件形成區域pd的淺結。
圖5示出如上述那樣形成的受光元件形成區域pd的硼的濃度分布。如上所述,受光元件形成區域pd上的熱氧化膜7的厚度是10nm,離子注入條件是bf2、10kev、5.0×1013cm-2。
如圖5所示,硅最表面的硼濃度為2×1019cm-3,硼濃度成為1017cm-3以下時的、距硅表面的深度是55nm,實現了以高感光度檢測紫外線所需的雜質分布。
這樣,根據本實施方式,由于雜質區域8形成用的離子注入的劑量是1013cm-2左右,所以不存在如在以往的制造方法中產生的制造上的障礙,而能夠通過與mos晶體管的制造工序匹配的制造方法,與mos晶體管一起形成具有如圖5所示的雜質分布的可靠性高的受光元件。
[第二實施方式]
圖3是按照工序順序示出本發明第二實施方式的半導體裝置的制造方法的剖視圖。圖3的(a)示出了與圖1的(d)相同的工序,由于直到該工序為止與第一實施方式相同,因此省略說明。但是,在本實施方式中,使熱氧化膜7的厚度比第一實施方式厚,為30nm。
在該狀態下,如圖3的(b)所示,在受光元件形成區域pd進行淺結形成用的離子注入。離子注入條件例如是bf2、15kev、5.3×1014cm-2。該離子注入還在mos晶體管形成區域tr同時進行而形成ldd區域9。
在圖3的(b)的工序以后經過與圖2的(b)之后相同的工序,由此能夠在同一硅表面上形成pmos晶體管和受光元件。
在使用本實施方式的方法時,受光元件形成區域pd的雜質區域8的形成、即淺結形成用的離子注入兼顧了mos晶體管的ldd區域9形成用的離子注入,所以與第一實施方式相比能夠削減工序數量。
圖6示出本實施方式中的受光元件形成區域pd的硼的濃度分布。如上所述,受光元件形成區域pd上的熱氧化膜7的厚度是30nm、離子注入條件是bf2、15kev、5.0×1014cm-2。
如圖6所示,硅最表面的硼濃度為2×1019cm-3,硼濃度成為1017cm-3以下時的、硅表面的深度是65nm,實現了以高感光度檢測紫外線所需的雜質分布。
根據圖5和圖6可知,在穿過氧化膜進行離子注入的情況下,如果將氧化膜厚從10nm變為30nm,則為了使硅最表面的硼濃度成為1019cm-3以上,需要將注入劑量增大一個數量級。此外,在增厚氧化膜時,還需要提高注入能量,難以控制性良好地形成淺結。因此,氧化膜的厚度優選為30nm以下。
[第三實施方式]
圖4是按照工序順序示出本發明第三實施方式的半導體裝置的制造方法的剖視圖。圖4的(a)示出了與圖2的(a)相同的工序,由于直到該工序為止與第一實施方式相同,因此省略說明。
接著,如圖4的(b)所示,堆疊側壁形成用的絕緣膜10a和10b。這里,絕緣膜10a是厚度為20nm的氮化硅膜,絕緣膜10b是厚度為280nm的二氧化硅膜。此外,受光元件形成區域表面上的熱氧化膜7的厚度是30nm以下。
接著,如圖4的(c)所示,使用各向異性蝕刻而在柵電極6的側面上形成由絕緣膜(二氧化硅膜)10b構成的側壁11b。這時,通過使用氧化膜的蝕刻速率較快而氮化膜的蝕刻速率較慢的蝕刻條件,絕緣膜(氮化硅膜)10a作為蝕刻阻擋層而殘留。由此,能夠減輕對與受光元件形成區域pd的硅表面直接接觸的熱氧化膜7的蝕刻損傷。在形成側壁11b后進行離子注入從而形成源漏區域12(圖4的(d))。
如上所述,能夠在同一硅襯底上一起形成mos晶體管和受光元件。
使用本實施方式的方法,在形成側壁11b時,無需通過抗蝕劑覆蓋受光元件形成區域pd上的絕緣膜,所以能夠削減工序數量。另外,雖然在本實施方式中,使用了氮化膜10a和氧化膜10b的層疊構造,但在氮化膜存在于硅表面附近時,作為電荷阱發揮作用,有時對受光元件特性和mos晶體管特性產生影響。在這樣的情況下,還能夠形成為如氧化膜/氮化膜/氧化膜的三層以上的構造。
此外,通過對存在于受光元件形成區域pd上的氮化膜和氧化膜的層疊構造分別最優地設計膜厚,能夠對特定的光的波長區域選擇性地提高透射率,因此能夠制作在特定的波長區域中具有高感光度的受光元件。
以上,對本發明的實施方式進行了說明,但本發明并不受上述實施方式限定,當然能夠在不脫離本發明的宗旨的范圍內進行各種變更。
例如,在上述各實施方式中,示出了在n阱區域上制作pmos晶體管和最表面為p型的受光元件的例子,但是當然也能夠在p阱區域上制作nmos晶體管和最表面為n型的受光元件。在該情況下,在用于形成淺的pn結的離子注入中使用砷、磷、銻等離子種類。
此外,在上述各實施方式中,離子注入的離子種類使用了bf2,但也可以在離子注入中使用硼單體或包含硼的簇離子等。