光掩模布圖以及形成精細圖案的方法與流程

示例實施方式涉及光掩模布圖(photomasklayout)、形成精細圖案(finepattern)的方法和/或制造半導體器件的方法。更具體地，示例實施方式涉及用于形成精細孔的光掩模布圖、使用該光掩模布圖形成精細圖案的方法和/或使用該光掩模布圖制造半導體器件的方法。

背景技術：

光刻工藝可以用于限定諸如布線、插塞和/或接觸的元件，用于實現半導體器件的電路等。在光刻工藝中，可以制造其中電路圖案被預先地設計的光掩模布圖。光致抗蝕劑膜可以使用該光掩模布圖而圖案化以形成光致抗蝕劑圖案。導電層可以使用該光致抗蝕劑圖案作為蝕刻掩模來圖案化以形成電路圖案。

隨著半導體器件變得高度地集成，目標圖案的臨界尺寸會減小。因此，會需要改善的曝光設備或精細蝕刻工藝諸如雙圖案化工藝。雙圖案化工藝指的是通過提供犧牲結構、在犧牲結構的側壁上形成間隔物以及去除間隔物之間的犧牲結構來限定圖案的圖案化。

技術實現要素：

一些示例實施方式提供能夠形成具有更高的分辨率的圖案的光掩模布圖。

一些示例實施方式提供形成具有更高的分辨率和更高的可靠性的精細圖案的方法。

一些示例實施方式提供制造具有更高的分辨率和更高的可靠性的半導體器件的方法。

根據示例實施方式，一種形成精細圖案的方法包括：在目標層上形成多個第一犧牲圖案，該目標層在基板上；在該多個第一犧牲圖案的各自的側壁上形成第一間隔物；去除該多個第一犧牲圖案；形成多個第二犧牲圖案，第二犧牲圖案與第一間隔物交叉，每個第二犧牲圖案包括線部分(lineportion)和突出部部分(tabportion)，突出部部分具有比線部分寬的寬度；在該多個第二犧牲圖案的各自的側壁上形成第二間隔物；去除該多個第二犧牲圖案；以及通過孔區域蝕刻目標層以暴露基板，該孔區域由第一間隔物和第二間隔物限定。

根據示例實施方式，一種形成精細圖案的方法包括：在基板上形成目標層，基板具有單元區和虛設區；通過第一雙圖案化工藝在目標層上形成第一間隔物，第一間隔物在第一方向上延伸；通過第二雙圖案化工藝形成在第二方向上延伸的第二間隔物，第一方向關于第二方向傾斜，第二間隔物與第一間隔物交叉，并且第二間隔物之間的間隙在虛設區中在垂直于第二方向的第三方向上交替地增大和減小；以及通過由第一間隔物和第二間隔物限定的空間來蝕刻目標層以形成接觸孔。

根據示例實施方式，一種形成精細圖案的方法包括：在基板上形成隔離層以限定有源圖案；在有源圖案和隔離層上形成柵結構；在有源圖案上形成源/漏區，源/漏區鄰近柵結構；在有源圖案和隔離層上形成絕緣夾層以覆蓋柵結構和源/漏區；在絕緣夾層上形成多個第一犧牲圖案；在該多個第一犧牲圖案的側壁上形成第一間隔物；去除該多個第一犧牲圖案；形成多個第二犧牲圖案，第二犧牲圖案與第一間隔物交叉，每個第二犧牲圖案包括線部分和突出部部分，突出部部分具有比線部分寬的寬度；在該多個第二犧牲圖案的側壁上形成第二間隔物；去除該多個第二犧牲圖案；以及通過孔區域部分地去除絕緣夾層以形成暴露源/漏區的接觸孔，該孔區域由第一間隔物和第二間隔物限定。

根據示例實施方式，一種光掩模布圖包括：在第一方向上延伸的多個第一圖案區域；以及與第一圖案區域交叉的多個第二圖案區域，第二圖案區域在第二方向上延伸，第一方向關于第二方向傾斜，每個第二圖案區域包括線區域以及與線區域的一端連接的突出部區域，并且突出部區域具有比線區域大的寬度。

根據示例實施方式，一種形成精細圖案的方法包括：在基板上形成目標層，基板具有單元區和虛設區；通過第一雙圖案化工藝在目標層上形成第一間隔物，第一間隔物在第一方向上延伸；通過第二雙圖案化工藝形成在第二方向上延伸的第二間隔物，第一方向關于第二方向傾斜，第二間隔物與第一間隔物交叉，并且第二間隔物之間的間隙在虛設區中在垂直于第二方向的第三方向上交替地增大和減小；以及通過由第一間隔物和第二間隔物限定的空間蝕刻目標層以形成接觸孔。

附圖說明

從以下結合附圖的詳細描述，示例實施方式將被更清楚地理解。圖1至圖37描繪了如這里描述的非限制的示例實施方式。

圖1a和圖1b是示出根據一些示例實施方式的光掩模布圖的俯視圖；

圖2至圖21是示出根據示例實施方式的形成精細圖案的方法的俯視圖和剖視圖；

圖22至圖24是示出根據示例實施方式的形成精細圖案的方法的俯視圖；

圖25和圖26是示出根據一些比較示例的形成精細圖案的方法的俯視圖；以及

圖27至圖37是示出根據示例實施方式的制造半導體器件的方法的俯視圖和剖視圖。

具體實施方式

在下文，將參照附圖詳細說明一些示例實施方式。

圖1a和圖1b是示出根據一些示例實施方式的光掩模布圖的俯視圖。

在圖1a和圖1b中，第一方向和第二方向可以定義基本上彼此垂直的兩個方向。第三方向可以定義相對于第一方向或第二方向的傾斜方向。

參照圖1a，光掩模布圖可以包括空白區域100、第一圖案區域110和第二圖案區域120。

空白區域100可以對應于可對其進行曝光工藝的層、掩模層或犧牲層。

第一圖案區域110可以在傾斜方向上延伸。例如，第一圖案區域110可以在第三方向上延伸。多個第一圖案區域110可以布置在基本上垂直于第三方向的方向上。

第一空間115可以限定在第一圖案區域110之間。因此，第一空間115可以在第三方向上延伸。在一些示例實施方式中，每個第一空間115可以在基本上垂直于第三方向的所述方向上具有一寬度。

在一些示例實施方式中，第一圖案區域110可以對應于用于第一雙圖案化工藝的第一雙圖案化技術(dpt)圖案。

第二圖案區域120可以在筆直的方向上延伸。例如，第二圖案區域120可以在第二方向上延伸。第二圖案區域120可以位于第一圖案區域110之上。第二圖案區域120可以與第一圖案區域110交叉。此外，多個第二圖案區域120可以布置在第一方向上。

第二空間130可以限定在第二圖案區域120之間。因此，第二空間130可以在第二方向上延伸。在一些示例實施方式中，每個第二空間130可以在第一方向上具有一寬度。

在一些示例實施方式中，第二圖案區域120可以包括線區域123和突出部區域125。突出部區域125可以連接到線區域123的一端。突出部區域125可以在第一方向上具有比線區域123在第一方向上的寬度大的寬度。

相鄰的突出部區域125之間的第二空間130可以具有比相鄰的線區域123之間的第二空間130的寬度小的寬度。因此，空白區域100的通過相鄰的突出部區域125的部分暴露的區域可以小于空白區域100的通過相鄰的線區域123的部分暴露的區域。

在一些示例實施方式中，在圖1a中，突出部區域125可以連接到線區域123的一端。在一些示例實施方式中，兩個突出部區域125可以分別連接到線區域123的兩端。

參照圖1b，第二圖案區域120之間的間隙可以彼此不同。例如，中央的第二圖案區域和邊緣的第二圖案區域之間的間隙可以比中央的第二圖案區域之間的間隙寬。例如，第二圖案區域120可以包括單元圖案區域120a(例如中央的第二圖案區域)和虛設圖案區域120b(例如邊緣的第二圖案區域)。

單元圖案區域120a可以布置在與半導體器件的單元區或單元塊對應的區域中。虛設圖案區域120b可以布置在單元區或單元塊的邊界區域或外圍區域中。兩個虛設圖案區域120b可以分別布置在單元圖案區域120a的兩側。

在一些示例實施方式中，單元圖案區域120a和虛設圖案區域120b之間的第二空間130b可以具有比單元圖案區域120a之間的第二空間130a的寬度大的寬度。

如參照圖1a敘述的，單元圖案區域120a和虛設圖案區域120b可以在第二方向上延伸。單元圖案區域120a和虛設圖案區域120b的每個可以包括線區域123和突出部區域125。

圖2至圖21是示出根據示例實施方式的形成精細圖案的方法的俯視圖和剖視圖。圖2、圖4、圖6、圖8、圖10、圖12和圖14-18是示出形成精細圖案的方法的俯視圖。圖3是沿圖2中的線iii-iii’截取的剖視圖。圖5是沿圖4中的線v-v’截取的剖視圖。圖7是沿圖8中的線vii-vii’截取的剖視圖。圖9是沿圖8中的線ix-ix’截取的剖視圖。圖11是沿圖10中的線xi-xi’截取的剖視圖。圖13是沿圖12中的線xiii-xiii’截取的剖視圖。圖19至圖21是沿圖18中的線xix-xix’截取的剖視圖。

在圖2至圖21中，第一方向和第二方向可以定義基本上彼此垂直的兩個方向。第三方向可以定義相對于第一方向或第二方向的傾斜方向。

參照圖2和圖3，目標層210、掩模層220、緩沖層230和第一犧牲層240可以順序地形成在基板200的上表面上。

在一些示例實施方式中，基板200可以包括半導體基板諸如硅基板、鍺基板、硅鍺基板、絕緣體上硅(soi)基板、絕緣體上鍺(goi)基板等。基板200可以包括iii-v族化合物諸如inp、gap、gaas、gasb等。盡管沒有在附圖中繪出，但是電路結構諸如柵結構、雜質區、布線、插塞等可以形成在基板200上。

目標層210可以通過雙圖案化工藝轉變為精細圖案。例如，目標層210可以通過雙圖案化工藝被部分地蝕刻以形成具有孔的精細圖案。

目標層210可以配置為至少部分地覆蓋電路結構。在一些示例實施方式中，目標層210可以包括硅氧化物(例如等離子體增強氧化物(peox)、正硅酸乙酯(teos)或硅酸鹽玻璃)。目標層210可以是具有低介電常數的有機氧化物，例如聚硅氧烷或硅倍半氧烷。

目標層210可以通過例如化學氣相沉積(cvd)工藝、物理氣相沉積(pvd)工藝、原子層沉積(ald)工藝或旋涂工藝形成。

掩模層220可以形成在目標層210的上表面上。掩模層220可以通過雙圖案化工藝轉變為掩模圖案。掩模圖案可以用于蝕刻目標層210。

在一些示例實施方式中，掩模層220可以通過例如使用硅基或碳基旋涂硬掩模材料(soh)的旋涂工藝形成。

緩沖層230可以形成在掩模層220的上表面上。緩沖層230可以用作蝕刻停止層。例如，緩沖層230可以是由濺射工藝或ald工藝形成的硅氮氧化物或硅氮化物。

第一犧牲層240可以形成在緩沖層230的上表面上。第一犧牲層240可以對應于第一雙圖案化工藝的目標層。第一犧牲層240可以通過例如使用soh的旋涂工藝形成。

參照圖4和圖5，第一犧牲層240可以被圖案化以形成第一犧牲圖案245。

在一些示例實施方式中，第一犧牲圖案245可以通過將圖1a或圖1b中的光掩模布圖的第一圖案區域110轉錄到第一犧牲層240中而形成。

例如，第一光致抗蝕劑膜(未示出)可以形成在第一犧牲層240的上表面上。可以對第一光致抗蝕劑膜執行使用光掩模布圖的第一圖案區域110的第一曝光工藝以形成第一光致抗蝕劑圖案。第一犧牲層240可以使用第一光致抗蝕劑圖案作為蝕刻掩模來圖案化以形成第一犧牲圖案245。在形成第一犧牲圖案245之后，第一光致抗蝕劑圖案可以然后通過剝離工藝去除。

在一些示例實施方式中，第一犧牲圖案245可以在傾斜方向(例如第三方向)上延伸。多個第一犧牲圖案245可以布置在基本上垂直于第三方向的方向上。緩沖層230的上表面可以通過第一犧牲圖案245之間的間隙被部分地暴露。第一犧牲圖案245可以平行于目標層210的上表面。

參照圖6和圖7，第一間隔物層250可以形成在第一犧牲圖案245的上表面和緩沖層230的暴露的上表面上。

第一間隔物層250可以包括具有優良的臺階覆蓋或共形特性的材料。第一間隔物層250可以包括ald氧化物。

參照圖8和圖9，第一間隔物層250可以被部分地去除以在第一犧牲圖案245的側壁上形成第一間隔物255。

在一些示例實施方式中，第一間隔物層250的在第一犧牲圖案245的上表面和緩沖層230的上表面上的部分可以通過回蝕刻工藝去除以在第一犧牲圖案245的側壁上形成第一間隔物255。

參照圖10和圖11，第一犧牲圖案245可以通過灰化工藝或剝離工藝去除。

通過去除第一犧牲圖案245，在第三方向上延伸的第一間隔物255可以保留在緩沖層230的上表面上。第一開口260可以通過第一雙圖案化工藝形成在第一間隔物255之間。

第一開口260可以在傾斜方向(例如第三方向)上延伸。第一開口260可以布置在基本上垂直于第三方向的所述方向上。

參照圖12和圖13，第二犧牲層270可以形成在緩沖層230上以覆蓋第一間隔物255。

第二犧牲層270可以包括與第一犧牲層240的材料基本上相同或類似的材料。例如，第二犧牲層270可以通過使用soh的旋涂工藝形成。在一些示例實施方式中，第二犧牲層270可以具有用于填滿第一開口260并覆蓋第一間隔物255的厚度。在一些示例實施方式中，第二犧牲層270可以對應于第二雙圖案化工藝的目標層。

參照圖14，第二犧牲層270可以被圖案化以形成第二犧牲圖案275。

在一些示例實施方式中，第二犧牲圖案275可以通過將圖1a或圖1b中的光掩模布圖的第二圖案區域120轉錄到第二犧牲層270中而形成。

例如，第二光致抗蝕劑膜(未示出)可以形成在第二犧牲層270的上表面上。可以對第二光致抗蝕劑膜執行使用光掩模布圖的第二圖案區域120的第二曝光工藝以形成第二光致抗蝕劑圖案。第二犧牲層270可以使用第二光致抗蝕劑圖案作為蝕刻掩模來圖案化以形成第二犧牲圖案275。在形成第二犧牲圖案275之后，第二光致抗蝕劑圖案可以然后通過剝離工藝去除。

在一些示例實施方式中，第二犧牲圖案275可以與第一間隔物255交叉。第二犧牲圖案275可以在第二方向上延伸。多個第二犧牲圖案275可以布置在第一方向上。

第二犧牲圖案275可以包括線部分276和突出部部分277。線部分276可以通過將光掩模布圖的線區域123轉錄到第二犧牲層270中而形成。突出部部分277可以通過將光掩模布圖的突出部區域125轉錄到第二犧牲層270中而形成。

突出部部分277可以連接到線部分276的一端。突出部部分277可以在第一方向上具有比線部分276的寬度大的寬度。可選地，兩個突出部部分277可以分別連接到線部分276的兩端。

在一些示例實施方式中，當可以使用圖1b中的光掩模布圖時，邊緣的第二犧牲圖案275和中央的第二犧牲圖案275之間的間隙可以比中央的第二犧牲圖案275之間的間隙寬。

在這種情形下，第二犧牲圖案275可以包括單元犧牲圖案275a和虛設犧牲圖案275b。單元犧牲圖案275a可以通過將光掩模布圖的單元圖案區域120a轉錄到第二犧牲層270中而形成。虛設犧牲圖案275b可以通過將光掩模布圖的虛設圖案區域120b轉錄到第二犧牲層270中而形成。

在一些示例實施方式中，單元犧牲圖案275a的線部分可以布置在半導體器件的單元區或單元塊中。單元犧牲圖案275a和虛設犧牲圖案275b的突出部部分277可以布置在單元區或單元塊的邊界區域或外圍區域中。

在第一方向上，虛設犧牲圖案275b和單元犧牲圖案275a之間的間隙可以比單元犧牲圖案275a之間的間隙寬。第一間隔物255和緩沖層230可以通過第二犧牲圖案275之間的空間被部分地暴露。

參照圖15，第二間隔物280可以形成在第二犧牲圖案275的側壁上。

第二間隔物280可以通過與參照圖6至圖9的用于形成第一間隔物255的工藝基本上相同或類似的工藝形成。例如，第二間隔物層可以共形地形成在第二犧牲圖案275、緩沖層230和第一間隔物255上。第二間隔物層可以通過回蝕刻工藝被部分地去除以在第二犧牲圖案275的側壁上形成第二間隔物280。

在一些示例實施方式中，第二間隔物層可以包括與第一間隔物255的材料不同的材料從而保證蝕刻選擇性。第二間隔物層可以通過使用硅氮化物的ald工藝形成。

參照圖16，第二犧牲圖案275可以通過灰化工藝和/或剝離工藝去除。

通過去除第二犧牲圖案275，第二間隔物280可以保留。此外，第二開口285可以通過第二間隔物280之間在第一方向上的空間來限定。第二開口285可以在第二方向上延伸。第二開口285可以布置在第一方向上。

在其中布置和/或去除突出部部分277的區域中，第二開口285的寬度可以在第一方向上交替地增大和減小。也就是，在其中布置和/或去除突出部部分277的區域中，第二間隔物280之間的間隙可以在第一方向上交替地增大和減小。

在第三方向上延伸的第一間隔物255和在第二方向上延伸的第二間隔物280可以通過第一雙圖案化工藝和第二雙圖案化工藝而在緩沖層230上彼此交叉。第一間隔物255和第二間隔物280可以形成平行四邊形形狀的空間(room)。平行四邊形形狀的空間可以限定由圖16中的虛線表示的孔區域。

孔區域可以包括第一孔區域290、第二孔區域292、第三孔區域294和第四孔區域296。

在一些示例實施方式中，第一孔區域290可以形成在單元區或單元塊中。第二孔區域292和第三孔區域294可以形成在單元區或單元塊的邊界區域或外圍區域中。第四孔區域296可以形成在單元區或單元塊外面。

第二孔區域292可以由通過去除第二犧牲圖案275的突出部部分277(見圖14和圖15)而形成的空間來限定。由于突出部部分277的寬度可以比線部分276的寬度寬，所以第二孔區域292可以具有比第一孔區域290的尺寸大的尺寸。

第三孔區域294可以由圖14中的單元犧牲圖案275a和虛設犧牲圖案275b之間的空間(例如對應于第二空間130b的空間)限定。由于單元犧牲圖案275a和虛設犧牲圖案275b之間的間隙比單元犧牲圖案275a之間的間隙寬，所以第三孔區域294可以具有比第一孔區域290的尺寸大的尺寸。

在一些示例實施方式中，第二孔區域292和第三孔區域294可以用作虛設孔區域。

第四孔區域296可以形成在第二開口285之間，第二開口285可以位于相鄰的突出部部分277之間。由于突出部部分277的寬度可以比線部分276的寬度寬，所以突出部部分277之間的第二開口285可以具有比線部分276之間的第二開口285的寬度小的寬度。此外，在突出部部分277的側壁上的第二間隔物280可以進一步減小第二開口285的寬度。

因此，與單元區或單元塊外面的寄生孔區域對應的第四孔區域296的尺寸可以減小。

參照圖17，修整圖案(trimpattern)可以形成在緩沖層230、第一間隔物255和第二間隔物280上。修整圖案可以包括覆蓋或遮擋第四孔區域296的第一修整圖案部分300。

第一修整圖案部分300可以通過使用光致抗蝕劑材料的曝光工藝和顯影工藝形成。

在一些示例實施方式中，第一修整圖案部分300可以在第一方向上延伸以完全覆蓋第四孔區域296。第一修整圖案部分300可以不覆蓋第二孔區域292。如上所述，由于作為寄生孔區域的第四孔區域296可以通過突出部部分277而具有小的尺寸，所以第一修整圖案部分300可以僅覆蓋第四孔區域296，而不覆蓋第二孔區域292。

在一些示例實施方式中，修整圖案可以包括在第二方向上延伸的第二修整圖案部分310。第二修整圖案部分310可以覆蓋第三孔區域294外面的區域。

參照圖18和圖19，緩沖層230和掩模層220可以使用第一間隔物255和第二間隔物280作為蝕刻掩模被部分地蝕刻以形成緩沖圖案235和掩模層圖案225。

因此，第一孔區域290、第二孔區域292和第三孔區域294可以擴展到掩模層220中以形成掩模圖案225。由于第一修整圖案部分300覆蓋第四孔區域296，所以第四孔區域296可以不被轉錄到掩模層200中。

參照圖20，第一修整圖案部分300和第二修整圖案部分310、第一間隔物255和第二間隔物280以及緩沖層230可以通過化學機械拋光(cmp)工藝去除。因此，掩模圖案225可以保留在目標層210上。

參照圖21，目標層210可以使用掩模圖案225作為蝕刻掩模來蝕刻。

第一至第三孔區域290、292和294可以通過蝕刻工藝被轉錄到目標層210中以形成接觸孔。

接觸孔可以包括第一接觸孔320、第二接觸孔和第三接觸孔330。第一接觸孔320可以通過將第一孔區域290轉錄到目標層210中而形成。第二接觸孔可以通過將第二孔區域292轉錄到目標層210中而形成。第三接觸孔330可以通過將第三孔區域294轉錄到目標層210中而形成。

在一些示例實施方式中，導電材料諸如金屬、金屬氮化物、金屬硅化物和/或摻雜的多晶硅可以形成在接觸孔中以形成接觸。例如，半導體器件的單元區或單元塊中的單元接觸可以形成在第一接觸孔320中。

單元區或單元塊的邊界區域或外圍區域中的虛設接觸可以形成在第二接觸孔和/或第三接觸孔330中。在一些示例實施方式中，第二接觸孔和第三接觸孔330可以具有比第一接觸孔320的面積或體積大的面積或體積。因此，虛設接觸可以具有比單元接觸的面積或體積大的面積或體積。

在形成接觸之后，可以對單元區或單元塊執行用于制造半導體器件的后續工藝(包括例如沉積工藝和/或蝕刻工藝)。虛設接觸可以用作緩沖物以吸收由所述工藝引起的負載或應力。

在形成接觸孔或接觸之后，掩模圖案225可以通過灰化工藝和/或剝離工藝去除。

圖22至圖24是示出根據示例實施方式的形成精細圖案的方法的俯視圖。

為了簡潔起見，這里可以省略關于與參照圖2至圖21說明的那些工藝基本上相同的工藝的任何進一步說明。

參照圖21，可以執行與參照圖2至圖14說明的那些工藝基本上相同的工藝。

在一些示例實施方式中，第一間隔物255可以形成在緩沖層230上。第一間隔物255可以在第三方向上延伸。第二犧牲圖案275可以形成在第一間隔物255和緩沖層230上。第二犧牲圖案275可以在第二方向上延伸。

第二犧牲圖案275可以包括線部分276和突出部部分278。突出部部分278可以在第一方向上具有比線部分276在第一方向上的寬度大的寬度。

由于突出部部分278的寬度大于線部分276的寬度，所以與圖14中的突出部部分277之間的空間相比，突出部部分278之間的空間可以減小。

在一些示例實施方式中，第二犧牲圖案275可以包括單元犧牲圖案275a和虛設犧牲圖案275b。虛設犧牲圖案275b和單元犧牲圖案275a之間的間隙可以比單元犧牲圖案275a之間的間隙寬。

參照圖23，第二間隔物282可以通過與參照圖15說明的那些工藝基本上類似的工藝形成在第二犧牲圖案275的側壁上。

在一些示例實施方式中，第二間隔物282可以完全地填充突出部部分278之間的空間。

參照圖24，如參照圖16敘述的，第二犧牲圖案275可以被去除以形成由彼此交叉的第一間隔物255和第二間隔物282限定的孔區域。

例如，第一孔區域290可以形成在半導體器件的單元區或單元塊中。被提供作為虛設孔區域的第二孔區域292a和第三孔區域294可以形成在單元區或單元塊的邊界區域或外圍區域中。

由于突出部部分278之間的空間用第二間隔物282完全地填充，所以可以不形成圖16中的第四孔區域296。因此，這里可以省略如圖17所示的用于形成第一修整圖案部分300(其可以遮擋寄生孔區域)的工藝。

可以執行與參照圖18至圖21說明的那些工藝基本上相同或類似的工藝以將孔區域轉錄到目標層中，從而形成接觸孔。

圖25和圖26是示出根據一些比較示例的形成精細圖案的方法的俯視圖。

為了簡潔起見，這里可以省略關于與參照圖2至圖21或圖22至圖24說明的那些工藝基本上相同的工藝的任何進一步說明。

參照圖25，在第二方向上延伸的第二犧牲圖案可以僅包括具有均一寬度的線部分。第二犧牲圖案可以不包括突出部部分。多個第二犧牲圖案可以以均一的間距彼此間隔開地布置。

孔區域可以形成在第一間隔物340和第二間隔物350之間的交叉區域處。孔區域可以具有基本上相同的尺寸。例如，第一孔區域360、第二孔區域362、第三孔區域364和第四孔區域366可以具有基本上相同的尺寸。

第一修整圖案370可以遮擋作為單元區外面的寄生孔區域的第四孔區域366。根據比較示例，第一至第四孔區域360、362、364和366可以具有相同的尺寸。此外，第一至第四孔區域360、362、364和366可以布置成蜂窩形狀。因此，第一修整圖案370可以部分地遮擋第二孔區域362以及第四孔區域366。

此外，由于第二孔區域362和第三孔區域364的尺寸與第一孔區域360的尺寸基本上相同，所以形成具有足夠體積和/或面積的虛設接觸會是有挑戰性的。

參照圖26，為了僅遮擋第四孔區域366，第一修整圖案375可以具有波狀形狀。然而，為了形成第一修整圖案375，會需要具有高分辨率的曝光裝置或光源。此外，修整工藝的成本會相當大地增加。

相反，根據一些示例實施方式，如圖14所示，第二犧牲圖案275可以包括突出部部分277以減小不期望的寄生孔區域的尺寸或去除不期望的寄生孔區域。因此，用于遮擋寄生孔區域的修整工藝可以容易地執行。在一些示例實施方式中，修整工藝可以被省略。

此外，虛設犧牲圖案275b和單元犧牲圖案275a之間的間隙可以增大使得虛設孔區域的尺寸也可以增大。因此，用于減小負載或應力的虛設接觸可以具有增大的體積。

圖27至圖37是示出根據示例實施方式的制造半導體器件的方法的俯視圖和剖視圖。

圖27、圖29和圖33是示出制造半導體器件的方法的俯視圖。圖28是沿圖27中的線xxviiia-xxviiia’和xxviiib-xxviiib’截取的剖視圖。圖30至圖32是沿圖29中的線xxxa-xxxa’和xxxb-xxxb’截取的剖視圖。圖34至圖37是沿圖33中的線xxxiva-xxxiva’和xxxivb-xxxivb’截取的剖視圖。

例如，圖27至圖37示出制造包括掩埋單元陣列晶體管(bcat)的dram器件的方法。為了簡潔起見，這里可以省略關于與參照圖2至圖21或圖22至圖24說明的那些工藝基本上相同的工藝的任何進一步說明。

參照圖27和圖28，隔離層402可以形成在基板400中以限定有源區405的圖案。

在一些示例實施方式中，基板400可以包括半導體基板諸如硅基板、鍺基板、硅鍺基板、絕緣體上硅(soi)基板、絕緣體上鍺(goi)基板等。基板400可以包括iii-v族化合物諸如inp、gap、gaas、gasb等。盡管沒有在附圖中繪出，但是電路結構諸如柵結構、雜質區、布線、插塞等可以形成在基板400上。

基板400或半導體器件可以包括單元區c和虛設區d。例如，存儲單元可以形成在單元區c中以限定單元塊。虛設區d可以由配置為圍繞單元區c的外圍區域限定。

隔離層402和有源圖案405可以通過淺溝槽隔離(sti)工藝形成。例如，基板400的上部可以通過各向異性蝕刻工藝去除以形成隔離溝槽。包括硅氧化物的隔離層可以形成在基板400上以填充隔離溝槽。隔離層可以通過cmp工藝平坦化直到有源圖案405的上表面可以被暴露以形成隔離層402。

通過形成隔離層402，有源圖案405可以彼此間隔開。如圖27所示，有源圖案405可以在傾斜方向(即第三方向)上延伸。有源圖案405可以布置在第一方向和第二方向上。

參照圖29和圖30，柵結構428可以形成在有源圖案405的上部和隔離層402的上部中。

在一些示例實施方式中，有源圖案405的上部和隔離層402的上部可以被蝕刻以形成柵溝槽409。柵溝槽409可以在第二方向上延伸。柵溝槽409可以布置在第一方向上。例如，兩個柵溝槽409可以形成在一個有源圖案405中。

柵絕緣層可以形成在有源圖案405的通過柵溝槽409暴露的表面上。柵絕緣層可以是通過使用例如熱氧化工藝或cvd工藝形成的硅氧化物或金屬氧化物。

柵導電層可以形成在柵絕緣層上以填充柵溝槽。柵導電層可以通過cmp工藝平坦化直到有源圖案405的上表面可以被暴露。柵溝槽409中的柵絕緣層和柵導電層可以通過回蝕刻工藝被部分地去除以在柵溝槽409中形成柵絕緣圖案422和柵電極424。

柵導電層可以使用金屬或金屬氮化物通過ald工藝、濺射工藝等形成。

掩模層可以形成在柵絕緣圖案422和柵電極424上以填充柵溝槽409。掩模層可以被平坦化直到有源圖案405的上表面可以被暴露以形成柵掩模426。掩模層可以使用硅氮化物通過cvd工藝形成。

結果，柵結構428可以形成在柵溝槽409中。柵結構428可以包括順序地堆疊的柵絕緣圖案422，柵電極424和柵掩模426。

根據柵溝槽409的布置，柵結構428可以在第二方向上延伸。柵結構428可以布置在第一方向上。柵結構428可以被掩埋在有源圖案405中。有源區405的上部區域可以通過柵結構428劃分成在兩個相鄰的柵結構428之間的中央部分以及布置在所述兩個相鄰的柵結構428外面的邊緣部分。

可以對有源圖案405的與柵結構428相鄰的上部執行離子注入工藝以形成第一雜質區401和第二雜質區403。第一雜質區401可以形成在有源圖案405的中央部分中。第二雜質區403可以形成在有源圖案405的邊緣部分中。第一雜質區401和第二雜質區403可以被提供作為半導體器件的源/漏區。

在一些示例實施方式中，如圖30所示，隔離層402的上部可以通過回蝕刻工藝被部分地去除以暴露有源圖案405的上部。可以對有源圖案405的暴露的上部執行離子注入工藝以形成第一雜質區401和第二雜質區403。

bcat結構可以由第一雜質區401和第二雜質區403以及柵結構428限定。第一絕緣夾層430可以形成在有源圖案405和隔離層402上以覆蓋bcat結構。第一絕緣夾層430可以使用硅氧化物(例如teos)通過cvd工藝形成。

參照圖31，第一絕緣夾層430可以被部分地蝕刻以形成配置為暴露第一雜質區401的凹槽437。凹槽437可以在圖27或圖29中的第一方向上延伸。多個凹槽437可以布置在第二方向上。

參照圖32，第一導電層440可以形成在第一絕緣夾層430上以填充凹槽437。導電的阻擋層445和第二導電層447可以順序地形成在第一導電層440上。掩模圖案450可以形成在第二導電層447上。

例如，第一導電層440可以包括摻雜的多晶硅。導電的阻擋層445可以包括例如金屬氮化物或金屬硅氮化物。第二導電層447可以包括例如金屬。第一導電層440、導電的阻擋層445和第二導電層447可以通過例如濺射工藝、pvd工藝或ald工藝形成。

掩模圖案450可以包括硅氮化物。掩模圖案450可以具有在第一方向上延伸的線形形狀。掩模圖案450可以在第二方向上具有比凹槽437的寬度小的寬度。

參照圖33和圖34，第二導電層447、導電的阻擋層445和第一導電層440可以使用掩模圖案450作為蝕刻掩模來蝕刻以形成順序地堆疊在第一雜質區401上的第一導電圖案442、導電的阻擋圖案446和第二導電圖案448。在圖33中，為了圖示的方便，省略第一絕緣夾層430。

結果，導電線結構455可以形成在第一雜質區401上。導電線結構455可以在第一方向上延伸。導電線結構455可以包括第一導電圖案442、導電的阻擋圖案446、第二導電圖案448和掩模圖案450。導電線結構455可以被提供作為位線。

在一些示例實施方式中，導電線結構455可以具有比凹槽437的寬度小的寬度。因此，導電線結構455的側壁可以與凹槽437的側壁間隔開。

如圖33所示，當在俯視圖中看時，第一孔區域458a可以通過由彼此交叉的導電線結構455和柵結構428限定的空間形成。第一孔區域458a可以與第二雜質區403至少部分地交疊。第一孔區域458a可以被限定在單元區c中。第二孔區域458b和第三孔區域458c可以被限定在虛設區d中。在一些示例實施方式中，第二孔區域458b和第三孔區域458c可以具有比第一孔區域458a的尺寸大的尺寸。

參照圖35，間隔物457可以形成在導電線結構455的側壁上。例如，包括硅氮化物的間隔物層可以形成在第一絕緣夾層430上以覆蓋導電線結構455。間隔物層可以被各向異性地蝕刻以形成間隔物457。

第二絕緣夾層460可以形成在第一絕緣夾層430上以覆蓋導電線結構455。凹槽437可以用第二絕緣夾層460完全地填充。第二絕緣夾層460可以使用氧化物諸如硅氧化物或聚硅氧烷通過cvd工藝或旋涂工藝形成。在一些示例實施方式中，第二絕緣夾層460可以通過cmp工藝平坦化以暴露掩模圖案450的上表面。

如參照圖3敘述的，掩模層500、緩沖層510和第一犧牲層520可以順序地形成在第二絕緣夾層460和掩模圖案450上。

參照圖36，可以執行與參照圖4至圖21說明的那些工藝基本上相同或類似的工藝。

在一些示例實施方式中，可以對第一犧牲層520執行第一雙圖案化工藝以形成在緩沖層510上在第三方向上延伸的第一間隔物，如圖10和圖11所示。

第二犧牲層可以形成在緩沖層510上以覆蓋第一間隔物。可以對第二犧牲層執行第二雙圖案化工藝。如參照圖14敘述的，第二犧牲層可以被蝕刻以形成在第二方向上延伸的第二犧牲圖案。每個第二犧牲圖案可以包括線部分和突出部部分。如參照圖15和圖16敘述的，第二間隔物可以形成在第二犧牲圖案的側壁上。第二間隔物可以在第二方向上延伸。第二間隔物可以與第一間隔物交叉。第二犧牲圖案可以然后被去除。

第一間隔物和第二間隔物之間的交叉區域可以限定布置成蜂窩形狀的孔區域(見圖33)。第一孔區域458a可以被限定在單元區c中。第二孔區域458b可以通過去除突出部部分被限定在虛設區d中。第三孔區域458c可以被限定在單元區c的外圍區域處的虛設區d中。

如參照圖16和圖17敘述的，第二孔區域458b和第三孔區域458c的尺寸可以大于第一孔區域458a的尺寸。

在一些示例實施方式中，盡管寄生孔區域可以在虛設區d外面產生，但是突出部部分可以減小寄生孔區域的尺寸。如參照圖22至圖24敘述的，可以不產生寄生孔區域。

可以對第二絕緣夾層460和/或第一絕緣夾層430執行與參照圖18至圖21說明的那些工藝基本上相同或類似的工藝。

在一些示例實施方式中，緩沖層510和掩模層500可以通過第一至第三孔區域458a、458b和458c蝕刻。第二絕緣夾層460和第一絕緣夾層430可以通過掩模圖案450蝕刻以形成接觸孔470。

接觸孔470可以通過將第一孔區域458a轉錄到第二絕緣夾層460和第一絕緣夾層430中而形成。接觸孔470可以配置為部分地暴露第二雜質區403。

盡管沒有在圖36中繪出，但是虛設接觸孔可以通過轉錄第二孔區域458b和第三孔區域458c而形成。虛設接觸孔可以具有比接觸孔470的尺寸大的尺寸。

在一些示例實施方式中，可以形成修整圖案以遮擋寄生孔區域。可選地，形成修整圖案可以被省略。

參照圖37，導電接觸475可以形成在接觸孔470中。導電接觸475可以配置為與第二雜質區403電連接或接觸。電容器490可以形成在導電接觸475上。導電接觸475可以用作電容器接觸。

例如，導電層可以形成在接觸孔470中。導電層可以通過cmp工藝平坦化直到掩模圖案450的上表面可以被暴露以在接觸孔470中形成導電接觸475。導電接觸475可以配置為與第二雜質區403接觸。

虛設接觸可以與導電接觸475同時地形成在虛設接觸孔中。虛設接觸可以具有比導電接觸475的體積大的體積。虛設接觸可以用作用于減小集中在單元區c上的應力的緩沖接觸。

導電層可以是通過例如濺射工藝、pvd工藝、ald工藝或cvd工藝形成的金屬(例如銅或鎢)。在一些示例實施方式中，導電層可以通過例如鍍覆工藝或無電鍍工藝形成。在一些示例實施方式中，阻擋層諸如鈦氮化物、鈦等可以形成在接觸孔470的內表面上。

電容器490可以與導電接觸475電連接以完成具有bcat結構的dram器件。

例如，蝕刻停止層和模層可以順序地形成在掩模圖案450、第二絕緣夾層460和導電接觸475上。模層和蝕刻停止層可以被部分地去除以形成暴露導電接觸475的電容器開口。

下電極層可以形成在電容器開口的內表面和模層的上表面上。犧牲層可以形成在下電極層上。犧牲層和下電極層可以被平坦化直到可以暴露模層的上表面。犧牲層和模層可以被去除以形成下電極480。

電介質層485可以形成在蝕刻停止層和下電極480上。上電極487可以形成在電介質層485上以形成電容器490。電介質層485可以包括具有高介電常數的硅氧化物或金屬氧化物。下電極480和上電極487可以包括金屬或金屬氮化物，諸如鎢、鎢氮化物、鈦、鈦氮化物、鉭、鉭氮化物、釕、釕氮化物等。

形成精細圖案的方法可以應用于形成dram器件的具有精細臨界尺寸的電容器接觸。此外，形成精細圖案的方法可以應用于形成半導體器件(諸如邏輯器件、sram器件、快閃存儲器件、pram器件、mram器件、rram器件等)的精細結構。

以上是對一些示例實施方式的說明，而不應被解釋為對其進行限制。盡管已經描述了幾個示例實施方式，但是本領域技術人員將容易地理解，在示例實施方式中可以有許多變型，而在實質上沒有脫離本發明構思的新穎教導和優點。因此，所有這樣的變型旨在被包括在本發明構思的如權利要求書所限定的范圍內。在權利要求書中，裝置加功能條款旨在覆蓋當執行所述的功能時這里描述的結構，不僅覆蓋結構等同物而且覆蓋等同結構。因此，將理解，以上是對各種示例實施方式的說明，而不應被解釋為限于所公開的特定示例實施方式，對所公開的示例實施方式的變型以及其它示例實施方式旨在被包括在權利要求書的范圍內。

本申請要求于2016年3月3日在韓國知識產權局(kipo)提交的第10-2016-0025528號韓國專利申請的優先權，其內容通過引用整體地結合于此。