氮化鎵基反相器芯片及其形成方法與流程

本發明涉及半導體技術領域，尤其涉及一種氮化鎵基反相器芯片及其形成方法。

背景技術：

氮化鎵(GaN)作為第三代半導體材料的代表，具有禁帶寬度大、電子漂移速度大、熱傳導率高、耐高壓、耐熱分解、耐腐蝕和耐放射性輻照等特性。

由于AlGaN/GaN異質結構中AlGaN的禁帶寬度大于GaN禁帶寬度，在相交的界面處，AlGaN一側形成勢壘，在GaN一側形成準三角形勢阱，使得界面處的電子在水平方向可自由移動，而在垂直于界面方向被限制在準三角形勢阱中，稱為二維電子氣(2DEG)。

2DEG的電特性如遷移率、面密度等受勢壘AlGaN層和溝道層GaN間存在的強壓電及自發極化效應影響。同時，2DEG的導通或截止受其上的柵極電壓所控制：當柵極電壓小于最小導通電壓即閾值電壓時，由于2DEG被耗盡，導電通道截止；反之，當柵極電壓大于最小導通電壓即閾值電壓時，由于2DEG的高導電性，導電通道開啟。

反相器是一種可以將輸入信號相位反轉180度的半導體電路或芯片，多應用在模擬電路，比如說音頻放大，時鐘振蕩器等。當前的反相器多利用電路方式、硅CMOS管芯片、GaAs基HEMT芯片等結構來實現。但普遍存在電路復雜、集成度低、功率低、工作頻率低、頻帶低、傳輸性差、帶負載能力不強等缺點，需要形成性能更高的反相器。

技術實現要素：

本發明所要解決的技術問題是，提供一種氮化鎵基反相器芯片及其形成方法，提高反相器的性能。

為了解決上述問題，本發明提供了一種氮化鎵基反相器芯片，包括：襯底；位于所述襯底上的氮化鎵溝道層；位于所述氮化鎵溝道層上的勢壘層；位于部分勢壘層表面的P型III族金屬氮化物層；位于所述P型III族金屬氮化物層表面的第一電極；位于所述勢壘層表面第二電極、第三電極和第四電極。

可選的，所述襯底與氮化鎵溝道層之間還具有成核層、位于所述成核層表面的漸變層和位于所述漸變層表面的緩沖層。

可選的，所述氮化鎵溝道層與勢壘層之間還具有插入層。

可選的，所述成核層的材料為氮化鎵、氮化鋁或氮化鎵鋁；所述漸變層的材料為氮化鋁鎵；所述緩沖層的材料為氮化鎵；所述插入層的材料為氮化鋁；所述勢壘層的材料為氮化鋁鎵或氮化鋁銦；所述P型III族金屬氮化物層的材料為氮化鋁、氮化鎵或氮化鋁鎵中的一種或多種。

可選的，所述第一電極為信號輸入端、第二電極為接地端、第三電極為電源端、第四電極為信號輸出端。

可選的，所述P型III族金屬氮化物層的厚度為1nm～500nm。

為解決上述問題，本發明還提供一種氮化鎵基反相器芯片的形成方法，包括：提供襯底；在所述襯底上形成氮化鎵溝道層、位于所述氮化鎵溝道層上的勢壘層；在所述勢壘層表面形成P型III族金屬氮化物材料層；刻蝕所述P型III族金屬氮化物材料層，形成P型III族金屬氮化物層，所述P型III族金屬氮化物層覆蓋部分勢壘層表面；在所述P型III族金屬氮化物層表面形成第一電極，同時在所述勢壘層表面形成第二電極、第三電極和第四電極。

可選的，采用低損傷的反應離子刻蝕或感應耦合等離子工藝。

可選的，還包括：在所述襯底與氮化鎵溝道層之間形成成核層、位于所述成核層表面的漸變層和位于所述漸變層表面的緩沖層；在所述氮化鎵溝道層與勢壘層之間形成插入層。

可選的，所述成核層的材料為氮化鎵、氮化鋁或氮化鎵鋁；所述漸變層的材料為氮化鋁鎵；所述緩沖層的材料為氮化鎵；所述插入層的材料為氮化鋁；所述勢壘層的材料為氮化鋁鎵或氮化鋁銦；所述P型III族金屬氮化物層的材料為氮化鋁、氮化鎵或氮化鋁鎵中的一種或多種。

本發明在勢壘層表面形成P型III族金屬氮化物層，以P型III族金屬氮化物層與勢壘層異質結形成的二維電子氣為導電通道，通過所述P型III族金屬氮化物層作為柵電極肖特基勢壘來調制二維電子氣的導通和截止，實現反相器功能。由于氮化鎵基異質結產生的二維電子氣具有低導通電阻、高功率、寬的工作頻率和高的開關速率等優良特性，使得所述氮化鎵基反相器芯片具有良好的傳輸性和強的帶負載能力，可以用于優質的音響、音頻等模擬電路領域。

附圖說明

圖1為本發明一具體實施方式的氮化鎵基反相器芯片的形成方法的流程示意圖；

圖2至圖6為本發明一具體實施方式的氮化鎵基反相器芯片的形成過程的剖面結構示意圖。

具體實施方式

下面結合附圖對本發明提供的氮化鎵基反相器芯片及其形成方法的具體實施方式做詳細說明。

請參考圖1，為本發明一具體實施方式的氮化鎵基反相器芯片的形成方法的流程示意圖。

所述氮化鎵基反相器芯片的形成方法包括：步驟S101：提供襯底；步驟S102：在所述襯底上形成氮化鎵溝道層、位于所述氮化鎵溝道層上的勢壘層；步驟S103：在所述勢壘層表面形成P型III族金屬氮化物材料層；步驟S104：刻蝕所述P型III族金屬氮化物材料層，形成P型III族金屬氮化物層，所述P型III族金屬氮化物層覆蓋部分勢壘層表面；步驟S105：在所述P型III族金屬氮化物層表面形成第一電極，同時在所述勢壘層表面形成第二電極、第三電極和第四電極。

請參考圖2至圖6，本發明一具體實施方式的氮化鎵基反相器芯片的形成過程的剖面結構示意圖。

請參考圖2，提供襯底200。

所述襯底200的材料可以是藍寶石、碳化硅、硅、氧化鋅、鋁酸鋰、氮化鋁或氮化鎵等。

請參考圖3，在所述襯底200上依次形成溝道層304、位于所述溝道層304上的勢壘層306。

所述溝道層304作為二維電子氣的傳輸通道，需要有較高的晶體質量，以降低所述溝道內的背景濃度，從而減少散射和提高二維電子氣的遷移率。可以采用非摻雜的III族金屬氮化物作為所述溝道層304的材料，例如非摻雜的GaN層。

所述勢壘層306與所述溝道層304形成異質結，所述異質結界面上的能帶帶階不連續及壓電極化和自發極化可產生高濃度的二維電子氣。所述勢壘層306的材料包括氮化鋁鎵或氮化鋁銦，可以是單層也可以是多層結構。

在本發明的具體實施方式中，還包括：在所述襯底200與溝道層304之間形成成核層301、位于所述成核層301表面的漸變層302和位于所述漸變層302表面的緩沖層303。

所述成核層301的主要作用是為后續外延層的生長提供有效的成核中心，同時通過大量位錯和缺陷的形成，釋放成核層301和襯底200之間的失配應力，可顯著提高在所述成核層301上外延生長的III族金屬氮化物層的質量。所述成核層301的材料包括氮化鎵、氮化鋁或氮化鋁鎵。

所述漸變層302的材料為氮化鋁鎵，作為后續生長緩沖層303的晶格過渡層，以提高待形成的緩沖層303質量。在本發明的具體實施方式中，所述漸變層302內鋁的百分比可以隨所述漸變層302的厚度逐漸發生變化。

所述緩沖層303具有較高的電阻率，以阻止溝道層304內的電子向緩沖層303泄漏。通常要求所述緩沖層304的電阻率在10⁶Ω·cm以上。所述緩沖層303的材料可以為氮化鎵，可以通過離子注入在所述緩沖層303中產生深能級缺陷來形成高阻，或者引入P型雜質摻雜通過與N型背景濃度互相補償得到高阻。在本發明的其他具體方式中，也可以采用其他方式獲得高阻的緩沖層303。

在本發明的具體實施方式中，還包括：在所述溝道層304與勢壘層306之間形成插入層305。所述插入層305用于提高所述勢壘層306晶體質量，所述插入層305的材料可以為氮化鋁。

上述成核層301、漸變層302、緩沖層303、溝道層304、插入層305和勢壘層306可以采用原子層沉積工藝、金屬有機物化學氣相沉積工藝、分子束外延工藝或氫化物氣相外延工藝等沉積工藝形成。

在本發明的其他具體實施方式中，也可以僅形成所述成核層301、漸變層302、緩沖層303或插入層305中的部分結構。

請參考圖4，在所述勢壘層306表面形成P型III族金屬氮化物材料層307。

所述P型III族金屬氮化物材料層307的材料可以為氮化鋁、氮化鎵或氮化鋁鎵中的一種或多種，可以為單層或多層結構。可以采用原子層沉積工藝、金屬有機物化學氣相沉積工藝、分子束外延工藝或氫化物氣相外延工藝等沉積工藝形成所述III族金屬氮化物材料層。可以在外延形成III族金屬氮化物材料層的過程中，通入P型摻雜源，形成所述P型III族金屬氮化物材料層307；或者在外延形成所述III族金屬氮化物材料層之后，通過離子注入，形成P型III族金屬氮化物材料層307。

由于所述P型III族金屬氮化物材料層307與勢壘層306構成異質結，在界面處產生二維電子氣。所述P型III族金屬氮化物材料層307內的P型受主雜質能夠耗盡界面上的二維電子氣，形成肖特基勢壘。在本發明的具體實施方式中，所述P型摻雜離子可以是Mg、Be、C、Zn等受主雜質，所述P型摻雜濃度必須足夠高，以使得P型III族金屬氮化物材料層307與勢壘層306界面上的二維電子氣能夠被耗盡；但是所述摻雜濃度如果過高又會導致P型III族金屬氮化物材料層307的電阻過高。在本發明的具體實施方式中，所述P型摻雜濃度可以為1E17cm^-3～1E18cm^-3，厚度為1nm～500nm。在確保耗盡二維電子氣的同時，避免所述P型III族金屬氮化物材料層307的電阻過高。

請參考圖5，刻蝕所述P型III族金屬氮化物材料層307，形成P型III族金屬氮化物層307a，所述P型III族金屬氮化物層307a覆蓋部分勢壘層306表面。

可以采用干法刻蝕工藝對所述P型III族金屬氮化物材料層307進行刻蝕。進一步，為了避免對所述P型III族金屬氮化物材料層307造成較大損傷，影響所述P型III族金屬氮化物材料層307與后續形成的第一電極界面質量，可以采用低損傷的干法刻蝕工藝對所述P型III族金屬氮化物材料層307進行刻蝕。在本發明的具體實施方式中，可以采用反應離子刻蝕工藝或感應耦合等離子刻蝕工藝刻蝕所述P型III族金屬氮化物材料層307，形成覆蓋部分勢壘層306表面的P型III族金屬氮化物層307a，可以采用Cl₂和BCl₃作為刻蝕氣體。

請參考圖6，在所述P型III族金屬氮化物層307a表面形成第一電極601，同時在所述勢壘層表面形成第二電極602、第三電極603和第四電極604。

形成所述第一電極601、第二電極602、第三電極603和第四電極604的方法包括：形成覆蓋所述勢壘層306和P型III族金屬氮化物層307a的金屬層，例如Ti、Al、Cu、Au或Ag等；對所述金屬層進行圖形化刻蝕，形成位于所述勢壘層306表面的第二電極602、第三電極603和第四電極604，以及位于所述P型III族金屬氮化物層307a表面的第一電極601。

在本發明的具體實施方式中，所述第一電極601作為信號輸入端；所述第二電極位于所述第一電極601一側，作為接地端；所述第三電極603位于所述第一電極601另一側，作為電源端，用于輸入工作電壓，對所述勢壘層306施加極化電壓；所述第四電極604位于所述第三電極603另一側，與所述第一電極601相對，作為信號輸出端，用于輸出輸入信號的反相信號。

上述氮化鎵基反相器芯片的形成方法，在勢壘層上形成P型III族金屬氮化物層，與所述勢壘層構成異質結，通過P型III族金屬氮化物層內的P型摻雜耗盡異質結界面上的二維電子氣，形成肖特基勢壘，處于截止狀態。可以通過在P型III族金屬氮化物層上外加電壓，控制導電通道的開啟與關閉，從而實現反相器功能。上述氮化鎵基反相器芯片的形成方法制造工藝簡單，正閾值電壓高，有效提高的器件的穩定性和可靠性。

在本發明的一個實施例中，采用8英寸的晶向為<111>的硅作為襯底，然后，利用金屬有機物化學氣相沉積(MOCVD)依次外延生長氮化鋁成核層、氮化鋁鎵漸變層、氮化鎵緩沖層、氮化鎵溝道層、氮化鋁插入層、氮化鋁鎵勢壘層和P型氮化鋁層。所述金屬有機物化學氣相沉積的生長溫度為1100～1150℃，三甲基鋁(TMAl)其流量為50μmol/min～180μmol/min；三甲基鎵(TMGa)，流量為80μmol/min～220μmol/min。氨氣為V族原材料供應，流量為5slm～50slm。氫氣和氮氣為載氣，流量為10slm～80slm。所述P型氮化鋁層的厚度是100nm，摻雜元素為Mg，摻雜濃度為5E17cm^-3；然后利用感應耦合等離子刻蝕(ICP)工藝刻蝕所述P型氮化鋁層，保留第一電極下方區域，所述ICP工藝采用的刻蝕氣體為三氯化硼(BCl₃)和Cl₂，BCl₃流量為100sccm，Cl₂流量為5sccm，刻蝕功率為50W。之后，形成第一電極、第二電極、第三電極和第四電極，其中，利用電子束沉積Ti層和Al層的復合層作為電極金屬，其中Ti層厚度為20nm，Al層厚度為200nm，并在氮氣下退火處理，溫度為850℃，時間30s。

本發明的具體實施方式，還提供一種氮化鎵基反相器芯片。

請參考圖6，所述氮化鎵基反相器芯片包括：襯底200；位于所述襯底200上的溝道層304；位于所述溝道層304上的勢壘層306；位于部分勢壘層306表面的P型III族金屬氮化物層307a；位于所述P型III族金屬氮化物層307a表面的第一電極601；位于所述勢壘層306表面第二電極602、第三電極603和第四電極604。

所述襯底200的材料可以是藍寶石、碳化硅、硅、氧化鋅、鋁酸鋰、氮化鋁或氮化鎵等。

所述溝道層304作為二維電子氣的傳輸通道，需要有較高的晶體質量，以降低所述溝道內的背景濃度，從而減少散射和提高二維電子氣的遷移率。可以采用非摻雜的III族金屬氮化物作為所述溝道層304的材料，例如非摻雜的GaN層。

所述勢壘層306的材料包括氮化鋁鎵或氮化鋁銦，可以是單層也可以是多層結構。所述第一勢壘層306與所述溝道層304形成異質結，產生二維電子氣。

在本發明的一個具體實施方式中，所述襯底200與溝道層304之間還具有成核層301、位于所述成核層301表面的漸變層302和位于所述漸變層302表面的緩沖層303。所述成核層301可顯著提高在所述成核層301上外延生長的III族金屬氮化物層的質量，所述成核層301的材料包括GaN、AlN或AlGaN。所述漸變層302的材料為氮化鋁鎵，作為生長緩沖層303的晶格過渡層，以提高緩沖層303質量。在本發明的具體實施方式中，所述漸變層302內鋁的百分比可以隨所述漸變層302的厚度逐漸發生變化。所述緩沖層303具有較高的電阻率，所述緩沖層303的材料可以為氮化鎵。

在本發明的一個具體實施方式中，還包括位于溝道層304和勢壘層306之間的插入層305，所述插入層305用于提高所述勢壘層306晶體質量，所述插入層306的材料可以為氮化鋁。

在本發明的其他具體實施方式，所述氮化鎵基反相器芯也可以僅具備上述成核層301、漸變層302、緩沖層303和插入層305中的部分結構。

所述P型III族金屬氮化物層307a的材料為氮化鋁、氮化鎵或氮化鋁鎵中的一種或多種，可以為單層或多層結構。在本發明的具體實施方式中，所述P型摻雜離子可以是Mg、Be、C、Zn等受主雜質，所述P型摻雜濃度必須足夠高，以使得P型III族金屬氮化物層307a與勢壘層306界面上的二維電子氣能夠被耗盡；但是所述摻雜濃度如果過高又會導致P型III族金屬氮化物層307a的電阻過高。在本發明的具體實施方式中，所述P型摻雜濃度可以為1E17cm^-3～1E18cm^-3，厚度為1nm～500nm。在確保耗盡二維電子氣的同時，避免所述P型III族金屬氮化物層307a的電阻過高。

在本發明的具體實施方式中，所述第一電極601作為信號輸入端；所述第二電極位于所述第一電極601一側，作為接地端；所述第三電極603位于所述第一電極601另一側，作為電源端，用于輸入工作電壓，對所述勢壘層306施加極化電壓；所述第四電極604位于所述第三電極603另一側，與所述第一電極601相對，作為信號輸出端，用于輸出輸入信號的反相信號。

所述氮化鎵基反相器芯片中，由于所述勢壘層306與所述P型III族金屬氮化物層307a構成異質結，通過P型III族金屬氮化物層307a內的P型摻雜耗盡異質結界面上的二維電子氣，形成肖特基勢壘，處于截止狀態。當所述第一電極601接低電平時，由于所述P型III族金屬氮化物層307a耗盡了界面上的二維電子氣，在第一電極601信號輸入端接的低電平小于所述二維電子氣的開啟閾值電壓時，導電通道截止，因此，第三電極603與第四電極604是等電平的，即第四電極604作為信號輸出端是處于高電平狀態，所述第二電極602與第四電極604之間可以連接負載，此時電流通過負載，到接地端第二電極602形成回路。這樣，當第一電極601作為信號輸入端接的低電平小于閾值電壓，二維電子氣通道截止，第四電極604作為信號輸出端是輸出高電平的，形成了180度相位反轉。

當第一電極601作為信號輸入端高電平時，當所接高電平大于二維電子氣的開啟閾值電壓時，導電通道開啟，因此，第四電極604直接通過勢壘層306到第二電極602形成電流回路，即第四電極604是處于低電平狀態，電流不通過負載。這樣，第一電極601作為信號輸入端接的高電平大于閾值電壓時，所述二維電子氣通道開啟，所述第四電極604接地，輸出低電平，形成了180度相位反轉，實現反相器功能。

所述氮化鎵基反相器芯片以P型III族金屬氮化物層與勢壘層異質結形成的二維電子氣為導電通道，通過所述P型III族金屬氮化物層作為柵電極肖特基勢壘來調制二維電子氣的導通和截止。由于氮化鎵基異質結產生的二維電子氣具有低導通電阻、高功率、寬的工作頻率和高的開關速率等優良特性，使得所述氮化鎵基反相器芯片具有良好的傳輸性的強的帶負載能力，可以用于優質的音響、音頻等模擬電路領域。

以上所述僅是本發明的優選實施方式，應當指出，對于本技術領域的普通技術人員，在不脫離本發明原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應視為本發明的保護范圍。