一種降低SiC外延晶片表面三角形缺陷的外延方法與流程

本發明涉及半導體技術領域，特指一種降低SiC外延晶片表面三角形缺陷的外延方法。

背景技術：
：

碳化硅(SiC)材料作為一種優良的第三代半導體材料，由于其禁帶寬度大、擊穿場強高、熱導率高、電子飽和漂移速率高，以及耐高溫、抗輻射和化學穩定性好等優良理化特性，成為制備高端功率半導體器件的關鍵性材料。

制備SiC器件的基本材料是SiC外延晶片，目前SiC外延晶片的制備工藝比較成熟，生產中通常使用外延方法是化學氣相沉積法(CVD)法，具有外延層質量好、摻雜濃度易于控制、可重復性好和生產效率高等優勢，是目前大批量生產SiC外延晶片的主要方法。但是，受限于SiC襯底本身的質量水平，以及外延過程中新產生的或放大的缺陷，SiC表面的缺陷密度控制是衡量SiC外延晶片質量的關鍵指標，其中尤其以三角形缺陷最為普遍而且較難控制。現有工藝雖然可以通過襯底原位刻蝕、變溫生長、中斷生長、甚至生長多層低速緩沖層與中斷刻蝕相結合的方法，等等一系列耗時以及復雜工藝來改善三角形缺陷，抑制效果仍有待提高。因此，現有技術對SiC外延晶片表面的三角缺陷控制是制作高質量外延晶片的關鍵問題，以滿足不斷提高的器件制造工藝，最終提高產品良率并降低高質量功率器件的制造成本。

有鑒于此，本發明人提出以下技術方案。

技術實現要素：
：

本發明的目的在于克服現有技術的不足，提供一種降低SiC外延晶片表面三角形缺陷的外延方法。

為了解決上述技術問題，本發明采用了下述技術方案：該降低SiC外延晶片表面三角形缺陷的外延方法包括以下步驟：S001：將SiC襯底放入傳遞倉內的生長托盤之上，使用機械手將生長托盤連同SiC襯底一起放入反應室內的生長位置；S002：反應室在氫氣氛圍下維持主氣流在80～120slm，設定壓力為80～150mbar，升溫至外延生長所需要的溫度1500～1700℃；S003：向反應室通入小流量的乙烯及三氯氫硅，生長一層超低C/Si比的低速N型摻雜外延緩沖層；S004：維持生長溫度不變，切換乙烯和三氯氫硅的流量，生長一層高C/Si比的低速外延緩沖層；S005：維持生長溫度不變，將乙烯和三氯氫硅的流量逐漸增加，過渡至常規生長條件所需要的穩定流量，在特定生長速率下制備高質量的外延層；S006：反應室降溫至設備待機溫度600～900℃；S007：使用機械手和通過傳遞倉取出外延晶片，然后對外延晶片進行檢測、清洗、封裝。

進一步而言，上述技術方案中，在S003中，所述的通入小流量的乙烯是指通過質量流量計MFC精確控制氣流量<50sccm，來控制反應室內碳源的通入速率；通入小流量三氯氫硅是指在維持三氯氫硅液體鼓泡平溫度為18～22℃和壓強為1300～1800mbar的情況下，通過質量流量計MFC控制作為載氣三氯氫硅的氫氣流量<120sccm，來控制反應室內硅源的通入速率；超低C/Si比是指C/Si比值低于0.7；低速外延是指生長速率<8μm/h，該緩沖層為N型外延層，采用N₂作為摻雜源，摻雜濃度為1～8E18cm^-3范圍，生長厚度范圍在0.1～5.0μm。

進一步而言，上述技術方案中，所述超低C/Si比是指C/Si比值在0.4～0.7之間。

進一步而言，上述技術方案中，所述乙烯流量為20～25sccm；氫氣載氣流量為100～110sccm，其攜帶三氯氫硅；超低C/Si比為0.54。

進一步而言，上述技術方案中，在S004中，所述的切換乙烯和三氯氫硅的流量是指通過質量流量計MFC精確控制乙烯氣流量<50sccm，來控制反應室內碳源的通入速率；在維持三氯氫硅液體鼓泡平溫度18～22℃和壓強1300～1800mbar的情況下，通過質量流量計MFC控制作為載氣三氯氫硅的氫氣流量<60sccm，來控制反應室硅源的通入速率；高C/Si比是指C/Si比值在1.1～1.5之間，使反應室內的C原子數高于Si原子數；低速外延是指生長速率<8um/h，該緩沖層為N型外延層，采用N₂作為摻雜源，摻雜濃度為1～8E18cm^-3范圍，生長厚度范圍在0.1～5.0μm。

進一步而言，上述技術方案中，所述乙烯流量為20～25sccm；氫氣載氣流量為40～60sccm，其攜帶三氯氫硅；高C/Si比為1.2。

進一步而言，上述技術方案中，在S005中，所述的常規生長條件所需要的穩定流量是指乙烯流量為50～300sccm，作為三氯氫硅載氣的氫氣流量在150～500sccm；特定生長速率為20～100um/h。

進一步而言，上述技術方案中，常規生長條件所需要的穩定流量是指乙烯流量為200～300sccm，作為三氯氫硅載氣的氫氣流量在400～500sccm；特定生長速率為20～100um/h。

進一步而言，上述技術方案中，在S005中，還通入200～250sccm的高純N₂制備高質量的N型低摻雜外延層；C/Si比為1.10，得到的外延層厚度為100μm，摻雜濃度為5.3E14cm^-3。

采用上述技術方案后，本發明與現有技術相比較具有如下有益效果：

1、本發明可以將三角形缺陷降低至超低水平(三角缺陷密度≤0.1ea/cm²)，而且保持外延晶片表面整體缺陷密度<0.2ea/cm²，令本發明具有極強的市場競爭力。

2、本發明抑制SiC外延晶片表面三角缺陷效果明顯，而避免了耗時的襯底原位刻蝕、變溫生長、中斷生長、甚至生長多層低速緩沖層與中斷刻蝕相結合的方法等一系列復雜工藝，相比之下具有效率高、效果好的優勢。

3、本發明可降低并改善三角形缺陷密度，且不引起其它種類缺陷的增加，因而可維持總體缺陷在低缺陷密度水平。

4、本發明適用于不同厚度的外延層生長，均可起到良好效果，對于厚外延層，通常表面缺陷會偏多，而本發明尤其適用于100微米規格以及更厚的外延層產品，且采用本發明制作的SiC外延晶片，適于作高品質、高良率的高端功率電子器件。

附圖說明：

圖1是本發明的步驟圖；

圖2是本發明制備的SiC外延晶片表面缺陷分布圖。

圖3是本發明制備的SiC外延晶片表面形貌圖。

具體實施方式：

下面結合具體實施例和附圖對本發明進一步說明。

結合圖1所示，本發明為一種降低SiC外延晶片表面三角形缺陷的外延方法，該外延方法包括以下步驟：

S001：將SiC襯底放入傳遞倉內的生長托盤之上，使用機械手將生長托盤連同SiC襯底一起放入反應室內的生長位置；

S002：反應室在氫氣氛圍下維持主氣流在80～120slm，設定壓力為80～150mbar，升溫至外延生長所需要的溫度1500～1700℃；

S003：向反應室通入小流量的乙烯(C₂H₆)及三氯氫硅(SiHCl₃，簡稱TCS)，生長一層超低C/Si比的低速N型摻雜外延緩沖層；具體而言，所述的通入小流量的乙烯是指通過質量流量計MFC精確控制氣流量<50sccm，來控制反應室內碳源的通入速率；通入小流量三氯氫硅是指在維持三氯氫硅液體鼓泡平溫度為18～22℃和壓強為1300～1800mbar的情況下，通過質量流量計MFC控制作為三氯氫硅載氣的氫氣流量<120sccm，來控制反應室內硅源的通入速率；超低C/Si比是指C/Si比值低于0.7；低速外延是指生長速率<8μm/h，該緩沖層為N型外延層，采用N₂作為摻雜源，摻雜濃度為1～8E18cm^-3范圍，生長厚度范圍在0.1～5.0μm；

S004：維持生長溫度不變，切換乙烯和三氯氫硅的流量，生長一層高C/Si比的低速外延緩沖層；具體而言，所述的切換乙烯和三氯氫硅的流量是指通過質量流量計MFC精確控制乙烯氣流量<50sccm，來控制反應室內碳源的通入速率；在維持三氯氫硅液體鼓泡平溫度18～22℃和壓強1300～1800mbar的情況下，通過質量流量計MFC控制作為三氯氫硅載氣的氫氣流量<60sccm，來控制反應室硅源的通入速率；高C/Si比是指C/Si比值在1.1～1.5之間，使反應室內的C原子數高于Si原子數；低速外延是指生長速率<8um/h，該緩沖層為N型外延層，采用N₂作為摻雜源，摻雜濃度為1～8E18cm^-3范圍，生長厚度范圍在0.1～5.0μm；

S005：維持生長溫度不變，將乙烯和三氯氫硅的流量逐漸增加，過渡至常規生長條件所需要的穩定流量，在特定生長速率下制備高質量的外延層；其中，還通入200～250sccm的高純N₂制備高質量的N型低摻雜外延層；C/Si比為1.10，得到的外延層厚度為100μm，摻雜濃度為5.3E14cm^-3；具體而言，所述的常規生長條件所需要的穩定流量是指乙烯流量為50～300sccm，作為三氯氫硅載氣的氫氣流量在150～500sccm；特定生長速率為20～100um/h；

S006：反應室降溫至設備待機溫度600～900℃；

S007：使用機械手和通過傳遞倉取出外延晶片，然后對外延晶片進行檢測、清洗、封裝。

作為優選的實施例，在S003中，所述超低C/Si比是指C/Si比值在0.4～0.7之間。所述乙烯流量為20～25sccm；氫氣載氣流量為100～110sccm，其攜帶三氯氫硅；C/Si比為0.54。

作為優選的實施例，在S004中，所述乙烯流量為20～25sccm；氫氣載氣流量為40～60sccm，其攜帶三氯氫硅；C/Si比為1.2。

作為優選的實施例，在S005中，常規生長條件所需要的穩定流量是指乙烯流量為200～300sccm，作為三氯氫硅載氣的氫氣流量在400～500sccm；特定生長速率為20～100um/h。

上述實施例，經檢測分析，結合圖2所示，發明制作的SiC外延晶片經過CS920型設備掃描得出的表面缺陷：表面顆粒102的數量為1個、胡蘿卜缺陷101的數量為1個、三角形缺陷103的數量為5個，其中表面顆粒有可能經過單片清洗機清洗掉；三角形缺陷居多(占缺陷總數的71％)，平均密度為0.07ea/cm²；該SiC外延晶片表面缺陷總體密度為0.1ea/cm²。另外，結合圖3所示，SiC外延晶片表面的原子力顯微鏡AFM掃描結果，31為中心區域掃描表面形貌，無可見缺陷且粗糙度Ra＝0.297nm，32為邊緣區域掃描表面形貌，無可見缺陷且粗糙度Ra＝0.232nm。對于外延層達到100um的厚外延晶片產品，這個粗糙度的結果是優良的(通常Ra<0.5nm的表面即符合產品要求)。也就是說，本發明可以將三角形缺陷降低至超低水平(三角缺陷密度≤0.1ea/cm²)，而且保持外延晶片表面整體缺陷密度<0.2ea/cm²，令本發明具有極強的市場競爭力。

綜上所述，本發明抑制SiC外延晶片表面三角缺陷效果明顯，而避免了耗時的襯底原位刻蝕、變溫生長、中斷生長、甚至生長多層低速緩沖層與中斷刻蝕相結合的方法等一系列復雜工藝，相比之下具有效率高、效果好的優勢。本發明可降低并改善三角形缺陷密度，且不引起其它種類缺陷的增加，因而可維持總體缺陷在低缺陷密度水平。本發明適用于不同厚度的外延層生長，均可起到良好效果，對于厚外延層，通常表面缺陷會偏多，而本發明尤其適用于100微米規格以及更厚的外延層產品，且采用本發明制作的SiC外延晶片，適于作高品質、高良率的高端功率電子器件。

當然，以上所述僅為本發明的具體實施例而已，并非來限制本發明實施范圍，凡依本發明申請專利范圍所述構造、特征及原理所做的等效變化或修飾，均應包括于本發明申請專利范圍內。