本發明涉及一種具有功率半導體用二極管構造的半導體裝置。
背景技術:
就用于功率半導體的二極管而言,由于在縱向上流過大電流,因此由厚的alsi電極將主單元區域(maincellregion)的接觸孔填埋。另外,終端構造采用flr(fieldlimitingring;場限環)構造,在gr(guardring;保護環)和各flr(fieldlimitingring)形成fp(fieldplate;場板)電極,使耗盡層容易延伸(例如參照專利文獻1)。并且,為了使電位穩定,在終端區域整個面形成有半絕緣性的保護膜。
近年來,在主單元區域流過電流的區域的接合方法從wb(wirebonding;導線接合)逐漸變化為dlb(directleadbonding;直接引線接合)。因此,在主電極之上形成用于進行焊接的電極的情況不斷增多。
專利文獻1:日本特開平09-023016號公報
近年來,就功率半導體而言,為了縮小無效區域,也需要對終端區域進行微細化。但是,由于電極的膜厚大,因此不能形成微細圖案。另外,即使能夠形成微細且高臺階的高縱橫比的圖案,也會由于來自外部的封裝體的應力,發生電極傾倒或者使電極臺階部處的保護膜產生裂紋,可靠性劣化。另一方面,如果使主單元區域的電極過薄,則會出現由局部電流集中所導致的破壞、由接觸端部的覆蓋率變差而導致的斷線、以及在形成用于對外部電極進行焊接的電極時對si襯底造成損傷。由此,存在不能實現高可靠性這一問題。
技術實現要素:
本發明就是為了解決上述課題而提出的,其目的在于得到一種能夠實現高可靠性的半導體裝置。
本發明所涉及的半導體裝置的特征在于,具有:半導體襯底,其具有主面;第1擴散區域,其在主單元區域形成于所述主面;第2擴散區域,其在所述主單元區域的外側的終端區域形成于所述主面;絕緣膜,其形成于所述主面之上,在所述第1及第2擴散區域之上分別具有第1及第2接觸孔;第1電極,其形成于所述第1接觸孔內,與所述第1擴散區域連接;第2電極,其形成于所述第2接觸孔內,與所述第2擴散區域連接;半絕緣性膜,其將所述第2電極覆蓋;以及第3電極,其形成于所述第1電極之上,第1及第2電極是相同的材質,所述第1電極不將所述第1接觸孔完全填埋,所述第2電極將所述第2接觸孔完全填埋,所述第3電極將所述第1接觸孔完全填埋。
發明的效果
在本發明中,第1電極不將第1接觸孔完全填埋,第2電極將第2接觸孔完全填埋。因此,在同時形成了相同材質的第1及第2電極的情況下,能夠降低終端區域的電極的臺階,抑制電極傾倒以及電極臺階部處的保護膜的裂紋的發生。另外,由于第3電極將第1接觸孔完全填埋,因此還不會發生電流集中。由此,能夠實現高可靠性。
附圖說明
圖1是表示本發明的實施方式1所涉及的半導體裝置的剖視圖。
圖2是表示對比例所涉及的半導體裝置的剖視圖。
圖3是表示本發明的實施方式2所涉及的半導體裝置的剖視圖。
標號的說明
1si襯底(半導體襯底),2p型陽極區域(第1擴散區域),3p型環形區域(第2擴散區域),5sio2氧化膜(絕緣膜),6teos氧化膜(絕緣膜),7第1接觸孔,8第2接觸孔,9alsi電極(第1電極),10alsi電極(第2電極),11sin半絕緣性膜(半絕緣性膜),14ni電極(第3電極)
具體實施方式
參照附圖,對本發明的實施方式所涉及的半導體裝置進行說明。對相同或者相對應的結構要素標注相同的標號,有時省略重復的說明。
實施方式1
圖1是表示本發明的實施方式1所涉及的半導體裝置的剖視圖。在主單元區域,在si襯底1的主面形成有p型陽極區域2,在主單元區域的外側的終端區域,在si襯底1的主面形成有多個p型環形區域3及n+型環形區域4。sio2氧化膜5及teos氧化膜6形成于si襯底1的主面之上。sio2氧化膜5及teos氧化膜6在p型陽極區域2及p型環形區域3之上分別具有第1及第2接觸孔7、8。
alsi電極9形成于第1接觸孔7內,與p型陽極區域2連接。多個alsi電極10分別形成于多個第2接觸孔8內,分別與多個p型環形區域3連接。作為保護膜,sin半絕緣性膜11及sin絕緣膜12將多個alsi電極10覆蓋。聚酰亞胺13將除焊接用電極形成部以外的整個面覆蓋。作為用于對外部電極進行焊接的焊接用電極,ni電極14及au電極15依次形成于alsi電極9之上。在si襯底1的背面形成有n+型陰極層16。
在這里,alsi電極9、10是相同的材質,是同時形成的。但是,alsi電極9不將第1接觸孔7完全填埋,而alsi電極10將第2接觸孔8完全填埋。即,第1接觸孔7處的alsi電極9的厚度比第1接觸孔7的深度小,但第2接觸孔8處的alsi電極10的厚度比第2接觸孔8的深度大。并且,ni電極14將第1接觸孔7完全填埋。即,第1接觸孔7處的alsi電極9及ni電極14的合計厚度比第1接觸孔7的深度大。
接下來,對本實施方式所涉及的半導體裝置的制造方法進行說明。首先,在si襯底1之上熱形成厚度為
然后,在通過照相制版和蝕刻而形成圖案后,進行1e14~1e16[1/cm2]的as注入和驅動(900℃~1200℃:30min~120min),形成終端區域的最外周的n+型環形區域4。
然后,堆積厚度為
然后,依次對
然后,對整個面涂敷幾μm的聚酰亞胺13,僅去除電極形成區域的聚酰亞胺13。然后,從背面起將si襯底1研磨為所期望的厚度,通過離子注入(注入1e13~1e16[1/cm2]的磷或者砷)和熱處理(激光退火等)而形成n+型陰極層16。最后,通過鍍敷或者濺射/蒸鍍而形成幾μm的ni電極14及au電極15。
接下來,與對比例進行比較而說明本實施方式的效果。圖2是表示對比例所涉及的半導體裝置的剖視圖。在對比例中,alsi電極9、10以將第1及第2接觸孔7、8完全填埋的方式形成得較厚。因此,由于來自外部的封裝體的應力而發生電極傾倒或者使電極臺階部處的保護膜產生裂紋,可靠性劣化。
與此相對,在本實施方式中,alsi電極9不將第1接觸孔7完全填埋,alsi電極10將第2接觸孔8完全填埋。因此,在同時形成相同材質的alsi電極9、10的情況下,能夠降低終端區域的電極的臺階,抑制電極傾倒以及電極臺階部處的保護膜的裂紋的發生。另外,由于ni電極14將第1接觸孔7完全填埋,因此還不會發生電流集中。由此,能夠實現高可靠性。
實施方式2
圖3是表示本發明的實施方式2所涉及的半導體裝置的剖視圖。與實施方式1不同,alsi電極10不將第2接觸孔8完全填埋,sin半絕緣性膜11將第2接觸孔8完全填埋。由此,即使終端區域的接觸覆蓋率變差而導致斷線,也被sin半絕緣性膜11填埋而成為相同電位。因此,能夠使反向偏置時的電位由flr和fp分擔,使耐壓得以穩定化。其他結構及效果與實施方式1相同。
此外,在實施方式1、2中,也可以在alsi電極9、10之下形成tin或者tiw等阻擋金屬。由此,能夠抑制形成用于對外部電極進行焊接的電極時的損傷,降低泄漏電流。另外,也可以取代alsi電極9、10而形成tin或者tiw等阻擋金屬。由此,能夠使電極厚度小,因此能夠實現微細化。另外,實施方式1、2的pin二極管構造在導電型顛倒的情況下也是成立的。
另外,不限于si襯底1,也可以使用由與硅相比帶隙更大的寬帶隙半導體形成的半導體襯底。寬帶隙半導體例如是碳化硅、氮化鎵類材料或者金剛石。由于由上述寬帶隙半導體形成的功率半導體元件的耐電壓性、容許電流密度高,因此能夠小型化。通過使用該小型化后的元件,從而組裝了該元件的半導體模塊也能夠小型化。另外,由于元件的耐熱性高,因此能夠將散熱器的散熱鰭片小型化,能夠對水冷部進行空冷化,因而能夠將半導體模塊進一步小型化。另外,由于元件的電力損耗低,且效率高,因此能夠將半導體模塊高效化。