制造具有光學檢測特征的模制的半導體封裝體的方法與流程

本申請涉及模制的半導體封裝體，更特別地涉及具有光學檢測特征的模制的半導體封裝體。

背景技術：

許多類型的模制的半導體封裝體在模制的封裝體的邊緣處具有所謂的lti(leadtipinspection：引線末端檢測)特征，以允許對模制的封裝體的金屬焊墊之間的接合部或結合部進行光學檢測，并且所述模制的半導體封裝體具有諸如電路板的襯底，模制的封裝體附接至所述襯底。所述lti特征是模制的封裝體的外圍處的金屬焊墊的一部分，所述部分延伸至模制的封裝體的邊緣并且未被模制化合物覆蓋，因而允許從側面進行光學檢測。

單個的模制的封裝體通常由模制的襯底形成，所述模制的襯底包括多個半導體芯片以及電連接至所述芯片的金屬焊墊。所述半導體芯片和所述金屬焊墊嵌入在模制化合物中。金屬焊墊在模制化合物的底部表面處露出。相鄰的封裝體的金屬焊墊連接。這些連接通過機械鋸切工藝切斷。每個切割的金屬焊墊的暴露部分在單個的模制的封裝體的側面形成lti特征，所述側面由于封裝體單個化工藝而未被模制化合物覆蓋。

然而，通常使用兩步鋸切工藝來實現lti特征。此外，由于兩步鋸切工藝，金屬毛刺經常存在于lti特征上。在鋸切期間會弄臟焊盤的金屬材料。在這兩種情況下，由于被降級的lti特征，因而降低了成功的光學檢測的可能性。替代地，可通過使用非電解鍍覆的選擇性蝕刻工藝來實現lti特征。然而，選擇性蝕刻限于引線框架供應商并且需要合適的各向異性的銅蝕刻劑。

鑒于此，需要一種更簡單且更具成本效益的技術來制造具有光學檢測特征的模制的半導體封裝體。

技術實現要素：

根據一種制造模制的半導體封裝體的方法的一個實施例，所述方法包括：提供包括模制化合物的模制的半導體襯底，半導體芯片和金屬焊墊嵌入在所述模制化合物中，每個金屬焊墊電連接至所述半導體芯片中的相應的一個并且在所述模制化合物的第一主表面處未被所述模制化合物覆蓋；將所述模制的半導體襯底單個化成單個的模制的封裝體，所述單個的模制的封裝體中的每個均包括一個或一個以上的半導體芯片以及相應的金屬焊墊，每個金屬焊墊均具有在所述第一主表面處未被模制化合物覆蓋的底面，設置在每個模制的封裝體的周邊的金屬焊墊還具有在單個化所述模制的封裝體所沿的邊緣處未被所述模制化合物覆蓋的側面；將所述模制的封裝體浸漬于化學浴中，所述化學浴使每個金屬焊墊的所述底面變粗糙并從設置在每個模制的封裝體的周邊的所述金屬焊墊的所述側面去除毛刺；以及在將所述模制的封裝體浸漬于所述化學浴中之后，對所述金屬焊墊的未被所述模制化合物覆蓋的面進行鍍覆。

根據一種模制的半導體封裝體的一個實施例，所述模制的半導體封裝體包括：模制化合物，所述模制化合物具有第一主表面、與所述第一主表面相反的第二主表面以及在所述第一主表面與所述第二主表面之間延伸的邊緣；嵌入在所述模制化合物中的半導體芯片；以及嵌入在所述模制化合物中并電連接至所述半導體芯片的多個金屬焊墊。所述金屬焊墊具有在所述模制化合物的所述第二主表面處未被所述模制化合物覆蓋的底面。設置在所述模制的封裝體的周邊的所述金屬焊墊具有在所述模制化合物的所述邊緣處未被所述模制化合物覆蓋的側面。所述金屬焊墊的未被所述模制化合物覆蓋的所述面被鍍覆。設置在所述模制的封裝體的周邊的每個金屬焊墊的所述側面從所述模制化合物的所述邊緣向內凹進。

本領域技術人員在閱讀下文的詳細描述并在查看附圖時，將認識到附加的特征和優點。

附圖說明

附圖中的元件不一定相對彼此按比例繪制。相似的附圖標記表示相應的類似部分。除非各種示出的實施例的特征彼此排斥，否則它們可結合起來。附圖中示出各實施例并在下文中對其進行詳細描述。

圖1示出制造具有光學檢測特征的模制的半導體封裝體的一種方法的一個實施例的流程圖。

圖2和圖3示出圖1中所示的制造工藝的不同階段期間模制的半導體襯底的相應的自上而下的俯視圖。

圖4示出圖1中所示的方法中的粗糙化/去毛刺和鍍覆工藝的更加詳細的流程圖。

圖5示出具有用于實現圖4中所示的粗糙化/去毛刺和鍍覆工藝的分離的隔室或浸漬槽的多級工具的一個實施例。

圖6示出根據依照圖1至圖5描述的方法制造的模制的半導體封裝體的底部透視圖。

圖7示出焊接至電路板的圖6中的模制的半導體封裝體的側透視圖。

圖8示出根據依照圖1至圖5描述的方法制造的并具有倒裝芯片配置的模制的半導體封裝體的剖視圖。

圖9示出根據依照圖1至圖5描述的方法制造的并具有焊線配置的模制的半導體封裝體的剖視圖。

具體實施方式

根據本文描述的實施例，諸如qfn(四面扁平無引線：quad-flatno-leads)、dfn(兩面扁平無引線：dual-flatno-leads)、tsnp(薄型無引線封裝：thinsmallnonleadedpackage)等無引線模制的半導體封裝體由模制的襯底制造，并且具有在單個的模制的封裝體的邊緣處的本文中也被稱為引線末端檢測(lti)特征的光學檢測特征。無引線半導體封裝技術，也通常被稱為mlp(微引線框架：microleadframe)和son(小外形無引線：small-outlinenoleads)，是一種用于將集成電路(ic：integratedcircuit)連接至印刷電路板(pcb：printedcircuitboard)的表面而沒有通孔連接的表面安裝技術。本文所述的無引線半導體封裝體是通過使用單步鋸切工藝將模制的半導體襯底單個化成單個的模制的封裝體，然后鍍覆所述lti特征來制造的。這樣，在單個化之后單個的封裝體的金屬焊墊的暴露表面可被粗糙化，并且lti特征被鍍覆。

圖1示出由模制的半導體襯底200制造模制的半導體封裝體的方法100的一個實施例。所述方法100參照圖2和圖3進行描述，所述圖2和圖3示出在制造工藝的不同階段期間的多個模制的半導體襯底200。

方法100包括提供模制的半導體襯底200(方框102)，每個所述模制的半導體襯底200均包括模制化合物202，半導體芯片(視線之外)和金屬焊墊204嵌入所述模制化合物202中。每個金屬焊墊204電連接至半導體芯片中的相應的一個并且在模制化合物202的底部表面處未被模制化合物202覆蓋，所述模制化合物202的底部表面是模制化合物202的在圖2和圖3的分解圖中可見的表面。可使用用于制造模制的半導體襯底200的任何標準工藝。例如，金屬焊墊204可通過引線框架條的引線來實現。在焊線配置的情況下，半導體芯片可附接至引線框架條的芯片焊盤。在倒裝芯片配置的情況下，半導體芯片的端子可例如通過金屬柱連接至芯片之下的金屬焊墊204。在任一芯片配置中，芯片和金屬焊墊204都嵌入在模制化合物202中。在制造模制的襯底200期間，金屬焊墊204的底部表面接觸襯底，因而在模制化合物202的底部主表面處未被模制化合物202覆蓋。

可將一個以上的模制的半導體襯底200暫時地固定至諸如襯底的載體206或uv可固化帶208(方框104)。在uv可固化帶208的情況下，uv可固化帶208具有耐熱性和耐化學性，使得uv可固化帶208可承受化學浴。uv可固化帶208可包括基膜、基膜上的粘附劑和粘附劑上的襯墊。在一個實施例中，所述基膜包括聚烯烴，所述粘附劑包括丙烯酸，以及所述襯墊包括聚對苯二甲酸乙二醇酯。

將由每個模制的半導體襯底200形成的單個的模制的半導體封裝體210由圖2中的虛線框示出，因為在制造工藝中此時它們還沒有被單個化，即還沒有例如通過鋸切而被分離成單個的封裝體。圖2和圖3中的分解圖示出單個化之前(圖2)和單個化之后(圖3)的單個的模制的封裝體210中的一個。

然后沿鋸切道212將模制的半導體襯底200單個化成單個的模制的封裝體210(方框106)。本文所使用的術語“單個化”通常指代將聯合的單元分離成單個的模制的封裝體210的行為或工藝。在一個實施例中，使用單步鋸切工藝來單個化模制的半導體襯底200，在所述單步鋸切工藝中，鋸片僅一次沿每個鋸切道212切斷模制化合物202。這樣，避免了兩步鋸切工藝，在所述兩步鋸切工藝中，模制化合物被部分地切割，執行諸如化學蝕刻的進一步處理，然后沿相同鋸切道對模制化合物進行第二次切割以完成單個的模制的封裝體的單個化。避免這種兩步鋸切工藝降低了單個的模制的封裝體的總成本。模制的半導體襯底200由圖3中的虛線框示出，因為在工藝中此時它們已經被單個化，因而被分離成單個的模制的封裝體210。

每個單個的模制的半導體封裝體210均包括一個或一個以上的半導體芯片(未示出)，以及電連接至各個芯片的相應的金屬焊墊204。如圖2和圖3的分解圖中示出的，每個金屬焊墊204均具有在模制化合物202的底部表面處未被模制化合物202覆蓋的底面。設置在每個模制的封裝體210的周邊的金屬焊墊204還具有在邊緣216處(沿所述邊緣模制的封裝體210被單個化)未被模制化合物202覆蓋的側面214。設置在每個模制的封裝體210的周邊的金屬焊墊204的未被覆蓋的側面214形成了lti特征，其通過作為單步鋸切工藝的一部分的沿鋸切道212切斷連接的金屬焊墊204而實現。

如圖3中示出的，在單個化之后，載體206仍然保持著單個的模制的半導體封裝體210。然后將暫時附接有單個的模制的半導體封裝體210的載體206浸漬于化學浴中(方框108)。所述化學浴使每個金屬焊墊204的底面和設置在每個模制的封裝體210的周邊的金屬焊墊204的側面214變粗糙。通過使金屬焊墊204的未被模制化合物202覆蓋的面變粗糙，增加了用于鍍覆的表面面積，這確保了鍍覆更有可能附接/粘合至金屬焊墊204的暴露的面。設置在每個模制的封裝體210的周邊的金屬焊墊204的側面214有可能具有毛刺，即通過鋸片的作用留下的粗糙邊緣或脊狀物。化學浴從設置在每個模制的封裝體210的周邊的金屬焊墊204的側面214去除毛刺。金屬焊墊204的未被模制化合物202覆蓋的面在化學浴中的浸漬之后被鍍覆(方框110)。模制的半導體封裝體210可經受諸如自動檢測、測試、載體去除、帶粘貼等等的后鍍覆工藝(方框112)。

圖4更詳細地示出包括在圖1的方法100中的粗糙化/去毛刺和鍍覆工藝108、110的一個實施例。參考圖5描述圖4，圖5一般性地示出具有用于實現圖4中所示的粗糙化/去毛刺和鍍覆工藝108、110的分離的隔室或浸漬池402-414的多級工具400。

在單個化之后且在化學浴中浸漬之前，模制的半導體封裝體210通過清潔溶液進行清潔(方框400)。這可包括將附接有模制的半導體封裝體210的載體206浸漬于圖5中示出的多級工具400的第一隔室/浸漬池402中，所述第一隔室/浸漬池402由諸如像濃度為例如10％的hci的酸性溶液的清潔溶液填充。

接下來，附接有模制的半導體封裝體210的載體206被轉移至圖5中示出的多級工具400的第二隔室/浸漬池404，所述第二隔室/浸漬池404具有用于沖洗模制的封裝體210一次或一次以上的噴嘴，以便去除清潔過程中的清潔溶液和殘留物(方框402)。

然后將附接有模制的半導體封裝體210的載體206轉移至圖5中示出的多級工具400的第三隔室/浸漬池406(方框404)。第三隔室/浸漬池406填充有化學浴，該化學浴使每個金屬焊墊204的底面變粗糙并從設置在每個模制的封裝體210的周邊的金屬焊墊204的側面214去除毛刺。當將模制的封裝體210浸漬于化學浴中時，從金屬焊墊204的未被模制化合物202覆蓋的面蝕掉約3至15微米的金屬。在一個實施例中，化學浴包括過硫酸鈉，其是過硫酸鹽的鈉鹽，也被稱為過二硫酸鹽。更一般地，化學浴可選自以下組：過氧化氫溶液；氯化鐵溶液；鹽溶液；硫酸銅；和硫酸鐵。

然后將附接有模制的半導體封裝體210的載體206轉移回圖5中示出的多級工具400的第二隔室/浸漬池404，用于實施一個或一個以上的沖洗循環以去除粗糙化/去毛刺工藝中的化學浴溶液和殘留物(方框406)。然后通過非電解鍍覆來鍍覆金屬焊墊204的未被模制化合物202覆蓋的面。

在一個實施例中，非電解鍍覆工藝是非電解鍍鎳浸金(enig：electrolessnickelimmersiongold)工藝，在該工藝中，將鎳-磷或鎳-硼合金層沉積在金屬焊墊204的未被模制化合物202覆蓋的面上，然后用金層覆蓋。所述enig工藝可包括將附接有模制的半導體封裝體210的載體206轉移至圖5中示出的多級工具400的第四隔室/浸漬池408(方框408)。將用于非電解鍍覆的催化劑引入第四隔室/浸漬池408中。例如，在金屬焊墊204包括銅的情況下，所述催化劑可包括鈀。這樣，金屬焊墊204的未被模制化合物202覆蓋的面可在鍍覆工藝之前具有鈀催化的銅表面。可鍍覆附加的非電解鍍覆鈀層用于磁敏產品。

再一次將附接有模制的半導體封裝體210的載體206轉移回圖5中示出的多級工具400的第二隔室/浸漬池404，用于實施一個或一個以上的沖洗循環以去除鈀表面活化工藝中的失活的鈀和殘留物(方框410)。

然后將附接有模制的半導體封裝體210的載體206轉移至圖5中示出的多級工具400的第五隔室/浸漬池410。作為在第五隔室/浸漬池410中進行的非電解鍍鎳工藝的一部分，在金屬焊墊204的未被模制化合物202覆蓋的面上沉積鎳-磷或鎳-硼合金層。

將附接有模制的半導體封裝體210的載體206轉移回圖5中示出的多級工具400的第二隔室/浸漬池404，用于實施一個或一個以上的沖洗循環以去除非電解鍍鎳沉積工藝中的殘留物(方框414)。

然后將附接有模制的半導體封裝體210的載體206轉移至圖5中示出的多級工具400的第六隔室/浸漬池412(方框416)。將模制的封裝體210浸漬于第六隔室/浸漬池412中的金溶液中，以便形成金屬焊墊204的鍍覆鎳的面的金層。該金層保護下面的鎳免受氧化。在非電解鍍鎳/鈀浸金(enepig：electrolessnickel/palladiumimmersiongold)鍍覆工藝的情況下，在非電解鍍鎳層與金層之間提供防止鎳腐蝕的屏障。此外，可為磁敏產品增加可選的非電解鍍鈀層。

將附接有模制的半導體封裝體210的載體206轉移回圖5中示出的多級工具400的第二隔室/浸漬池404，用于實施一個或一個以上的沖洗循環以去除金浸漬工藝中的殘留物(方框418)。

然后將附接有模制的半導體封裝體210的載體206轉移至圖5中示出的多級工具400的第七隔室/浸漬池414(方框420)。在第七隔室/浸漬池414中，金屬焊墊204的鎳-金鍍覆的面被保護層覆蓋。在一個實施例中，所述保護層是高溫抗氧化涂層。保護層可包括諸如有機磷、有機硅烷或有機磷和有機硅烷的混合物的有機化合物。

將附接有模制的半導體封裝體210的載體206轉移回圖5中示出的多級工具400的第二隔室/浸漬池404，用于實施一個或一個以上的沖洗循環以去除保護層涂覆工藝中的殘留物(方框422)。然后載體206和模制的半導體封裝210例如在烘箱中干燥(方框424)。

圖6示出依照上文結合圖1至圖5描述的方法制造的模制的半導體封裝體210的底部透視圖。圖7示出焊接至電路板500上的模制的半導體封裝體210的側透視圖。對于設置在模制的封裝體210的周邊的金屬焊墊204，連續鍍覆表面從金屬焊墊204的底面(即，鄰近電路板500的面)延伸至在(切割的)模制化合物202的邊緣216處未被模制化合物202覆蓋的側面214。這樣，在鍍覆中沒有階梯形輪廓，在模制的封裝體210的所有四側上的lti特征中也沒有階梯形輪廓。此外，金屬焊墊204的鍍覆的表面可由諸如抗氧化涂層的保護層覆蓋，其可包括如上所述的有機化合物。抗氧化涂層可以用作粘附促進劑，因而使得能夠將模制的封裝體210無焊劑焊接至電路板500。這樣，可實現直接的金屬焊墊至焊料連接。在圖7中附接至電路板500之后，在設置在模制的封裝體210的周邊的金屬焊墊204的側面214處的鍍覆的lti特征是可見的。

圖8示出依照上文結合圖1至圖5描述的方法制造的并具有倒裝芯片配置的模制的半導體封裝體210的剖視圖。根據此實施例，模制的半導體封裝體210包括模制化合物202，其具有第一主表面201、與所述第一主表面201相反的第二主表面203以及在所述第一與所述第二主表面201、203之間延伸的邊緣216。一個或一個以上的半導體芯片600嵌入在模制化合物202中，同樣嵌入在模制化合物202中的多個金屬焊墊204與每個半導體芯片600電連接。

在倒裝芯片配置中，嵌入在模制化合物202中的半導體芯片600的底側具有用于提供至半導體芯片600的電連接的端子。可將諸如氮化硅的鈍化層602施加至半導體芯片600的底側。金屬焊墊204可以是引線框架的引線。可在半導體芯片600的端子與引線框架的引線(即金屬焊墊204)之間通過銅柱604來提供連接，所述銅柱604通過焊接接合部606附接至相應的引線。

金屬焊墊204具有在模制化合物202的第二主表面203處未被模制化合物202覆蓋的底面215。設置在模制的封裝體210的周邊的金屬焊墊204還具有在模制化合物202的邊緣216，即模制化合物202的切割面處未被模制化合物202覆蓋的側面214。在如前文結合圖1至圖5所描述的封裝體單個化工藝之后，對金屬焊墊204的未被模制化合物202覆蓋的面214、215先進行粗糙化、然后利用例如鎳-磷或鎳-硼合金層608和金層610進行鍍覆。單個化后的粗糙化/去毛刺工藝從金屬焊墊204的未被模制化合物202覆蓋的面214、215蝕刻掉約3至15微米的金屬。這樣，設置在模制的封裝體210的周邊的每個金屬焊墊204的側面214從模制化合物202的邊緣216向內凹進值為r的量。所有金屬焊墊204的底面215也都從模制化合物202的底面203向內凹進相同的量。

在一些實施例中，金屬焊墊204包括銅。金屬焊墊204的未被模制化合物202覆蓋的面214、215可具有鈀催化的銅表面，其被鍍有如前文所述的鎳-磷或鎳-硼合金層608。金屬焊墊204的鍍覆的面214、215可覆蓋有諸如高溫抗氧化涂層的保護層612，其可包括如也在前文中描述的諸如有機磷、有機硅烷或有機磷和有機硅烷的混合物的有機化合物。在每種情況下，設置在模制的封裝體210的周邊的金屬焊墊204的鍍覆的側面214均提供lti特征。

圖9示出依照上文結合圖1至圖5描述的方法制造的并具有焊線配置的模制的半導體封裝體210的剖視圖。根據此實施例，模制的半導體封裝體210包括模制化合物202，其具有第一主表面201、與所述第一主表面201相反的第二主表面203以及在所述第一與第二主表面201、203之間延伸的邊緣216。一個或一個以上的半導體芯片700嵌入在模制化合物202中，同樣嵌入在模制化合物202中的多個金屬焊墊204電連接至每個半導體芯片700。

在焊線配置中，嵌入在模制化合物202中的半導體芯片700的底側例如通過焊接接合部704附接至引線框架的芯片焊盤702。半導體芯片700的底側可在垂直器件的情況下形成芯片700的一個端子，或者在橫向器件的情況下沒有端子。在任一情況下，在半導體芯片700的背向芯片焊盤702頂側處存在一個或一個以上的附加的端子706。頂側的端子706通過焊線708連接至引線框架的引線。引線框架的引線形成模制的封裝體210的金屬焊墊204。在一個實施例中，如圖9所示，設置在模制的封裝體210的周邊的每個金屬焊墊204的側面214均具有與引線框架相同的高度h。

金屬焊墊204具有在模制化合物202的第二主表面203處未被模制化合物202覆蓋的底面215。設置在模制的封裝體210的周邊的金屬焊墊204還具有在模制化合物202的邊緣216，即模制化合物202的切割面處未被模制化合物202覆蓋的側面214。在如前文結合圖1至圖5描述的封裝體單個化工藝之后，對金屬焊墊204的未被模制化合物202覆蓋的面214、215進行粗糙化以及利用例如鎳-磷或鎳-硼合金層608和金層610進行鍍覆。單個化后的粗糙化/去毛刺工藝從金屬焊墊204的未被模制化合物202覆蓋的面214、215蝕刻掉約3至15微米的金屬。這樣，設置在模制的封裝體210的周邊的每個金屬焊墊204的側面214從模制化合物202的邊緣216向內凹進值為r的量。所有金屬焊墊204的底面215也都從模制化合物202的底面203向內凹進相同的量。

在一些實施例中，金屬焊墊204包括銅。金屬焊墊204的未被模制化合物202覆蓋的面214、215可具有鈀催化的銅表面，其被鍍有如前文所述的鎳-磷或鎳-硼合金層608。金屬焊墊204的鍍覆的面214、215可覆蓋有諸如高溫抗氧化涂層的保護層612，其可包括如也在前文中描述的諸如有機磷、有機硅烷或有機磷和有機硅烷的混合物的有機化合物。在每種情況下，金屬焊墊204的鍍覆的側面214均提供lti特征。

為便于描述，使用諸如“之下”，“下方”，“下”，“上方”，“上”等等的空間相對術語，來解釋一個元件相對于第二元件的位置。這些術語還旨在涵蓋器件的與圖中所描繪的取向不同的各種取向。另外，諸如“第一”、“第二”等術語也用于描述各種元件、區域、部分等，并且也不旨在于限制的意義。通篇中，相似的術語指代相似的元件。

如本文所使用的，術語“具有”、“含有”、“包括”、“包含”等等是表示所陳述的元件或特征的存在性的開放性術語，而不排除附加的元件或特征。除非文中明確表示，否則詞語“一”、“一個”和“所述”旨在包括復數以及單數。

考慮到以上范圍的變化和應用，應當理解的是，本發明不受以上描述的限制，也不受附圖的限制。相反，本發明僅由所附權利要求及其法律意義上的等同方案限制。