晶片封裝體及其制造方法與流程

本發明有關于一種半導體封裝技術，特別為有關于一種晶片封裝體及其制造方法。

背景技術：

晶片封裝制程是形成電子產品過程中的重要步驟。晶片封裝體除了將晶片保護于其中，使其免受外界環境污染外，還提供晶片內部電子元件與外界的電性連接通路，例如晶片封裝體內具有導線以形成導電路徑。隨著電子產品逐漸朝向小型化發展，晶片封裝體的尺寸也逐漸縮小。

然而，當晶片封裝體的尺寸縮小時，導線的厚度及寬度變小，且導線與導線之間的間距也變窄，使得密集的線路區域內容易產生電路故障的問題。舉例來說，由金屬所構成的導線與導線之間可能出現電遷移(electromigration)的現象及/或產生賈凡尼效應(galvanic)，因而造成電性短路及/或斷路的問題，導致晶片封裝體的品質及可靠度降低。

因此，有必要尋求一種新穎的晶片封裝體及其制造方法，其能夠解決或改善上述的問題。

技術實現要素：

本發明提供一種晶片封裝體，包括：一基底，基底內的一感測區或元件區電性連接至一導電墊；一第一絕緣層，位于基底上；一重布線層，位于第一絕緣層上，重布線層的一第一部分及一第二部分電性連接至導電墊；一第二絕緣層，順應性地延伸于第一絕緣層上且包覆第一部分及第二部分的側表面；一保護層，位于第二絕緣層上，第二絕緣層的一部分位于保護層與第一絕緣層之間。

本發明還提供一種晶片封裝體，包括：一基底，基底內的一感測區或元件區電性連接至一導電墊；一第一絕緣層，位于基底上；一第一重布線層，位于第一絕緣層上，第一重布線層的一第一部分電性連接至導電墊；一第二重布線層，其一第一部分位于第一重布線層的第一部分上，且第二重布線層的一第二部分直接接觸第一絕緣層。

本發明還提供一種晶片封裝體的制造方法，包括：提供一基底，基底內的一感測區或元件區電性連接至一導電墊；在基底上形成一第一絕緣層；在第一絕緣層上形成一第二重布線層，第二重布線層的一第一部分及一第二部分電性連接至導電墊；形成一第二絕緣層，第二絕緣層順應性地延伸于第一絕緣層上且包覆第二重布線層的第一部分及第二部分的側表面；以及在第二絕緣層上形成一保護層，第二絕緣層的一部分位于保護層與第一絕緣層之間。

本發明可解決密集的線路區域內產生電路故障的問題，特別是能夠減緩或消除電遷移現象及/或賈凡尼效應，因此可大幅提升晶片封裝體的品質及可靠度。

附圖說明

圖1a至1f是繪示出根據本發明一些實施例的晶片封裝體的制造方法的剖面示意圖。

圖2a至2c是繪示出根據本發明一些實施例的晶片封裝體的制造方法的剖面示意圖。

圖3是繪示出根據本發明一些實施例的晶片封裝體的剖面示意圖。

其中，附圖中符號的簡單說明如下：

100：基底；100a：前表面；100b：背表面；100c：側表面；110：感測區或元件區；120：晶片區；130：第一絕緣層；140：導電墊150：光學部件；160：間隔層；170：蓋板；180：空腔；190：第一開口；200：第二開口；210：絕緣層；220a：第一部分；220b：第二部分；230a：第一部分；230b：第二部分；240：第二絕緣層；250：保護層；260：開口；270：導電結構；sc：切割道。

具體實施方式

以下將詳細說明本發明實施例的制作與使用方式。然而，應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定型式實施。文中所舉例討論的特定實施例僅為制造與使用本發明的特定方式，非用以限制本發明的范圍。此外，在不同實施例中可能使用重復的標號或標示。這些重復僅為了簡單清楚地敘述本發明，不代表所討論的不同實施例及/或結構之間具有任何關聯性。再者，當述及一第一材料層位于一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層的情形。

本發明一實施例的晶片封裝體可用以封裝微機電系統晶片。然而其應用不限于此，例如在本發明的晶片封裝體的實施例中，其可應用于各種包含有源元件或無源元件(activeorpassiveelements)、數字電路或模擬電路(digitaloranalogcircuits)等集成電路的電子元件(electroniccomponents)，例如是有關于光電元件(optoelectronicdevices)、微機電系統(microelectromechanicalsystem，mems)、生物辨識元件(biometricdevice)、微流體系統(microfluidicsystems)、或利用熱、光線、電容及壓力等物理量變化來測量的物理感測器(physicalsensor)。特別是可選擇使用晶圓級封裝(waferscalepackage，wsp)制程對影像感測元件、發光二極管(light-emittingdiodes，leds)、太陽能電池(solarcells)、射頻元件(rfcircuits)、加速計(accelerators)、陀螺儀(gyroscopes)、指紋辨識器(fingerprintrecognitiondevice)、微制動器(microactuators)、表面聲波元件(surfaceacousticwavedevices)、壓力感測器(processsensors)或噴墨頭(inkprinterheads)等半導體晶片進行封裝。

其中上述晶圓級封裝制程主要是指在晶圓階段完成封裝步驟后，再予以切割成獨立的封裝體，然而，在一特定實施例中，例如將已分離的半導體晶片重新分布在一承載晶圓上，再進行封裝制程，亦可稱之為晶圓級封裝制程。另外，上述晶圓級封裝制程亦適用于通過堆迭(stack)方式安排具有集成電路的多片晶圓，以形成多層集成電路(multi-layerintegratedcircuitdevices)的晶片封裝體。

以下配合圖1a至1f說明本發明一些實施例的晶片封裝體的制造方法，其中圖1a至1f是繪示出根據本發明一些實施例的晶片封裝體的制造方法的剖面示意圖。

請參照圖1a，提供一基底100，其具有一前表面100a及一背表面100b，且包括多個晶片區120。為簡化圖式，此處僅繪示出一完整的晶片區120及與其相鄰的晶片區120的一部分。在一些實施例中，基底100可為一硅基底或其他半導體基底。在一些實施例中，基底100為一硅晶圓，以利于進行晶圓級封裝制程。

基底100的前表面100a上具有一絕緣層130。一般而言，絕緣層130可由層間介電層(interlayerdielectric，ild)、金屬間介電層(inter-metaldielectric，imd)及覆蓋的鈍化層(passivation)組成。為簡化圖式，此處僅繪示出單層絕緣層130。在一些實施例中，絕緣層130可包括無機材料，例如氧化硅、氮化硅、氮氧化硅、金屬氧化物或前述的組合或其他適合的絕緣材料。

在一些實施例中，每一晶片區120的絕緣層130內具有一個或一個以上的導電墊140。在一些實施例中，導電墊140可為單層導電層或具有多層的導電層結構。為簡化圖式，此處僅以單層導電層作為范例說明。在一些實施例中，每一晶片區120的絕緣層130內包括一個或一個以上的開口，露出對應的導電墊140。

在一些實施例中，每一晶片區120內具有一感測區或元件區110。感測區或元件區110可鄰近于絕緣層130及基底100的前表面100a，且可通過絕緣層130內的內連線結構(未繪示)與導電墊140電性連接。內連線結構包括各種導電特征部件，例如導電線路、導電介層窗及導電插塞。

感測區或元件區110內包括一感測元件或其他適合的電子元件。在一些實施例中，感測區或元件區110內包括感光元件或其他適合的光電元件。在一些其他實施例中，感測區或元件區110內可包括感測生物特征的元件(例如，一指紋辨識元件)、感測環境特征的元件(例如，一溫度感測元件、一濕度感測元件、一壓力感測元件、一電容感測元件)或其他適合的感測元件。

在一些實施例中，可依序進行半導體裝置的前段(frontend)制程(例如，在基底100內制作感測區或元件區110)及后段(backend)制程(例如，在基底100上制作絕緣層130、內連線結構及導電墊140)來提供前述結構。換句話說，以下晶片封裝體的制造方法用于對完成后段制程的基底進行后續的封裝制程。

在一些實施例中，每一晶片區120內具有一光學部件150設置于基底100的前表面100a上，且對應于感測區或元件區110。在一些實施例中，光學部件150可為微透鏡陣列、濾光層、其組合或其他適合的光學部件。在一些其他實施例中，基底100的前表面100a上未設置光學部件150。

接著，在一蓋板170上形成一間隔層(或稱作圍堰(dam))160，通過間隔層160將蓋板170接合至基底100的前表面100a上，且間隔層160在每一晶片區120內的基底100與蓋板170之間形成一空腔180，使得光學部件150位于空腔180內，并通過蓋板170保護空腔180內的光學部件150。在一些其他實施例中，可先在基底100的前表面100a上形成間隔層160，之后將蓋板170接合至基底100上。

在一些實施例中，蓋板170可包括玻璃、氮化鋁(aln)、或其他適合的透明材料。在一些其他實施例中，基底100的前表面100a上未設置光學部件，且蓋板170可包括半導體材料或其他適合的非透明材料。在一些實施例中，蓋板170為暫時性基底，且在后續制程中被去除。

在一些實施例中，間隔層160大致上不吸收水氣。在一些實施例中，間隔層160不具有粘性，可通過額外的粘著膠將蓋板170貼附于基底100上。在一些其他實施例中，間隔層160具有粘性，因此可通過間隔層160將蓋板170貼附于基底100上，如此一來間隔層160可不與任何的粘著膠接觸，以確保間隔層160的位置不因粘著膠而移動。同時，由于不需使用粘著膠，可避免粘著膠溢流而污染光學部件150。在一些其他實施例中，以粘著層取代間隔層160，且基底100與蓋板170之間沒有形成空腔180。

在一些實施例中，可通過沉積制程(例如，涂布制程、物理氣相沉積制程、化學氣相沉積制程或其他適合的制程)形成間隔層160。在一些實施例中，間隔層160可包括環氧樹脂、無機材料(例如，氧化硅、氮化硅、氮氧化硅、金屬氧化物或前述的組合)、有機高分子材料(例如，聚酰亞胺樹脂(polyimide)、苯環丁烯(butylcyclobutene，bcb)、聚對二甲苯(parylene)、萘聚合物(polynaphthalenes)、氟碳化物(fluorocarbons)、丙烯酸酯(acrylates))或其他適合的絕緣材料。或者，間隔層160可包括光阻材料，且可通過曝光及顯影制程而圖案化，以露出光學部件150。

請參照圖1b，以蓋板170作為承載基底，對基底100的背表面100b進行薄化制程(例如，蝕刻制程、銑削(milling)制程、磨削(grinding)制程或研磨(polishing)制程)，以減少基底100的厚度。

接著，通過微影制程及蝕刻制程(例如，干蝕刻制程、濕蝕刻制程、等離子蝕刻制程、反應性離子蝕刻制程或其他適合的制程)，在每一晶片區120的基底100內同時形成多個第一開口190及第二開口200，第一開口190及第二開口200自基底100的背表面100b露出絕緣層130。在一些其他實施例中，可分別通過刻痕(notching)制程以及微影及蝕刻制程形成第二開口200以及第一開口190。

在一些實施例中，第一開口190對應于導電墊140而貫穿基底100，且第一開口190鄰近于前表面100a的口徑小于其鄰近于背表面100b的口徑，因此第一開口190具有傾斜的側表面，進而降低后續形成于第一開口190內的膜層的制程難度，并提高可靠度。舉例來說，由于第一開口190鄰近于前表面100a的口徑小于其鄰近于背表面100b的口徑，因此后續形成于第一開口190內的膜層(例如，后續形成的絕緣層及重布線層)能夠較輕易地沉積于第一開口190與絕緣層130之間的轉角，以避免影響電性連接路徑或產生漏電流的問題。

在一些實施例中，第二開口200為一溝槽，第二開口200沿著相鄰晶片區120之間的切割道sc延伸且貫穿基底100，使得每一晶片區120內的基底100彼此分離。第二開口200鄰近于前表面100a的口徑小于其鄰近于背表面100b的口徑，因此第二開口200具有傾斜的側表面，亦即每一晶片區120內的基底100具有傾斜的側表面100c。

在一些實施例中，相鄰兩晶片區120內的多個第一開口190沿著第二開口200間隔排列，且第一開口190與第二開口200通過基底100的側壁部分互相間隔且完全隔離。

在一些實施例中，第二開口200可沿著晶片區120延伸而環繞第一開口190。在一些其他實施例中，第一開口190與第二開口200連通。例如，第一開口190鄰近于背表面100b的部分與第二開口200鄰近于背表面100b的部分彼此連通，使得基底100具有一側壁部分低于背表面100b。換句話說，上述側壁部分的厚度小于基底100的厚度。由于第一開口190與第二開口200彼此連通，而并非通過基底100的一部分完全隔離，因此能夠防止應力累積于第一開口190與第二開口200之間的基底100，且可通過第二開口200緩和及釋放應力，進而避免基底100的側壁部分出現破裂。

請參照圖1c，可通過沉積制程(例如，涂布制程、物理氣相沉積制程、化學氣相沉積制程或其他適合的制程)，在基底100的背表面100b上形成一第一絕緣層210，第一絕緣層210順應性地沉積于第一開口190及第二開口200的側壁及底部上。在一些實施例中，第一絕緣層210可包括環氧樹脂、無機材料(例如，氧化硅、氮化硅、氮氧化硅、金屬氧化物或前述的組合)、有機高分子材料(例如，聚酰亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他適合的絕緣材料。

接著，可通過微影制程及蝕刻制程，去除第一開口190底部的第一絕緣層210及其下方的絕緣層130，使得第一開口190延伸至絕緣層130內而露出對應的導電墊140。

之后，可通過沉積制程(例如，涂布制程、物理氣相沉積制程、化學氣相沉積制程、電鍍制程、無電鍍制程或其他適合的制程)、微影制程及蝕刻制程，在第一絕緣層210上形成一層或多層圖案化的重布線層。在一些實施例中，第一重布線層包括互相電性連接的第一部分220a及第二部分220b，第二重布線層包括互相電性連接的第一部分230a及第二部分230b。

在一些實施例中，第一重布線層與第二重布線層具有大致上相同的線路圖案，例如第一部分220a與第一部分230a完全重疊且第二部分220b與第二部分230b完全重疊。換句話說，第一部分220a的側表面與第一部分230a的側表面共平面，且第二部分220b的側表面與第二部分230b的側表面共平面。

在一些其他實施例中，第一重布線層與第二重布線層具有類似的線路圖案。第一部分230a可包覆第一部分220a的側表面及頂表面，且第二部分230b可包覆第二部分220b的側表面及頂表面，因此第一部分230a及第二部分230b延伸至直接接觸第一絕緣層210。

第一重布線層與第二重布線層的厚度可相同或不同。例如，第一重布線層的厚度可小于第二重布線層的厚度。在一些其他實施例中，圖案化的重布線層僅由一層重布線層所構成。或者，圖案化的重布線層可包括三層或三層以上的重布線層。

在一些實施例中，第一部分220a以及第一部分230a位于第一開口190的側壁及底部上，例如第一部分220a以及第一部分230a順應性地延伸于第一開口190的側壁及底部上，以電性連接導電墊140。第一部分220a以及第一部分230a還自第一開口190內延伸至基底100的背表面100b上方，但第一部分220a以及第一部分230a僅局部覆蓋第一開口190周圍的背表面100b，如圖1c所示。在一些實施例中，第一部分220a以及第一部分230a與導電墊140縱向地重疊，而未與感測區或元件區110縱向地重疊。

在一些實施例中，第二部分220b以及第二部分230b位于基底100的背表面100b上方，例如第二部分220b及/或第二部分230b縱向地重疊于感測區或元件區110，而未與導電墊140縱向地重疊。在一些其他實施例中，第二部分220b及/或第二部分230b可未與感測區或元件區110縱向地重疊。

在一些實施例中，第一部分220a、第二部分220b、第一部分230a及第二部分230b通過第一絕緣層210與基底100電性隔離。第一部分220a以及第一部分230a經由第一開口190直接電性接觸或間接電性連接露出的導電墊140。因此，第一開口190內的第一部分220a以及第一部分230a也可稱為硅通孔電極(throughsiliconvia，tsv)。

在一些實施例中，第一部分220a、第二部分220b、第一部分230a及第二部分230b可包括鋁、鎳、金、銅、鉑、錫、鈦鎢、前述的組合、導電高分子材料、導電陶瓷材料(例如，氧化銦錫或氧化銦鋅)或其他適合的導電材料。舉例來說，第一部分220a及第二部分220b由鋁所構成，而第一部分230a及第二部分230b由鎳所構成。或者，第一部分220a及第二部分220b由鈦鎢所構成，而第一部分230a及第二部分230b由鋁及/或鎳所構成。

請參照圖1d，可通過沉積制程(例如，涂布制程、物理氣相沉積制程、化學氣相沉積制程或其他適合的制程)，在基底100的背表面100b上形成一第二絕緣層240。第二絕緣層240覆蓋圖案化的第一重布線層及第二重布線層，且與第一絕緣層210直接接觸。

第二絕緣層240自背表面100b沿著第一開口190及第二開口200的側壁及底部順應性地延伸于第一絕緣層210上，且第二絕緣層240覆蓋基底100的側表面100c。也就是說，位于第一開口190的側壁及底部上的第二絕緣層240的厚度大致上相同于位于第二開口200的側壁及底部上的第二絕緣層240的厚度，也大致上相同于位于背表面100b上的第二絕緣層240的厚度。

在一些實施例中，第二絕緣層240完全覆蓋第一部分220a及第二部分220b的側表面，且第二絕緣層240完全覆蓋第一部分230a及第二部分230b的側表面及頂表面。在一些實施例中，第一絕緣層210及第二絕緣層240共同包圍第二部分220b及第二部分230b。

在一些實施例中，一部分的第二絕緣層240側向地夾設于第一部分220a與第二部分220b之間。在一些實施例中，一部分的第二絕緣層240側向地夾設于兩個第二部分220b之間。

在一些實施例中，第二絕緣層240可包括無機材料(例如，氧化硅、氮化硅、氮氧化硅、金屬氧化物或前述的組合)或其他適合的絕緣材料。第二絕緣層240與第一絕緣層210可由相同的材料或不同的材料所構成。在一些實施例中，第二絕緣層240由具有高絕緣性且大致上不吸收水氣的材料所構成。

在一些實施例中，第二絕緣層240的厚度小于第一絕緣層210的厚度。例如，第一絕緣層210的厚度可為大約0.5μm至大約4μm的范圍，而第二絕緣層240的厚度可為大約0.2μm至大約0.5μm的范圍。在一些實施例中，第二絕緣層240的厚度小于第一重布線層及/或第二重布線層的厚度。例如，第二絕緣層240的厚度小于第二部分220b的厚度及/或第二部分230b的厚度，或是第二絕緣層240的厚度小于第二部分220b加上第二部分230b的厚度。

請參照圖1e，可通過沉積制程，在基底100的背表面100b上形成一保護層250。保護層250自背表面100b延伸至第二開口200內，且覆蓋基底100的側表面100c。保護層250與第二絕緣層240直接接觸。

在一些實施例中，保護層250填滿第二開口200。在一些其他實施例中，保護層250僅部分填充第二開口200而未完全填滿第二開口200。

在一些實施例中，保護層250封住第一開口190，但未填入第一開口190，使得第一開口190內的第二絕緣層240與保護層250之間形成一孔洞。在一些其他實施例中，保護層250可局部填充第一開口190或完全填滿第一開口190。

在一些實施例中，保護層250與第一部分220a、第二部分220b、第一部分230a及第二部分230b完全隔離而未直接接觸。在一些實施例中，一部分的第二絕緣層240縱向及/或側向地夾設于第一部分230a與保護層250之間。一部分的第二絕緣層240縱向及/或側向地夾設于第二部分230b與保護層250之間。在一些實施例中，一部分的第二絕緣層240側向地夾設于第一部分220a與保護層250之間。一部分的第二絕緣層240側向地夾設于第二部分220b與保護層250之間。

在一些實施例中，保護層250與第一絕緣層210完全分離而未直接接觸。在一些實施例中，一部分的第二絕緣層240縱向地夾設于保護層250與第一絕緣層210之間，也側向地夾設于第一部分220a與第二部分220b之間。

在一些實施例中，保護層250可包括環氧樹脂、綠漆、無機材料(例如，氧化硅、氮化硅、氮氧化硅、金屬氧化物或前述的組合)、有機高分子材料(例如，聚酰亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他適合的絕緣材料。

在一些實施例中，第二絕緣層240與保護層250由不同的材料所構成。舉例來說，第二絕緣層240的材料相較于保護層250的材料具有較高的絕緣性。再者，保護層250的材料可能會吸收水氣，而第二絕緣層240的材料不具吸水性。

接著，可通過微影制程及蝕刻制程，在基底100的背表面100b上的保護層250及第二絕緣層240內形成一個或多個開口260，以露出第二部分230b的一部分。

在一些實施例中，第二絕緣層240內的開口260的寬度相同于保護層250內的開口260的寬度。在一些其他實施例中，第二絕緣層240內的開口260的寬度大于保護層250內的開口260的寬度。例如，采用濕式蝕刻制程形成開口260時，可能會對第二絕緣層240過度蝕刻而產生底切(undercut)現象。

請參照圖1f，可通過電鍍制程、網版印刷制程或其他適合的制程，在開口260內填入導電結構270(例如，焊球、凸塊或導電柱)，以與露出的第二部分230b電性連接。在一些實施例中，導電結構270可包括錫、鉛、銅、金、鎳、或前述的組合。

在一些實施例中，導電結構270與第二絕緣層240直接接觸。在一些實施例中，導電結構270的下部被第二絕緣層240及保護層250連續地環繞。在一些實施例中，導電結構270與露出的第二部分230b之間可選擇性形成其他接合層，舉例來說，接合層可包括鎳層、金層、其他適合的材料層或其組合。在一些實施例中，接合層與第二絕緣層240直接接觸，而導電結構270與第二絕緣層240彼此分隔。

接著，沿著切割道sc(等同于沿著第二開口200)切割保護層250、第二絕緣層240、第一絕緣層210、間隔層160及蓋板170，以形成多個獨立的晶片封裝體。舉例來說，可使用切割刀具或雷射進行切割制程，其中使用雷射切割制程可以避免上下膜層發生位移。切割后的基底100及絕緣層130可視為一晶片/晶粒。

根據本發明的上述實施例，特別形成第二絕緣層來完全覆蓋圖案化的重布線層的側表面及/或頂表面。第二絕緣層具有高絕緣性，且可有效隔絕外界的污染物，例如第二絕緣層可防止水氣侵入圖案化的重布線層內。如此一來，能夠通過第二絕緣層減緩或消除圖案化的重布線層之間的電遷移現象，避免第一重布線層與第二重布線層之間因離子遷移(例如，鎳或其他金屬離子)形成不必要的連接而造成短路，也避免第一重布線層及/或第二重布線層內因離子遷移出現空洞而造成斷路，因此可改善晶片封裝體的品質及可靠度。

以下配合圖2a至2c說明本發明一些實施例的晶片封裝體的制造方法。圖2a至2c是繪示出根據本發明一些實施例的晶片封裝體的制造方法的剖面示意圖，其中相同于圖1a至1f中的部件使用相同的標號并省略其說明。

請參照圖2a，提供如圖1b所示的結構，并通過與圖1c相同或相似的步驟，形成第一絕緣層210。接著，可通過微影制程及蝕刻制程，去除第一開口190底部的第一絕緣層210及其下方的絕緣層130，使得第一開口190延伸至絕緣層130內而露出對應的導電墊140。

之后，可通過沉積制程(例如，涂布制程、物理氣相沉積制程、化學氣相沉積制程、電鍍制程、無電鍍制程或其他適合的制程)、微影制程及蝕刻制程，在第一絕緣層210上形成圖案化的第一重布線層。在一些實施例中，第一重布線層包括第一部分220a。第一重布線層可包括單層材料層或多層材料層。

在一些實施例中，第一部分220a位于第一開口190的側壁及底部上，例如第一部分220a順應性地延伸于第一開口190的側壁及底部上。第一部分220a還自第一開口190內延伸至基底100的背表面100b上方，但第一部分220a僅局部覆蓋第一開口190周圍的背表面100b。在一些實施例中，第一部分220a與導電墊140縱向地重疊，而未與感測區或元件區110縱向地重疊。

在一些實施例中，第一部分220a可包括鋁、鎳、金、銅、鉑、錫、鈦鎢、前述的組合、導電高分子材料、導電陶瓷材料(例如，氧化銦錫或氧化銦鋅)或其他適合的導電材料。

在一些實施例中，第一部分220a作為導電墊140與后續形成于第一部分220a上方的材料層之間的隔離層。舉例來說，第一部分220a的材料(例如，鈦鎢或其他材料)可避免導電墊140的材料(例如，銅或其他材料)與后續形成的材料層(例如，鋁或其他材料)彼此反應而產生遷移或擴散現象。因此，第一部分220a能夠防止導電墊140與后續形成的材料層出現層離(delamination)的問題，也避免晶片封裝體的性能降低。

請參照圖2b，可通過沉積制程(例如，涂布制程、物理氣相沉積制程、化學氣相沉積制程、電鍍制程、無電鍍制程或其他適合的制程)、微影制程及蝕刻制程，在第一絕緣層210及第一部分220a上形成圖案化的第二重布線層。在一些實施例中，第二重布線層包括互相電性連接的第一部分230a及第二部分230b。第二重布線層可包括單層材料層或多層材料層。

在一些實施例中，第一部分230a與第一部分220a具有大致上相同的線路圖案，例如第一部分230a與第一部分220a完全重疊。在一些其他實施例中，第一部分230a與第一部分220a具有類似的線路圖案，例如第一部分230a可包覆第一部分220a的側表面及頂表面，因此第一部分230a延伸至直接接觸第一絕緣層210。

在一些實施例中，第一部分230a位于第一開口190內的第一部分220a上，例如第一部分230a沿著第一開口190的側壁及底部順應性地延伸。第一部分230a還自第一開口190內延伸至基底100的背表面100b上方，但第一部分230a僅局部覆蓋第一開口190周圍的背表面100b。

在一些實施例中，第一部分230a與導電墊140縱向地重疊，而未與感測區或元件區110縱向地重疊。在一些實施例中，第二部分230b位于基底100的背表面100b上方，例如第二部分230b縱向地重疊于感測區或元件區110，但第二部分230b未與導電墊140縱向地重疊。

在一些實施例中，第二部分230b的底表面低于第一部分230a的底表面，因此第二部分230b的底表面與第一部分230a的底表面不共平面。在一些實施例中，第二部分230b的底表面與一部分的第一部分220a的底表面大致上共平面。

在一些實施例中，第二部分230b與第一絕緣層210直接接觸，而一部分的第一部分220a將第一部分230a與第一絕緣層210互相分隔。在一些實施例中，一部分的第一部分220a夾設于第一部分230a與第一絕緣層210之間，另一部分的第一部分220a夾設于第一部分230a與導電墊140之間。

在一些實施例中，第一部分230a及第二部分230b可包括鋁、鎳、金、銅、鉑、錫、鈦鎢、前述的組合、導電高分子材料、導電陶瓷材料(例如，氧化銦錫或氧化銦鋅)或其他適合的導電材料。在一些實施例中，第一部分220a由鈦鎢所構成，而第一部分230a及第二部分230b由鋁及/或鎳所構成。

在某些情況下，一層以上的重布線層由不同的材料所構成，使得一層以上的重布線層之間可能因不同的電位差而產生賈凡尼效應，導致不同的材料層之間產生置換反應。舉例來說，鈦鎢層和鎳層或其他材料層之間可能產生賈凡尼效應，導致鎳離子遷移或擴散至鈦鎢層內。

根據本發明的上述實施例，第一重布線層僅包括作為隔離層的第一部分220a，而沒有形成于感測區或元件區110上的部份(例如，圖1c所示的第二部分220b)，因此可避免感測區或元件區110上的第一重布線層與第二重布線層之間產生賈凡尼效應，進而確保晶片封裝體的電性表現。

在某些情況下，在沉積一層以上的重布線層之后對一層以上的重布線層進行蝕刻制程。然而，由于上層重布線層覆蓋住下層重布線層，蝕刻劑僅能自下層重布線層的側表面進行去除，因此難以順利地將下層重布線層圖案化，進而出現下層重布線層的殘留物。

根據本發明的上述實施例，在沉積第二重布線層之前，先對已沉積的第一重布線層進行蝕刻制程，蝕刻劑可自第一重布線層的整個頂表面進行去除，因此有利于第一重布線層的圖案化，而不會產生殘留物。

舉例來說，先使用第一罩幕層將沉積的第一重布線層圖案化為第一部分220a，之后沉積第二重布線層，并使用第二罩幕層將第二重布線層圖案化為第一部分230a及第二部分230b，其中第一罩幕層與第二罩幕層具有不同的開口圖案。如此一來，能夠大致上完全去除位于感測區或元件區110上的第一重布線層(例如，圖1c所示的第二部分220b)，使得感測區或元件區110上不會出現第一重布線層的殘留物，可避免殘留物對晶片封裝體的可靠度造成負面影響。

請參照圖2c，可通過與第1e至1f圖相同或相似的步驟，依序形成保護層250、保護層250的開口260及導電結構270。接著，進行切割制程，以形成多個獨立的晶片封裝體。

在一些實施例中，保護層250未填入第一開口190，使得第一開口190內的第一部分230a與保護層250之間形成一孔洞。如此一來，后續制程中遭遇熱循環(thermalcycle)時，孔洞能夠作為保護層250與第一部分220a以及第一部分230a之間的緩沖，以降低由于熱膨脹系數不匹配所引發不必要的應力，且防止外界溫度或壓力劇烈變化時保護層250會過度拉扯第一部分220a以及第一部分230a，進而可避免靠近導電墊結構的第一部分220a以及第一部分230a剝離甚至斷路的問題。在一些其他實施例中，保護層250可局部填充第一開口190或完全填滿第一開口190。

在一些實施例中，保護層250與第一部分220a、第一部分230a及第二部分230b直接接觸。保護層250也與第一絕緣層210直接接觸。在一些實施例中，一部分的保護層250側向地夾設于第一部分220a與第二部分230b之間。一部分的保護層250側向地夾設于多個第二部分230b之間。在一些實施例中，第二部分230b局部縱向地夾設于保護層250與第一絕緣層210之間。

在一些實施例中，導電結構270與露出的第二部分230b之間可選擇性形成其他接合層，舉例來說，接合層可包括鎳層、金層、其他適合的材料層或其組合。

本發明的上述各種實施例可解決密集的線路區域內產生電路故障的問題，特別是能夠減緩或消除電遷移現象及/或賈凡尼效應，因此可大幅提升晶片封裝體的品質及可靠度。

本發明的上述實施例也可具有許多變化及/或更動，例如圖1a至1f的實施例也可與圖2a至2c的實施例互相結合。舉例來說，請參照圖3，提供如圖2b所示的結構，并通過與圖1d至1f相同或相似的步驟形成圖3中的晶片封裝體。在圖3中，第二部分230b與第二絕緣層240及第一絕緣層210直接接觸，且第二部分230b局部縱向地夾設于第二絕緣層240與第一絕緣層210之間。

可以理解的是，圖3中的晶片封裝體可具有圖1f及/或圖2c中的晶片封裝體所具有的前述優點及技術效果。

為了說明本發明實施例，此處使用具有前照式(frontsideillumination，fsi)感測裝置的晶片封裝體作為范例。然而，本發明實施例也可適用于具有背照式(backsideillumination，bsi)感測裝置的晶片封裝體。再者，上述晶片封裝體的制造方法并不限定于具有光學感測裝置的晶片封裝體，其亦可應用于其他類型的晶片封裝體，例如可應用于具有生物特征感測元件或環境特征感測元件的晶片封裝體、或其他適合的晶片封裝體。

以上所述僅為本發明較佳實施例，然其并非用以限定本發明的范圍，任何熟悉本項技術的人員，在不脫離本發明的精神和范圍內，可在此基礎上做進一步的改進和變化，因此本發明的保護范圍當以本申請的權利要求書所界定的范圍為準。