陣列基板以及具有該陣列基板的液晶面板的制作方法

本發明屬于電氣保護領域，特別涉及一種能夠有效釋放靜電電壓的陣列基板以及具有該陣列基板的液晶面板。

背景技術：

液晶面板器件在生產制造過程中或工作在一定的電壓、電流和功耗限定范圍內時，大量聚集的靜電荷在條件適宜時會產生高壓放電，靜電放電(ESD，Elctro-Static Discharge)通過電路器件引線的高壓瞬時傳送，可能會使電路器件的絕緣層擊穿，造成電路器件的功能喪失。低溫多晶硅(LTPS，Low Temperature Poly-Silicon)技術應用在顯示面板上時，由于TFT模塊的引入，數字信號要在更高的頻率上工作，則增加了靜電放電事件在電路器件上發生的概率。且低溫多晶硅陣列基板(Array)結構設計中，可以為顯示區提供柵極驅動信號的驅動電路區(GOA)往往含有較大面積的金屬，容易受靜電放電事件影響，產生較大的靜電電壓。驅動電路區的靜電電壓可沿柵極線傳入顯示區，造成與驅動電路區相鄰的顯示區邊緣像素損壞。

現有技術中，通常通過在顯示區邊緣設置虛擬像素區(Dummy Pixel)的方法來達到靜電保護的目的。該方法的原理是使靜電電壓在虛擬像素區充分釋放，避免靜電的高電壓繼續傳入顯示區而造成顯示區的像素被擊傷。

例如，如圖1所示，其為現有的陣列基板的局部示意圖。所述陣列基板主要包括：虛擬像素區1’、源極線2’、柵極線3’、多晶硅走線4’、像素ITO走線5’、顯示區6’以及驅動電路區7’。其中，所述虛擬像素區1’位于顯示區6’的邊緣，即顯示區6’與驅動電路區7’之間。源極線2’與柵極線3’異面垂直，多晶硅走線4’與柵極線3’異面交叉，且多晶硅走線4’與源極線2’通過過孔(圖中未標示)連接。在陣列基板的制造過程中，驅動電路區7’產生的ESD高電壓在沿柵極線3’傳入顯示區6’前，由于柵極線3’僅和虛擬像素區1’中的多晶硅走線4’異面重疊二次，(柵極線3’和多晶硅走線4’之間僅隔著約100納米厚的柵極絕緣層，柵極線3’和多晶硅走線4’之間的高電壓差容易造成柵極絕緣層被擊穿)，重疊面積非常有限，因此常常有未被釋放掉的ESD高電壓繼續傳入顯示區6’而造成顯示區6’的像素被擊傷，在顯示區6’邊緣造成異常亮點或暗點。

換言之，本申請的發明人發現，當虛擬像素區1’內的多晶硅走線4’與柵極線3’異面重疊的面積等于或小于顯示區6’內的多晶硅走線4’與柵極線3’異面重疊的面積時，無法有效釋放掉靜電電壓。因此在靜電電壓過大時，虛擬像素區無法對其進行充分釋放，致使靜電電壓繼續沿柵極線傳入顯示區，破壞顯示區像素功能。

技術實現要素：

本發明目的在于提供一種陣列基板以及具有該陣列基板的液晶面板，其能夠有效釋放靜電電壓，大大削弱可能會繼續沿柵極線傳入顯示區的靜電電壓，避免破壞顯示區像素功能。

為達上述目的，本發明提供一種陣列基板，其包括：虛擬像素區、顯示區以及驅動電路區，所述虛擬像素區位于顯示區與驅動電路區之間，所述顯示區和虛擬像素區內均設置有異面交叉的多晶硅走線和柵極線；

其中，所述虛擬像素區內的多晶硅走線與柵極線異面重疊的面積大于顯示區內的多晶硅走線與柵極線異面重疊的面積。

所述的陣列基板，其中，在虛擬像素區內，多晶硅走線與柵極線異面交叉至少三次。

所述的陣列基板，其中，在虛擬像素區內，多晶硅走線與柵極線異面交叉七次。

所述的陣列基板，其中，在虛擬像素區內，與柵極線異面交叉的多晶硅走線為并聯連接。

所述的陣列基板，其中，在虛擬像素區內，與柵極線異面交叉的多晶硅走線為串聯連接。

所述的陣列基板，其中，在虛擬像素區內，虛擬像素區內的多晶硅走線的線寬大于顯示區內的多晶硅走線的線寬。

所述的陣列基板，其中，在虛擬像素區內，虛擬像素區內的柵極線的線寬大于顯示區內的柵極線的線寬。

所述的陣列基板，其中，在虛擬像素區與顯示區之間還設置有過渡區，所述過渡區內的多晶硅走線與柵極線之間的重疊面積小于或等于虛擬像素區內的多晶硅走線與柵極線之間的重疊面積，并且所述過渡區內的多晶硅走線與柵極線之間的重疊面積大于或等于顯示區內的多晶硅走線與柵極線之間的重疊面積。

所述的陣列基板，其中，所述過渡區為虛擬像素區或顯示區。

本發明還提供一種液晶面板，其包括上述的陣列基板。

綜上所述，本發明的有益效果是：

1、通過使虛擬像素區內的多晶硅走線與柵極線的重疊面積大于顯示區內的多晶硅走線與柵極線的重疊面積，使得虛擬像素區能夠從而有效釋放掉靜電電壓，避免顯示區的像素被擊傷，因此能提升顯示面板制造的良率。

2、通過在虛擬像素區與顯示區之間設置過渡區，所述過渡區可以是虛擬像素區，也可以是顯示區，并且所述過渡區內的多晶硅走線與柵極線之間的重疊面積可以小于或等于虛擬像素區內的多晶硅走線與柵極線之間的重疊面積，并且所述過渡區內的多晶硅走線與柵極線之間的重疊面積可以大于或等于顯示區內的多晶硅走線與柵極線之間的重疊面積，實現進一步釋放掉靜電電壓，提高對顯示區的靜電保護。

附圖說明

在下文中將基于實施例并參考附圖來對本發明進行更詳細的描述。其中：

圖1是現有的陣列基板的局部示意圖；

圖2是根據本發明的陣列基板的一個優選實施例的局部示意圖；

圖3是根據本發明的陣列基板的另一優選實施例的局部示意圖。

在附圖中，相同的部件使用相同的附圖標記。附圖并未按照實際的比例。

具體實施方式

下面將結合附圖對本發明作進一步說明。

如圖2所示，其為根據本發明的陣列基板的一個優選實施例的局部示意圖。所述陣列基板主要包括：虛擬像素區1、源極線2、柵極線3、多晶硅走線4、像素ITO走線5、顯示區6以及驅動電路區7。其中，所述虛擬像素區1位于顯示區6的邊緣，即顯示區6與驅動電路區7之間。所述顯示區6和虛擬像素區1內均設置有源極線2、柵極線3、多晶硅走線4以及像素ITO走線5，源極線2與柵極線3異面垂直，多晶硅走線4與柵極線3異面交叉，且多晶硅走線4與源極線2通過過孔(圖中未標示)連接。

本發明的改進在于，使得虛擬像素區1內的多晶硅走線4與柵極線3異面重疊的面積大于顯示區6內的多晶硅走線4與柵極線3異面重疊的面積，從而有效釋放掉靜電電壓，避免顯示區6的像素被擊傷，因此能提升顯示面板制造的良率。

具體地，在虛擬像素區內1，多晶硅走線4可以與柵極線3異面交叉至少三次，從而使得虛擬像素區1內的多晶硅走線4與柵極線3異面重疊的面積大于顯示區6內的多晶硅走線4與柵極線3異面重疊的面積50％，由此增加多晶硅走向4與柵極線3之間的電容，使得虛擬像素區1能夠釋放掉靜電電壓，對顯示器6進行靜電保護。

更具體地，圖2中所示的多晶硅走線4與柵極線3異面交叉了七次，這使得虛擬像素區1內的多晶硅走線4與柵極線3異面重疊的面積明顯大于顯示區6內的多晶硅走線4與柵極線3異面重疊的面積三倍之多，完全可以釋放掉靜電電壓，避免顯示區6的像素被擊傷。需要說明的是，多晶硅走線4與柵極線3異面交叉的次數并不以上述實施例為限，也可以是四次、五次、六次、八次等等。

優選地，在虛擬像素區內1，與柵極線3異面交叉的多晶硅走線4為并聯連接，便于加工，生產成本可以得到有效控制。當然，與柵極線3異面交叉的多晶硅走線4也可以為串聯連接。

當然，本發明并不希望對多晶硅走線4的形狀及連接方式做任何限定，其可以是任何的規則形狀或不規則形狀，只要保證虛擬像素區1內的多晶硅走線4與柵極線3異面重疊的面積大于顯示區6內的多晶硅走線4與柵極線3異面重疊的面積即可。

例如，在虛擬像素區1內，多晶硅走線4在與柵極線3異面重疊的部分為加粗設計，而柵極線3也可以在異面重疊的部分進行加粗設計，換言之，使虛擬像素區1內的多晶硅走線4的線寬大于顯示區6內的多晶硅走線的線寬，和/或使虛擬像素區1內的柵極線3的線寬大于顯示區6內的多晶硅走線的線寬，從而在虛擬像素區1內增加多晶硅走線4與柵極線3的重疊面積，增加二者之間的電容，從而有效釋放掉靜電電壓。

所述多晶硅走線4是利用多晶硅層圖案化后制得的，其相比于制造現有的多晶硅走線并沒有增加工序，在不增加成本的前提下可以實現對顯示區的靜電保護。具體地，所述多晶硅走線單元1可通過薄膜沉積及曝光、蝕刻的方法制得，但不僅限于此方法。

再如圖3所示，其為根據本發明的陣列基板的另一優選實施例的局部示意圖。該實施例與上一實施例的區別在于，在虛擬像素區1與顯示區6之間還設置有過渡區8，所述過渡區8可以是虛擬像素區，也可以是顯示區。

所述過渡區8內的多晶硅走線4與柵極線3之間的重疊面積可以小于或等于虛擬像素區1內的多晶硅走線4與柵極線3之間的重疊面積，并且所述過渡區8內的多晶硅走線4與柵極線3之間的重疊面積可以大于或等于顯示區6內的多晶硅走線4與柵極線3之間的重疊面積。

如此一來，當過渡區8為虛擬像素區時，如果圖3中的第一列虛擬像素區(圖中標記為“1”)仍未能充分釋放靜電電壓時，第二列虛擬像素區(圖中標記為“8”)繼續釋放靜電電壓，從而確保當電壓繼續加載在顯示區6時，不會出現顯示區內的柵極絕緣層被擊穿的情況。

當過渡區8為顯示區時，如果圖3中的虛擬像素區(圖中標記為“1”)仍未能充分釋放靜電電壓時，那么作為顯示區的邊緣位置(圖中標記為“8”)將繼續釋放靜電電壓，從而確保當電壓繼續加載在顯示區6的逐漸靠近中部位置時，不會出現顯示區內的柵極絕緣層被擊穿的情況。

這樣設計的目的一方面是考慮到顯示區使用時產生的靜電電壓應該有靜電保護裝置進行釋放；另一方面是考慮到液晶面板生產過程中產生的靜電電壓時有由驅動電路區向顯示區傳遞的，該過程電壓逐漸被消耗，也就說顯示區邊緣部位電壓較大，靠近顯示區中心部位的靜電電壓較小，則設計液晶面板結構時將顯示區邊緣部位的像素中多晶硅走線單元的柵形部多晶硅走線數量大于等于靠近顯示區中心部的像素中多晶硅走線單元的柵形部多晶硅走線數量。需要說明的是，由于過渡區8位于顯示區的邊緣位置，因此不會對顯示區6的成像效果有任何的負面影響。

此外，雖然在圖3中，虛擬像素區1和過渡區8分別設計為一列，顯示區為無數列，然而在實際生產過程中，可根據所生產的液晶面板的結構需要和生產條件需要，來設計虛擬像素區、過渡區與顯示區內像素的列數。在一定生產工藝、工裝條件及液晶面板使用條件下，獲得不同部位最佳多晶硅走線結構。

本發明還提供一種液晶面板，其具有上述任一種結構形式的陣列基板。

綜上所述，本發明的有益效果是：

1、通過使虛擬像素區內的多晶硅走線與柵極線的重疊面積大于顯示區內的多晶硅走線與柵極線的重疊面積，使得虛擬像素區能夠從而有效釋放掉靜電電壓，避免顯示區的像素被擊傷，因此能提升顯示面板制造的良率。

2、通過在虛擬像素區與顯示區之間設置過渡區，所述過渡區可以是虛擬像素區，也可以是顯示區，并且所述過渡區內的多晶硅走線與柵極線之間的重疊面積可以小于或等于虛擬像素區內的多晶硅走線與柵極線之間的重疊面積，并且所述過渡區內的多晶硅走線與柵極線之間的重疊面積可以大于或等于顯示區內的多晶硅走線與柵極線之間的重疊面積，實現進一步釋放掉靜電電壓，提高對顯示區的靜電保護。

雖然已經參考優選實施例對本發明進行了描述，但在不脫離本發明的范圍的情況下，可以對其進行各種改進并且可以用等效物替換其中的部件。尤其是，只要不存在結構沖突，各個實施例中所提到的各項技術特征均可以任意方式組合起來。本發明并不局限于文中公開的特定實施例，而是包括落入權利要求的范圍內的所有技術方案。