可變電阻存儲器件的制作方法

實施方式涉及一種可變電阻存儲器件。

背景技術：

近來，已經開發了具有可變電阻特性的存儲器件。例如，已經開發了相變隨機存取存儲器(pram)器件、電阻隨機存取存儲器(reram)器件、磁隨機存取存儲器(mram)器件。

在以上存儲器件中，包括選擇元件和可變電阻元件的存儲單元可以形成在下電極和上電極之間或者在下導電線和上導電線之間。當存儲單元設置成陣列時，可以提高每個存儲單元的操作可靠性。

技術實現要素：

實施方式可以通過提供一種可變電阻存儲器件來實現，該可變電阻存儲器件包括：選擇圖案；中間電極，接觸選擇圖案的第一表面；可變電阻圖案，相對于選擇圖案在中間電極的相反側；以及第一電極，接觸選擇圖案的第二表面并包括n型半導體材料，選擇圖案的第二表面與其第一表面相反。

實施方式可以通過提供一種可變電阻存儲器件來實現，該可變電阻存儲器件包括：選擇圖案，包括雙向閾值開關(ots)材料；中間電極，接觸選擇圖案的第一表面；可變電阻圖案，相對于選擇圖案在中間電極的相反側；以及第一電極，接觸選擇圖案的第二表面并包括具有大于約4ev的功函數的導電材料，選擇圖案的第二表面與其第一表面相反。

實施方式可以通過提供一種可變電阻存儲器件來實現，該可變電阻存儲器件包括：基板；第一導電線，在所述基板上沿著第一方向彼此相鄰，每個第一導電線在與第一方向交叉的第二方向上延伸，并且第一方向和第二方向平行于基板的上表面；第二導電線，沿著第二方向彼此相鄰并在第一導電線上方，每個第二導電線在第一方向上延伸；以及多個第一存儲單元，在第一導電線和第二導電線之間，第一存儲單元在第一導電線和第二導電線的在基本上垂直于基板的上表面的垂直方向上的相應交疊區域中，每個第一存儲單元包括：選擇圖案，該選擇圖案包括雙向閾值開關(ots)材料；中間電極，接觸選擇圖案的第一表面；可變電阻圖案，關于中間電極而與選擇圖案相反；以及第一電極，接觸選擇圖案的第二表面并包括n型半導體材料或具有大于約4ev的功函數的導電材料，選擇圖案的第二表面與其第一表面相反。

實施方式可以通過提供一種可變電阻存儲器件來實現，該可變電阻存儲器件包括：基板；第一導電線，在基板上沿著第一方向彼此相鄰，每個第一導電線在與第一方向交叉的第二方向上延伸，并且第一方向和第二方向平行于基板的上表面；第二導電線，在第一導電線上方沿著第二方向彼此相鄰，每個第二導電線在第一方向上延伸；以及多個第一存儲單元，在第一導電線和第二導電線之間，存儲單元在第一導電線和第二導電線的在基本上垂直于基板的上表面的垂直方向上的相應交疊區域中，并且每個存儲單元包括：選擇圖案，該選擇圖案包括雙向閾值開關(ots)材料；中間電極，接觸選擇圖案的第一表面；可變電阻圖案，相對于選擇圖案在中間電極的相反側；以及勢壘圖案，與選擇圖案的第二表面接觸，選擇圖案的第二表面與其第一表面相反，并且勢壘圖案和選擇圖案形成pn結或肖特基勢壘。

實施方式可以通過提供一種可變電阻存儲器件來實現，該可變電阻存儲器件包括：選擇圖案；可變電阻圖案；中間電極，在選擇圖案和可變電阻圖案之間；外層，在所述選擇圖案上，使得選擇圖案在外層和中間電極之間，外層接觸選擇圖案的表面，其中可變電阻存儲器件包括在外層和選擇圖案之間的界面處的pn結或肖特基勢壘。

附圖說明

通過參照附圖詳細描述示范性實施方式，各特征對于本領域技術人員將變得明顯，附圖中：

圖1和圖2示出根據示例實施方式的可變電阻存儲單元的截面圖；

圖3和圖4示出根據示例實施方式的可變電阻存儲單元的截面圖；

圖5示出曲線圖，示出根據示例實施方式的可變電阻存儲單元中的截止電流的減小；

圖6至圖8示出根據示例實施方式的可變電阻存儲器件的平面圖和截面圖；

圖9至圖12示出根據示例實施方式的制造可變電阻存儲器件(例如圖6至圖8所示的可變電阻存儲器件)的方法中的階段的截面圖；

圖13和圖14示出根據示例實施方式的可變電阻存儲器件的截面圖；

圖15和圖16示出根據示例實施方式的可變電阻存儲器件的截面圖；

圖17至圖23示出根據示例實施方式的制造可變電阻存儲器件(例如圖15和圖16所示的可變電阻存儲器件)的方法中的階段的截面圖；

圖24和圖25示出截面圖，示出根據示例實施方式的可變電阻存儲器件的截面圖；

圖26和圖27示出根據示例實施方式的可變電阻存儲器件的截面圖；

圖28至圖37示出根據示例實施方式的制造可變電阻存儲器件(例如圖26和27的可變電阻存儲器件)的方法中的階段的截面圖；

圖38和圖39示出根據示例實施方式的可變電阻存儲器件的截面圖；

圖40a和40b至46a和46b示出根據示例實施方式的制造可變電阻存儲器件(例如圖38至39所示的可變電阻存儲器件)的方法中的階段的截面圖；

圖47和圖48示出根據示例實施方式的可變電阻存儲器件的截面圖；

圖49至圖53a和53b示出根據示例實施方式的制造可變電阻存儲器件(例如圖47和圖48所示的可變電阻存儲器件)的方法中的階段的截面圖；

圖54示出根據示例實施方式的可變電阻存儲器件的截面圖；以及

圖55至圖60示出根據示例實施方式的制造可變電阻存儲器件的方法中的階段的截面圖。

具體實施方式

圖1和圖2示出根據示例實施方式的可變電阻存儲單元的截面圖。

如圖1所示，可變電阻存儲單元可以包括例如順序地堆疊的下電極100、選擇圖案110、中間電極120、可變電阻圖案130和上電極140。在一實施方式中，可以省略上電極140。

下電極100可以接觸選擇圖案110的下表面。例如，下電極100可以用作用于將電流傳輸到選擇圖案110的介質圖案。

在示例實施方式中，下電極100可以包括n型半導體材料。在一實施中，下電極100可以包括摻雜有n型雜質(例如磷、砷等)的硅、鍺或硅鍺。下電極100可以包括摻雜有n型雜質的iii-v族半導體化合物，例如inp、gap、gaas、gasb等。如這里所用的，術語“或”不是排他術語，使得“a或b”將包括a、b或a和b。

在示例實施方式中，下電極100可以包括n型硫族化物材料。隨著其鍺和/或硅的含量增加，n型硫族化物材料可以具有增加的n型性質。例如，n型硫族化物材料可以具有等于或大于約70wt％的鍺和/或硅的含量。

在示例實施方式中，下電極100可以包括具有等于或大于目標功函數的功函數的導電材料。

在示例實施方式中，目標功函數可以被設定為約4ev。例如，目標功函數可以被設定為4ev，其是用于公共電極的金屬鈦或鈦氮化物的功函數，并且下電極100可以包括具有大于目標功函數的功函數的導電材料。

例如，下電極100可以包括金屬鎢、鎢氮化物、金屬鉭或鉭氮化物，其可以具有約4.8ev的功函數。

在示例實施方式中，目標功函數可以被設定為約5ev。在這種情況下，下電極100可以包括無定形碳(約5ev功函數)、鈷(約5ev功函數)、鎳(約5.2ev功函數)或釕(約5.8ev功函數)。這些可以被單獨使用或以其組合使用。

在示例實施方式中，下電極100可以包括無定形碳或釕。

在示例實施方式中，下電極100可以包括用碳摻雜的導電材料從而具有增大的功函數。在這種情況下，下電極100可以包括鈦碳氮化物、鈦硅碳氮化物等。

選擇圖案110可以接觸下電極100的上表面或內表面。選擇圖案110可以包括在下電極100和中間電極120之間處于非晶狀態、具有變化電阻的材料。例如，相對高的電阻狀態(例如關斷狀態)和相對低的電阻狀態(例如導通狀態)可以在選擇圖案110中可逆地重復。

在示例實施方式中，選擇圖案110可以包括雙向閾值開關(ots)材料。在示例實施方式中，選擇圖案110可以包括砷，并且還可以包括硅、鍺、銻、碲、硒、銦和錫中的至少兩種。在示例實施方式中，選擇圖案110可以包括硒，并且還可以包括砷、硅、鍺、銻、碲、銦和錫中的至少兩種。

在示例實施方式中，選擇圖案110可以包括例如astegesiin、gete、snte、gese、snse、astegesisbs、astegesiinp、astegesi、as2te3ge、as2se3ge、as25(te90ge10)75、te40as35si18ge6.75in0.25、te28as34.5ge15.5s22、te39as36si17ge7p、as10te21s2ge15se50sb2、si5te34as28ge11s21se1、astegesisens、astegesip、asse、asgese、astegese、znte、getepb、gesete、alaste、seasgec、setegesi、gesbtese、gebitese、geassbse、geasbite、geasbise、gexse1-x等。在示例實施方式中，選擇圖案110還可以包括摻雜劑，例如碳、硼、氧、氮、硫或磷。

選擇圖案110可以具有p型半導體性質。例如，隨著例如碲、硒、砷、硫等的含量增加，選擇圖案110可以具有增強的p型性質。

在示例實施方式中，當下電極100包括n型半導體材料時，pn結可以通過選擇圖案110和下電極100形成。

在示例實施方式中，當下電極100包括具有等于或大于目標功函數(例如4ev)的功函數的導電材料時，肖特基勢壘可以形成在選擇圖案110和下電極100之間。

由于通過下電極100的pn結和肖特基勢壘，可變電阻存儲單元的截止電流可以減小，而不改變選擇圖案110的化學、機械或電特性，例如熱穩定性、閾值電壓等。

中間電極120可以形成在選擇圖案110和可變電阻圖案130之間。例如，中間電極120可以用作可向可變電阻圖案130提供焦耳熱的加熱電極。

在實施方案中，中間電極120可以包括金屬氮化物或金屬硅氮化物，例如鈦氮化物、鈦硅氮化物、鎢氮化物、鎢硅氮化物、鉭氮化物、鉭硅氮化物、鋯氮化物、鋯硅氮化物等。

在示例實施方式中，中間電極120可以包括碳、含碳的金屬或含碳的金屬氮化物。例如，中間電極120可以包括碳、碳氮化物、鈦碳氮化物或鉭碳氮化物。

可變電阻圖案130可以包括其相可以由于從中間電極120傳遞的焦耳熱引起的溫度差而改變的材料，因此可變電阻圖案130的相可以由于溫度差而改變。可變電阻圖案130的電阻可以通過可變電阻圖案130的相變而改變，因此可變電阻圖案130或可變電阻存儲單元可以從設定狀態轉變為復位狀態，反之亦然。在這種情況下，可變電阻存儲單元可以用在相變隨機存取存儲器(pram)器件中。

在示例實施方式中，可變電阻圖案130可以包括含有鍺、銻或碲的硫族化物材料。在示例實施方式中，可變電阻圖案130可以包括具有交替堆疊的鍺-碲層和銻-碲層的超晶格。在示例實施方式中，可變電阻圖案130可以包括鍺-銻-碲(gst)、銦-銻-碲(ist)或鉍-銻-碲(bst)。

在示例實施方式中，可變電阻圖案130可以包括其電阻可通過磁場或自旋轉移扭矩(stt)改變的材料。在這種情況下，可變電阻存儲單元可以用在磁隨機存取存儲器(mram)器件中。

在實施中，可變電阻圖案130可以包括鐵磁材料，例如鐵(fe)、鎳(ni)、鈷(co)、鏑(dy)、釓(gd)等。在示例實施方式中，可變電阻圖案130可以包括基于鈣鈦礦的材料或過渡金屬氧化物。在這種情況下，可變電阻存儲單元可以用于電阻隨機存取存儲器(reram)器件中。

鈣鈦礦基材料可以包括例如sto(srtio3)、bto(batio3)、pcmo(pr1-xcaxmno3)等。過渡金屬氧化物可以包括鈦氧化物(tiox)、鋯氧化物(zrox)、鋁氧化物(alox)、鉿氧化物(hfox)、鉭氧化物(taox)、鈮氧化物(nbox)、鈷氧化物(coox)、鎢氧化物(wox)、鑭氧化物(laox)或鋅氧化物(znox)。這些可以被單獨使用或組合地使用。

上電極140可以形成在可變電阻圖案130上，并可以包括金屬或金屬氮化物，例如鈦或鈦氮化物。

參照圖2，可變電阻存儲單元可以具有與圖1的結構相反的結構。例如，選擇圖案110a可以設置在可變電阻圖案130a上。中間電極120可以形成在可變電阻圖案130a和選擇圖案110a之間。

上電極140a可以形成在選擇圖案110a上。上電極140a可以包括n型半導體材料或具有等于或大于目標功函數(例如約4ev)的功函數(以下稱為高功函數)的導電材料，上電極140a和選擇圖案110a可以形成pn結或肖特基勢壘。

下電極100a可以接觸可變電阻圖案130a的下表面或外表面，并可以包括金屬或金屬氮化物，例如鈦或鈦氮化物。在示例實施方式中，可以省略下電極100a。

圖3和圖4示出根據示例實施方式的可變電阻存儲單元的截面圖。

如圖3所示，可變電阻存儲單元可以包括順序堆疊的下電極100a、勢壘圖案(barrierpattern)105、選擇圖案110、中間電極120、可變電阻圖案130和上電極140。

下電極100a和上電極140可以包括金屬或金屬氮化物，例如金屬鈦或鈦氮化物。勢壘圖案105可以在下電極100a和選擇圖案110之間，并可以包括與選擇圖案110一起形成pn結或肖特基勢壘的材料。

在示例實施方式中，勢壘圖案105可以包括n型半導體材料或高功函數導電材料。

參照圖4，可變電阻存儲單元可以具有與圖3的結構相反的結構。例如，選擇圖案110a可以設置在可變電阻圖案130a上方。中間電極120可以形成在可變電阻圖案130a和選擇圖案110a之間。

勢壘圖案125可以在選擇圖案110a和上電極140之間。勢壘圖案125可以包括n型半導體材料或高功函數導電材料，并可以與選擇圖案110a一起形成pn結或肖特基勢壘。

圖5示出曲線圖，示出根據示例實施方式的可變電阻存儲單元中的截止電流的減小。

參照圖5，當施加電壓時，電流可以從下電極be朝向包括ots材料的選擇圖案流動。當電壓接近閾值電壓vth時，電流可以急劇增加，并且截止電流可以在接近閾值電壓之前產生。

如參照圖1至圖4所示的，接觸選擇圖案的電極可以包括n型半導體材料或高功函數導電材料，因此可以形成pn結或肖特基勢壘。因此，如圖5所示，可以減小截止電流。

截止電流可以不通過改變選擇圖案的成分或性質而是通過改變接觸選擇圖案的電極的成分來減小。因此，在保持可變電阻存儲單元的操作特性或耐久性的同時可以防止或減少截止電流對可變電阻存儲單元的干擾或妨礙。

圖6至圖8示出根據示例實施方式的可變電阻存儲器件的平面圖和截面圖。圖6是平面圖，圖7是沿著第一方向截取的截面圖，圖8是沿著第二方向截取的截面圖。

例如，圖6至圖8示出具有交叉點單元陣列的可變電阻存儲器件，其中存儲單元形成在導電線在平面圖中彼此交叉或交疊的相應區域中。

在下文，基本上平行于基板的上表面并彼此交叉的兩個方向可以分別被定義為第一方向和第二方向。在示例實施方式中，第一方向和第二方向可以以直角彼此交叉，從而基本上彼此垂直。

參照圖6至圖8，可變電阻存儲器件可以包括在基板200上在垂直方向(例如，與由第一方向和第二方向形成的平面正交)上彼此間隔開的第一導電線215和第二導電線285。存儲單元290可以設置在第一導電線215和第二導電線285在垂直方向上彼此交疊的每個區域處，例如在第一導電線和第二導電線的交疊區域中。

在示例實施方式中，第一導電線215可以用作可變電阻存儲器件的字線，第二導電線285可以用作可變電阻存儲器件的位線。在實施中，第一導電線215可以用作可變電阻存儲器件的位線，第二導電線285可以用作可變電阻存儲器件的字線。

基板200可以包括半導體材料例如硅、鍺、硅鍺等或iii-v族半導體化合物例如inp、gap、gaas、gasb等。在一些實施方式中，基板200可以是絕緣體上硅(soi)基板或絕緣體上鍺(goi)基板。

包括例如晶體管、接觸插塞、布線等的外圍電路可以形成在基板200上，并可以至少部分地被基板200上的下絕緣層覆蓋。

第一導電線215可以設置在基板200上。例如，第一導電線215可以形成在下絕緣層上，并可以電連接到外圍電路。

第一導電線215可以在第二方向上延伸，并且多個第一導電線215可以形成為在第一方向上或沿著第一方向彼此相鄰或彼此間隔開。

第二導電線285可以設置在第一導電線215上或上方，并在垂直方向上與第一導電線215間隔開。第二導電線285可以在第一方向上延伸，多個第二導電線285可以在第二方向上彼此相鄰或彼此間隔開。

第一導電線215和第二導電線285可以包括金屬，例如鎢、銅、鋁、鈦、鉭等。

存儲單元290可以形成在第一導電線215和第二導電線285之間，例如在第一導電線215和第二導電線285在垂直方向上彼此交疊的每個區域處。因此，多個存儲單元290可以形成在第一方向和第二方向的每個上，以限定交叉點單元陣列。

例如，設置在第一方向上的多個存儲單元290可以限定存儲單元行。另外，設置在第二方向上的多個存儲單元290可以限定存儲單元列。

在示例實施方式中，存儲單元290可以包括順序堆疊的下電極225、選擇圖案235、中間電極245、可變電阻圖案255和上電極265。在示例實施方式中，可以省略上電極265。

下電極225可以包括n型半導體材料，如參照圖1所示。例如，下電極225可以包括摻雜有n型雜質的硅、鍺或硅鍺。下電極225可以包括摻雜有n型雜質的iii-v族半導體化合物。

在示例實施方式中，下電極225可以包括n型硫族化物材料。

在一些示例實施方式中，下電極225可以包括高功函數導電材料。在示例實施方式中，下電極225可以包括具有大于約4ev、或等于或大于約5ev的功函數的導電材料。

在示例實施方式中，下電極225可以包括無定形碳或釕。在示例實施方式中，下電極225可以包括用碳摻雜的鈦氮化物例如ticn，或用碳摻雜的鈦硅氮化物例如ticsin。

選擇圖案235可以包括ots材料。中間電極245或可變電阻圖案255可以包括與參照圖1所示的那些材料基本上相同的材料。上電極265可以包括例如鈦或鈦氮化物。

在示例實施方式中，可變電阻圖案255可以包括相變材料，例如gst、ist、bst等。

第一絕緣圖案270可以在第一方向上在相鄰的存儲單元列之間。例如，第一絕緣圖案270可以在第一存儲單元列之間在第二方向上延伸。第一絕緣圖案270可以包括例如硅氧化物。

第二絕緣圖案275可以在第二方向上在相鄰的存儲單元行之間和相鄰的第二導電線285之間。在示例實施方式中，第二絕緣圖案275可以在第一方向上延伸。第二絕緣圖案275可以包括例如硅氧化物。

第一絕緣圖案270和第二絕緣圖案275可以彼此合并。存儲單元290的側壁可以被第一絕緣圖案270和第二絕緣圖案275圍繞，以彼此分開或彼此絕緣。

在具有交叉點單元陣列結構的可變電阻存儲器件中，如果包括ots材料的選擇圖案235的截止電流過度增加，則存儲單元290的操作可能被截止電流干擾。

根據示例實施方式，下電極225可以包括可與選擇圖案235一起形成pn結或肖特基勢壘的材料，因此可以減小截止電流。因此，可以增強存儲單元290的操作可靠性，并可以增大交叉點單元陣列結構的單元密度。

在示例實施方式中，如參照圖3所示的，勢壘圖案可以在選擇圖案235和下電極225之間。在這種情況下，下電極225可以包括鈦或鈦氮化物，并且勢壘圖案可以包括n型半導體材料或高功函數導電材料。

圖9至圖12示出根據示例實施方式的制造可變電阻存儲器件(例如圖6至圖8中示出的可變電阻存儲器件)的方法中的階段的截面圖。

具體地，圖9、圖10和圖11a是沿著第一方向截取的截面圖，圖11b和圖12是沿著第二方向截取的截面圖。

參照圖9，第一導電層210、下電極層220、選擇材料層230、中間電極層240、可變電阻材料層250和上電極層260可以順序地形成在基板200上。

基板200可以包括半導體材料例如硅、鍺、硅鍺等、或iii-v族半導體化合物例如inp、gap、gaas、gasb等。在一些實施方式中，基板200可以是soi基板或goi基板。

在示例實施方式中，包括例如晶體管、接觸插塞、布線等的外圍電路可以形成在基板200上，并可以至少部分地被基板200上的下絕緣層覆蓋。

第一導電層210可以由金屬例如鎢、銅、鋁、鈦、鉭等形成。上電極層260可以由金屬或金屬氮化物形成，例如金屬鈦或鈦氮化物。中間電極層240可以由具有比上電極層260和/或第一導電層210的電阻大的電阻的金屬、金屬氮化物或金屬硅氮化物形成。中間層240可以由碳、含碳的金屬或含碳的金屬氮化物形成，例如碳、碳氮化物、鈦碳氮化物或鉭碳氮化物。

選擇材料層230可以由上述ots材料形成。可變電阻材料層250可以由相變材料(例如gst、ist、bst等)形成。在示例實施方式中，可變電阻材料層250可以由鐵磁材料形成。在示例實施方式中，可變電阻材料層250可以由鈣鈦礦基材料或過渡金屬氧化物形成。

在示例實施方式中，下電極層220可以由n型半導體材料或高功函數導電材料形成。

第一導電層210、下電極層220、選擇材料層230、中間電極層240、可變電阻材料層250和上電極層260可以通過例如物理氣相沉積(pvd)工藝、濺射工藝、原子層沉積(ald)工藝或化學氣相沉積(cvd)工藝等形成。

參照圖10，上電極層260、可變電阻材料層250、中間電極層240、選擇材料層230、下電極層220和第一導電層210可以被部分地蝕刻。

在示例實施方式中，第一掩模可以形成在上電極層260上以在第二方向上延伸。可以使用第一掩模作為蝕刻掩模來進行蝕刻工藝，直到第一導電層210被分成多個第一導電線215。

通過蝕刻工藝，上電極層260、可變電阻材料層250、中間電極層240、選擇材料層230和下部電極層220的每個可以被轉變為在第二方向上延伸的線圖案。

第一開口266可以形成在包括順序堆疊的第一導電線215和線圖案的結構之間以在第二方向上延伸。

參照圖11a和11b，第一絕緣圖案270可以填充第一開口266，第二導電層280可以形成在第一絕緣圖案270和上電極層260上。

例如，第一絕緣層可以形成在基板200和上電極層260上以充分地填充第一開口266。第一絕緣層可以被平坦化直到上電極層260的上表面可以被暴露以形成第一絕緣圖案270。

第一絕緣層可以通過cvd工藝或ald工藝由例如硅氧化物形成。第二導電層280可以由與第一導電層210基本上相同的金屬形成。

參照圖12，可以沿著第一方向蝕刻第二導電層280以形成第二導電線285。

例如，第二掩模可以形成在第二導電層280上以在第一方向上延伸。可以使用第二掩模作為蝕刻掩模來部分地蝕刻第二導電層280，以形成第二導電線285。

上電極層260、可變電阻材料層250、中間電極層240、選擇材料層230和下電極層220可以被順序地蝕刻，直到第一導電線215的上表面可以被暴露。通過蝕刻工藝，第一絕緣圖案270可以被部分地蝕刻，以形成在第一方向上延伸的第二開口267。

通過蝕刻工藝，包括順序堆疊的下電極225、選擇圖案235、中間電極245、可變電阻圖案255和上電極265的存儲單元290可以形成在第一導電線215和第二導電線285在垂直方向上彼此交疊的每個區域處。

第二絕緣層可以形成在第一導電線215和第二導電線285上以充分地填充第二開口267。第二絕緣層可以被平坦化直到第二導電線285的上表面可以被暴露，以形成填充第二開口267的第二絕緣圖案275。

第二絕緣層可以由與第一絕緣層的材料基本上相同的材料形成，例如硅氧化物。第一絕緣圖案270和第二絕緣圖案275可以彼此合并，例如可以是一體式絕緣圖案。

圖13和圖14示出根據示例實施方式的可變電阻存儲器件的截面圖。例如，圖13示出可變電阻存儲器件沿著第一方向截取的截面圖，圖14示出可變電阻存儲器件沿著第二方向截取的截面圖。

可變電阻存儲器件可以包括與參照圖6至圖8所示的元件基本上相同或相似的元件。為了簡潔起見，下面可以省略其詳細描述。

參照圖13和圖14，存儲單元290a可以具有與圖6至圖8的結構相反的結構。在示例實施方式中，在存儲單元290a中，選擇圖案可以設置在可變電阻圖案上方。

例如，存儲單元290a可以包括順序地堆疊在第一導電線215上的下電極225a、可變電阻圖案255a、中間電極245、選擇圖案235a和上電極265a。

下電極225a可以包括金屬或金屬氮化物，例如金屬鈦或鈦氮化物。上電極265a可以包括n型半導體材料或高功函數導電材料。

因此，pn結或肖特基勢壘可以形成在選擇圖案235a和上電極265a之間，并且可以減小選擇圖案235a或存儲單元290a中的截止電流。

在示例實施方式中，可以省略下電極225a。在示例實施方式中，如參照圖4所示，勢壘圖案可以在選擇圖案235a和上電極265a之間。在這種情況下，上電極265a可以包括金屬鈦或鈦氮化物，并且勢壘圖案可以包括n型半導體材料或高功函數導電材料。

圖15和圖16示出根據示例實施方式的可變電阻存儲器件的截面圖。例如，圖15示出可變電阻存儲器件沿著第一方向截取的截面圖，圖16示出可變電阻存儲器件沿著第二方向截取的截面圖。

可變電阻存儲器件可以包括與參照圖6至8所示的元件基本上相同或相似的元件。為了簡潔起見，下面可以省略其詳細描述。

參照圖15和圖16，第一導電線215和第二導電線287可以在垂直方向上彼此間隔開并彼此交叉。

存儲單元290b可以設置在第一導電線215和第二導電線287在垂直方向上彼此交疊的每個區域處。

存儲單元290b可以包括順序地堆疊在第一導電線215和第二導電線287之間的下電極225、選擇圖案235、中間電極245、可變電阻圖案254和上電極262。

如參照圖6至圖8所示的，下電極225可以包括n型半導體材料或高功函數導電材料，可以與選擇圖案235一起形成pn結或肖特基勢壘。

在示例實施方式中，在平面圖中，可變電阻圖案254可以具有比中間電極245或選擇圖案235的寬度或面積小的寬度或面積。例如，中間電極245的外邊緣的至少一部分可以不接觸可變電阻圖案254。

間隔物249可以形成在可變電阻圖案254的側壁上。例如，間隔物249可以圍繞可變電阻圖案254的側壁。間隔物249可以包括例如硅氮化物、硅氮氧化物等。

如上所述，可變電阻圖案254的寬度或面積可以通過間隔物249減小。因此，可以增強從中間電極245到可變電阻圖案254的熱傳遞的效率。

上電極262可以覆蓋間隔物249和可變電阻圖案254的上表面或外表面。

存儲單元290b和第一導電線215可以通過第一絕緣層252彼此分開和絕緣。第二導電線287可以通過第二絕緣層289彼此分開和絕緣。第一絕緣層252和第二絕緣層289可以包括例如硅氧化物。

在示例實施方式中，如參照圖3所示的，勢壘圖案可以在選擇圖案235和下電極225之間。在這種情況下，下電極225可以包括金屬鈦或鈦氮化物，勢壘圖案可以包括n型半導體材料或高功函數導電材料。

圖17至圖23示出根據示例實施方式的制造可變電阻存儲器件(例如圖15和圖16所示的可變電阻存儲器件)的方法中的階段的截面圖。

例如，圖17至圖23是沿第一方向截取的截面圖。

這里可以省略與參照圖9至圖12示出的那些基本上相同或相似的工藝的描述。

參照圖17，第一導電層210、下電極層220、選擇材料層230、中間電極層240和犧牲層242可以順序地形成在基板200上。

犧牲層242可以通過cvd工藝、ald工藝或pvd工藝由氮化物例如硅氮化物形成。

參照圖18，犧牲層242、中間電極層240、選擇材料層230、下電極層220和第一導電層210可以被部分蝕刻以形成順序地堆疊在基板200上的第一導電線215、下電極225、選擇圖案235、中間電極245和犧牲圖案244。

例如，犧牲層242、中間電極層240、選擇材料層230、下電極層220和第一導電層210可以沿第二方向被蝕刻。因此，第一導電線215可以由第一導電層210形成，并且犧牲層242、中間電極層240、選擇材料層230和下電極層220的每個可以被轉變為在第二方向上延伸的線圖案。第一填充絕緣層可以形成在第一導電線215之間以及在線圖案之間。

線圖案和第一填充絕緣層可以沿著第一方向被蝕刻。因此，包括順序堆疊的下電極225、選擇圖案235、中間電極245和犧牲圖案244的柱結構可以形成在第一導電線215上。

第二填充絕緣層可以填充柱結構之間的空間。第二填充絕緣層可以在第二方向上延伸。第一填充絕緣層和第二填充絕緣層可以彼此合并以限定第一絕緣層252。

如圖19所示，犧牲圖案244可以從第一柱結構去除，并且第一孔246可以形成以暴露中間電極245的上表面或外表面。例如，第一犧牲圖案244可以通過使用相對于氮化物具有蝕刻選擇性的蝕刻溶液(例如磷酸或硝酸)的濕法蝕刻工藝而去除。

間隔物層248可以共形地形成在中間電極245的暴露的上表面、第一孔246的側壁和第一絕緣層252的上表面上。例如，間隔物層248可以通過ald工藝由例如硅氮化物、硅氮氧化物等形成。

參照圖20，間隔物層248可以通過各向異性蝕刻工藝被部分地蝕刻以形成間隔物249。

在示例實施方式中，可以去除間隔物層248在中間電極245和第一絕緣層252的上表面上的部分。因此，間隔物249可以形成在第一孔246的側壁上。

參照圖21，可變電阻材料層250a可以形成在中間電極245和第一絕緣層252上以充分填充第一孔246。

如圖22所示，可變電阻材料層250a可以被平坦化直到第一絕緣層152的上表面通過例如cmp工藝暴露。

間隔物249和可變電阻材料層250a的在第一孔246的上部分或開口部分處的部分可以通過回蝕刻工藝去除。因此，可以形成其側壁被間隔物249覆蓋的可變電阻圖案254。另外，第二孔246a可以由第一孔246的上部分或開口部分限定。

參照圖23，上電極262可以形成在第二孔246a中以覆蓋間隔物249的上表面和可變電阻圖案254的上表面。

在示例實施方式中，上電極層可以形成在間隔物249、可變電阻圖案254和第一絕緣層252上以充分地填充第二孔246a，并可以被平坦化直到第一絕緣層252的上表面通過cmp工藝暴露，使得上電極262可以形成為填充第二孔246a。

如上所述，通過間隔物249具有減小的寬度和/或面積的可變電阻圖案254可以通過鑲嵌工藝形成。上電極262可以通過第二孔246a被自對準。

順序地堆疊在第一導電線215上的下電極225、選擇圖案235、中間電極245、可變電阻圖案254和上電極262可以限定存儲單元290b。

再次參照圖15和圖16，第二導電層可以形成在第一絕緣層152和上電極262上，并可以沿著第一方向被蝕刻以在多個上電極262上形成多個第二導電線287，每個第二導電線287在第一方向上延伸。第二絕緣層289可以形成在第一絕緣層252上以填充第二導電線287之間的空間。

圖24和25示出根據示例實施方式的可變電阻存儲器件的截面圖。例如，圖24是可變電阻存儲器件沿著第一方向截取的截面圖，圖25是可變電阻存儲器件沿著第二方向截取的截面圖。

可變電阻存儲器件可以包括與參照圖15和16所示的可變電阻存儲器件的元件基本上相同或相似的元件。因此，相同的附圖標記表示相同的元件，并且為了簡潔起見，下面可以省略其詳細描述。

參照圖24和圖25，包括在存儲單元290c中的選擇圖案237可以通過鑲嵌工藝形成。

例如，下絕緣層207和第一導電線215a可以形成在基板200上，并且下電極層和犧牲層(未示出)可以順序地形成在下絕緣層207和第一導電線215a上。下電極層可以由n型半導體材料或高功函數導電材料形成。

下電極層和犧牲層可以沿著第一方向和第二方向被蝕刻，如參照圖18所示的，以形成包括下電極227和犧牲圖案的柱結構。第一絕緣層252a可以形成為圍繞柱結構的側壁。

可以去除犧牲圖案以形成暴露下電極227的上表面的第一孔251a。第一間隔物249a可以通過與參照19和圖20示出的那些基本上相同或相似的工藝形成在第一孔251a的側壁上。

可以形成選擇材料層以填充第一孔251a，并且選擇材料層的上部分可以通過cmp工藝和回蝕刻工藝去除以形成選擇圖案237。通過回蝕刻工藝，第一間隔物249a可以被部分地蝕刻，并且選擇圖案237的側壁可以被第一間隔物249a圍繞。

中間電極247可以形成在選擇圖案237b和第一間隔物249a上以填充第一孔251a的上部分。

通過鑲嵌工藝，選擇圖案237可以被第一間隔物249a圍繞，并且選擇圖案237的面積可以在平面圖中小于中間電極247的面積。例如，選擇圖案237的寬度可以在側截面圖中小于中間電極247的寬度。

第二絕緣層252b可以形成在第一絕緣層252a上以覆蓋中間電極247。第二絕緣層252b可以被部分蝕刻以形成暴露中間電極247的上表面的第二孔251b。

可變電阻圖案254可以形成在第二孔251b中。在示例實施方式中，可變電阻圖案254可以通過與參照圖19至圖22所示的工藝基本上相同或相似的工藝形成。

例如，第二間隔物249b可以形成在第二孔251b的側壁上，可變電阻圖案254的側壁可以被第二間隔物249b圍繞。上電極262可以形成在可變電阻圖案254和第二間隔物249b上以填充第二孔251b的上部分。

圖26和27示出根據示例實施方式的可變電阻存儲器件的截面圖。例如，圖26是可變電阻存儲器件沿著第一方向截取的截面圖，圖27是沿著第二方向截取的截面圖。

可變電阻存儲器件可以包括與參照圖6至圖8或圖15和16所示的可變電阻存儲器件的元件基本上相同或相似的元件。因此，為了簡潔起見，下面可以省略對共同元件的詳細描述。

參照圖26和圖27，第一導電線315和第二導電線394可以在垂直方向上彼此間隔開并可以彼此交叉。第一導電線315可以在第二方向上延伸，多個第一導電線315可以在第一方向上彼此間隔開。第二導電線394可以在第一方向上延伸，多個第二導電線394可以在第二方向上彼此間隔開。

存儲單元390可以形成在第一導電線315和第二導電線394在垂直方向上彼此交疊的每個區域處，以形成交叉點單元陣列。

存儲單元390可以具有與圖15和圖16中所示的可變電阻存儲器件的存儲單元290b的結構相反的結構。在存儲單元390中，選擇圖案可以在可變電阻圖案上面。

例如，存儲單元390可以包括順序地堆疊在第一導電線315上的下電極325、可變電阻圖案350、中間電極360、選擇圖案375和上電極385。

下電極325可以包括金屬或金屬氮化物，例如金屬鈦或鈦氮化物。上電極385可以包括n型半導體材料或高功函數導電材料。

因此，pn結或肖特基勢壘可以形成在上電極385和選擇圖案375之間，從而可以減小選擇圖案375或存儲單元390中的截止電流。

在示例實施方式中，可以省略下電極325。在示例實施方式中，如參照圖4所示的，勢壘圖案可以在選擇圖案375和上電極385之間。在這種情況下，上電極可以包括金屬鈦或鈦氮化物，并且勢壘圖案可以包括n型半導體材料或高功函數導電材料。

在示例實施方式中，可變電阻圖案350可以具有與圖15和圖16的形狀基本上相同或相似的形狀。可變電阻圖案350可以由于間隔物347而具有減小的寬度和/或面積。

存儲單元390、第一導電線315和第二導電線394可以通過第一至第三絕緣層340、384和387而彼此分開或絕緣。

圖28至圖37示出根據示例實施方式的制造可變電阻存儲器件(例如圖26和27的可變電阻存儲器件)的方法中的階段的截面圖。

例如，圖28至圖35是可變電阻存儲器件沿著第一方向截取的截面圖，圖36和圖37是沿第二方向截取的截面圖。

該方法可以包括與參照圖9至圖12或圖17至圖23所示的那些工藝基本上相同或相似的工藝，為了簡潔起見，下面可以省略其詳細描述。

參照圖28，第一導電層310、第一下電極層320和犧牲層330可以順序地形成在基板300上。在示例實施方式中，下電極層320可以由金屬或金屬氮化物形成，例如金屬鈦或鈦氮化物。

參照圖29，可以進行與參照圖18所示的那些工藝基本上相同或相似的工藝。因此，可以形成每個在第二方向上延伸的第一導電線315，并可以形成每個包括下電極325和犧牲圖案335的多個柱結構。可以形成第一絕緣層340以圍繞柱結構的側壁和第一導電線315的側壁。

參照圖30，犧牲圖案335可以使用蝕刻溶液(例如磷酸)從柱結構去除，并且第一孔337可以形成以暴露下電極325的上表面。

參照圖31，可以進行與參照圖19和20所示的工藝基本上相同或類似的工藝以在第一孔337的側壁上形成第一間隔物347。

參照圖32，可以進行與參照圖21和圖22所示的那些工藝基本上相同或類似的工藝，以形成可變電阻圖案350來填充第一孔337的下部。

參照圖33，可以進行與參照圖23所示的工藝基本上相同或類似的工藝，以形成填充第一孔337的剩余部分并覆蓋可變電阻圖案350和間隔物347的上表面的中間電極360。

如上所述，可變電阻圖案350可以通過鑲嵌工藝形成為具有通過間隔物347減小的寬度和/或面積。中間電極360可以與第一孔337自對準。

參照圖34，選擇材料層370和上電極層380可以順序地形成在絕緣層340和中間電極360上。

在示例實施方式中，上電極層380可以由n型半導體材料或高功函數導電材料形成。

如圖35所示，上電極層380和選擇材料層370的每個可以沿著第二方向蝕刻以形成線圖案。第二絕緣層384可以形成在線圖案之間的第一絕緣層340上以在第二方向上延伸。

第二導電層392可以形成在第二絕緣層384和上電極層380上。

參照圖36，第二導電層392可以沿著第一方向蝕刻以形成多個第二導電線394。上電極層380和選擇材料層370可以沿著第一方向被蝕刻以分別形成上電極385和選擇圖案375。

因此，包括順序堆疊的下電極325、可變電阻圖案350、中間電極360、選擇圖案375和上電極385的存儲單元390可以形成在第一導電線315和第二導電線394在垂直方向上彼此交疊的每個區域處。

參照圖37，第三絕緣層387可以形成在第一絕緣層340上在相鄰的存儲單元390之間并在相鄰的第二導電線394之間，以在第一方向上延伸。第三絕緣層387可以與第二絕緣層384交叉并與第二絕緣層384合并。

圖38和39示出根據示例實施方式的可變電阻存儲器件的截面圖。例如，圖38是可變電阻存儲器件沿著第一方向截取的截面圖，圖39是沿著第二方向截取的截面圖。

可變電阻存儲器件可以包括與參照圖6至圖8或圖13和圖14所示的可變電阻存儲器件的元件基本上相同或相似的元件。因此，為了簡潔起見，下面可以省略對共同元件的詳細描述。

參照圖38和39，如參照圖6至圖8所示的，第一導電線410和第二導電線494可以在垂直方向上彼此間隔開并可以彼此交叉。第一導電線410可以在第一方向上延伸，多個第一導電線410可以在第二方向上彼此間隔開。第二導電線494可以在第二方向上延伸，多個第二導電線494可以在第一方向上彼此間隔開。第一導電線410可以通過第一絕緣圖案405彼此絕緣。第二導電線494可以通過第二絕緣圖案496彼此絕緣。

存儲單元490可以形成在第一導電線410和第二導電線494在垂直方向上彼此交疊的每個區域處。在示例實施方式中，存儲單元490可以具有與圖6至圖8所示的可變電阻存儲器件的存儲單元290的結構相反的結構。在存儲單元490中，選擇圖案可以在可變電阻圖案上面，例如從基板到選擇圖案的距離可以大于從基板到可變電阻圖案的距離。

存儲單元490可以包括順序地堆疊在第一導電線410上的下電極437、可變電阻圖案455、中間電極465、選擇圖案475和上電極485。

在示例實施方式中，上電極485可以包括n型半導體材料或高功函數導電材料。因此，pn結或肖特基勢壘可以形成在上電極485和選擇圖案475之間，從而可以減小選擇圖案475或存儲單元490中的截止電流。

在示例實施方式中，如參照圖4所示的，勢壘圖案可以在選擇圖案475和上電極485之間。在這種情況下，上電極485可以包括金屬鈦或鈦氮化物，并且勢壘圖案可以包括n型半導體材料或高功函數導電材料。

在示例實施方式中，下電極437可以具有彎曲形狀。例如，下電極437可以包括水平部分和垂直部分。下電極437的垂直部分可以部分地接觸可變電阻圖案455的下表面或面向基板的表面。下電極437的水平部分可以具有接觸第一導電線410的上表面的片形狀(tile)或平坦形狀。

下電極437可以具有彎曲形狀，使得下電極437和可變電阻圖案455之間的接觸面積可以減小。因此，可以提高加熱的效率。

下電極437可以被掩埋在下絕緣層415中。如圖38所示，一對下電極437可以以填充絕緣圖案447為中心而彼此對稱。間隔物445可以在下電極437和填充絕緣圖案447之間且在可變電阻圖案455下面。

第一絕緣層492a和第二絕緣層492b可以在填充絕緣圖案447和第一絕緣圖案405上，并且存儲單元490可以通過第一絕緣層492a和第二絕緣層492b彼此分開或絕緣。

下絕緣層415、填充絕緣圖案447、第一絕緣層492a和第二絕緣層492b以及第一絕緣圖案405和第二絕緣圖案496可以包括例如硅氧化物。間隔物445可以包括例如硅氮化物或硅氮氧化物。

圖40a和40b至46a和46b示出根據示例實施方式的制造可變電阻存儲器件(例如圖38至39所示的可變電阻存儲器件)的方法中的階段的截面圖。

例如，圖40a、41-44、45a和46a是沿著第一方向截取的截面圖，圖40b、45b和46b是沿著第二方向截取的截面圖。

參照圖40a和40b，第一導電線410和第一絕緣圖案405可以形成在基板400上，下絕緣層415可以形成在第一導電線410和第一絕緣圖案405上。

在示例實施方式中，第一導電層可以形成在基板400上，并可以沿著第一方向被蝕刻以形成多個第一導電線410。第一絕緣圖案405可以填充第一導電線410之間的空間。

下絕緣層415可以被蝕刻以形成開口420。開口420可以在第二方向上延伸，并可以暴露第一導電線410和第一絕緣圖案405的上表面。

參照圖41，下電極層430可以共形地形成在第一導電線410和第一絕緣圖案405的暴露的上表面、開口420的側壁和下絕緣層415的上表面上。下電極層430可以通過ald工藝或濺射工藝由金屬或金屬氮化物(例如金屬鈦或鈦氮化物)形成。

參照圖42，間隔物層440可以形成在下電極層430上以部分地填充開口420。

例如，間隔物層440可以通過cvd工藝或ald工藝由例如硅氧化物或硅氮氧化物形成。

參照圖43，間隔物層440和下電極層430可以被部分地去除以分別形成間隔物445和初始下電極435。

在示例實施方式中，間隔物層440和下電極層430可以被平坦化，直到下絕緣層415的上表面可以通過cmp工藝暴露。間隔物層440和下電極層430的在開口420的底部上的部分可以被去除。

因此，具有彎曲形狀的初始下電極435可以形成為在第二方向上延伸，并且間隔物445可以形成在初始下電極435上。

在示例實施方式中，一對初始下電極435和一對間隔物445可以在開口420附近彼此面對。

參照圖44，填充絕緣圖案447可以由例如硅氧化物形成以填充開口420。例如，填充絕緣層可以形成在下絕緣層415上以填充開口420，并可以通過cmp工藝被平坦化直到可以暴露間隔物445或初始下電極435的上表面。

參照圖45a和45b，可變電阻材料層450、中間電極層460、選擇材料層470和上電極層480可以順序形成在下絕緣層415、間隔物445和填充絕緣圖案447上。

在示例實施方式中，上電極層480可以由n型半導體材料或高功函數導電材料形成。

參照圖46a和圖46b，可以沿著第一方向和第二方向順序地蝕刻上電極層480、選擇材料層470、中間電極層460、可變電阻材料層450和初始下電極435。

可以執行沿著第二方向的蝕刻工藝，直到填充絕緣圖案447的上表面可以暴露。通過沿著第二方向的蝕刻工藝，下絕緣層415和填充絕緣圖案447的上部分可以被部分地蝕刻。

在沿著第二方向的蝕刻工藝之后，第一絕緣層492a可以形成在下絕緣層415和填充絕緣圖案447上。

可以執行沿著第一方向的蝕刻工藝，直到暴露第一絕緣圖案405的上表面。在沿著第一方向的蝕刻工藝之后，第二絕緣層492b可以形成在第一絕緣圖案405上。第一絕緣層492a和第二絕緣層492b可以彼此合并。

通過蝕刻工藝，初始下電極435可以通過以存儲單元為單元沿著第二方向分開以形成下電極437。可變電阻圖案455、中間電極465、選擇圖案475和上電極485可以順序地堆疊在下電極437上。

因此，可以形成包括順序堆疊的下電極437、可變電阻圖案455、中間電極465、選擇圖案475和上電極485的存儲單元490。

再次參照圖38和圖39，可以在第一方向上形成多個第二導電線494(每個在多個上電極485上沿第二方向延伸)。第二絕緣圖案496可以由例如硅氧化物形成在第一絕緣層492a上以填充第二導電線494之間的空間。

圖47和48示出根據示例實施方式的可變電阻存儲器件的截面圖。例如，圖47是沿著第一方向截取的截面圖，圖48是沿著第二方向截取的截面圖。

可變電阻存儲器件可以包括與圖6至圖8的元件基本上相同或相似的元件，因此這里可以省略其詳細描述。

圖47和圖48示出具有交叉點單元陣列的堆疊結構的可變電阻存儲器件，其中存儲單元設置在導電線在第三方向上彼此交疊的相應區域處。圖47和圖48示出可變電阻存儲器件可以具有其中存儲單元以兩個層級堆疊的堆疊結構。在一實施方式中，可變電阻存儲器件可以具有其中存儲單元以多于兩個層級堆疊的堆疊結構。

參照圖47和圖48，可變電阻存儲器件可以包括在垂直方向上彼此間隔開的第一導電線515、第二導電線605和第三導電線675。第一存儲單元580可以設置在第一導電線515和第二導電線605在垂直方向上彼此交疊的每個區域處，并且第二存儲單元690可以設置在第二導電線605和第三導電線675在垂直方向上彼此交疊的每個區域處。

在示例實施方式中，第一導電線515和第三導電線675可以用作可變電阻存儲器件的字線，第二導電線605可以用作可變電阻存儲器件的位線。在一實施中，第一導電線515和第三導電線675可以用作可變電阻存儲器件的位線，第二導電線605可以用作可變電阻存儲器件的字線。

第一導電線515可以在基板500上沿第二方向延伸，并且多個第一導電線515可以在第一方向上彼此間隔開。

第二導電線605可以設置在第一導電線515上方并在垂直方向上與第一導電線515間隔開。第二導電線605可以在第一方向上延伸，多個第二導電線605可以在第二方向上彼此間隔開。

第三導電線675可以設置在第二導電線605上方，并在垂直方向上與第二導電線605間隔開。第三導電線675可以在第二方向上延伸，多個第三導電線675可以在第一方向上彼此間隔開。

第一存儲單元580可以形成在第一導電線515和第二導電線605之間，具體地，在第一導電線515和第二導電線605在垂直方向上彼此交疊的每個區域處。因此，多個第一存儲單元580可以形成在第一方向和第二方向的每個上以限定第一交叉點單元陣列。

例如，沿第一方向設置的多個第一存儲單元580可以限定第一存儲單元行。另外，沿第二方向設置的多個第一存儲單元580可以限定第一存儲單元列。

在示例實施方式中，第一存儲單元580可以包括順序地堆疊在第一導電線515上的第一下電極525、第一選擇圖案535、第一中間電極545、第一可變電阻圖案555和第一上電極565。在示例實施方式中，可以不形成而是省略第一上電極565。

第一下電極525可以包括n型半導體材料或高功函數導電材料，并可以與第一選擇圖案535一起形成pn結或肖特基勢壘。

第一絕緣圖案570可以在第一方向上形成在相鄰的第一存儲單元列之間。例如，第一絕緣圖案570可以在第二方向上在第一存儲單元列之間延伸。

包括多個第二存儲單元690的第二交叉點單元陣列可以形成在第一交叉點單元陣列上方。在示例實施方式中，多個第二存儲單元690可以形成在第二導電線605和第三導電線675在垂直方向上彼此交疊的相應區域處。

例如，沿第一方向設置的多個第二存儲單元690可以限定第二存儲單元行。另外，沿第二方向設置的多個第二存儲單元690可以限定第二存儲單元列。

在示例實施方式中，第二存儲單元690可以包括順序地堆疊在第二導電線605上的第二下電極615、第二選擇圖案625、第二中間電極635、第二可變電阻圖案645和第二上電極655。在示例實施方式中，可以省略第二上電極655。

第二下電極615可以包括n型半導體材料或高功函數導電材料，并可以與第二選擇圖案625一起形成pn結或肖特基勢壘。

如圖47所示，第三絕緣圖案695可以在第一方向上形成在相鄰的第二存儲單元列之間。例如，第三絕緣圖案695可以在第二方向上在第一存儲單元列之間延伸。

在示例實施方式中，如圖47和圖48所示，第一存儲單元行之一和第二存儲單元行之一可以共用第二導電線605之一。共用第二導電線605的第一和第二存儲單元行可以限定存儲單元行。

第二絕緣圖案660可以形成在相鄰的存儲單元行之間。在示例實施方式中，第二絕緣圖案660可以穿過第一和第二交叉點單元陣列，并可以在第一方向上延伸。第二絕緣圖案660可以穿過第二導電線605。

第二絕緣圖案660可以與第一絕緣圖案570和第三絕緣圖案695合并。第一存儲單元580的側壁可以被第一絕緣圖案570和第二絕緣圖案660圍繞，并且第二存儲單元690的側壁可以被第二絕緣圖案660和第三絕緣圖案695圍繞。

圖47和48示出交叉點單元陣列的堆疊結構，每個交叉點單元陣列可以包括與參照圖1或圖6至圖8所示的存儲單元基本上相同或相似的存儲單元。然而，存儲單元也可以與參照圖2至圖4、圖13和圖14、圖15和圖16、圖24和圖25、圖26和27或圖38和39所示的存儲單元基本上相同或相似。

圖49至圖53a和53b示出根據示例實施方式的制造可變電阻存儲器件(例如圖47和圖48所示的可變電阻存儲器件)的方法中的階段的截面圖。

例如，圖49至圖51和53a是沿著第一方向截取的截面圖，圖52和圖53b是沿著第二方向截取的截面圖。

參照圖49，第一導電層510、第一下電極層520、第一選擇材料層530、第一中間電極層540、第一可變電阻材料層550和第一上電極層560可以順序地形成在基板500上。

在示例實施方式中，第一下電極層520可以由n型半導體材料或高功函數導電材料形成。

參照圖50，可以順序地蝕刻第一上電極層560、第一可變電阻材料層550、第一中間電極層540、第一選擇材料層530、第一下電極層520和第一導電層510。

通過蝕刻工藝，第一上電極層560、第一可變電阻材料層550、第一中間電極層540、第一選擇材料層530和第一下電極層520的每個可以被轉變為在第二方向上延伸的線圖案。此外，每個在第二方向上延伸的多個第一導電線515可以在第一方向上由第一導電層510形成。

參照圖51，第一絕緣圖案570可以填充第一導電線515之間和線圖案之間的空間。第二導電層600、第二下電極層610、第二選擇材料層620、第二中間電極層630、第二可變電阻材料層640和第二上電極層650可以順序形成在第一絕緣圖案570上。

在示例實施方式中，第二下電極層610可以由n型半導體材料或高功函數導電材料形成。

參照圖52，第二上電極層650、第二可變電阻材料層640、第二中間電極層630、第二選擇材料層620和第二下電極層610、第二導電層600、第一上電極層560、第一可變電阻材料層550、第一中間電極層540、第一選擇材料層530和第一下電極層520可以在第一方向上被順序地蝕刻。

可以執行蝕刻工藝，直到暴露第一導電線515的上表面。在示例實施方式中，通過蝕刻工藝，第一導電線515的上部分也可以被蝕刻。

作為蝕刻工藝的結果，每個在第一方向上延伸的多個第二導電線605可以在第二方向上由第二導電線600形成。

作為蝕刻工藝的結果，包括順序堆疊的第一下電極525、第一選擇圖案535、第一中間電極545、第一可變電阻圖案555和第一上電極565的第一存儲單元580可以形成在第一導電線515和第二導電線605在垂直方向上彼此交疊的每個區域處。

作為蝕刻工藝的結果，第二下電極層610、第二選擇材料層620、第二中間電極層630、第二可變電阻材料層640和第二上電極層650的每個可以轉變為在第二導電線605上沿第一方向延伸的線圖案。

參照圖53a和53b，第二絕緣圖案660可以填充第一存儲單元580之間、第二導電線605之間以及線圖案之間的空間。第二絕緣圖案660可以在第一方向上延伸。第二絕緣圖案660可以與第一絕緣圖案570交叉，并可以與第一絕緣圖案570合并。

第三導電層670可以形成在第二上電極層650和第二絕緣圖案660上。

再次參照圖47和圖48，第三導電層670、第二上電極層650、第二可變電阻材料層640、第二中間電極層630、第二選擇材料層620和第二下電極層610可以沿著第二方向被順序地蝕刻。

可以執行蝕刻工藝直到暴露第二導電線605的上表面。

通過蝕刻工藝，每個在第二方向上延伸的多條第三導電線675可以在第一方向上由第三導電層670形成。此外，包括順序堆疊的第二下電極615、第二選擇圖案625、第二中間電極635、第二可變電阻圖案645和第二上電極655的第二存儲單元690可以形成在第二導電線605和第三導電線675在垂直方向上彼此交疊的每個區域處。

可以形成第三絕緣圖案695以填充第二存儲單元690之間以及第三導電線675之間的空間。第三絕緣圖案695可以在第二方向上延伸。第三絕緣圖案695可以與第二絕緣圖案660交叉，并可以與第二絕緣圖案660合并。

圖54示出根據示例實施方式的可變電阻存儲器件的截面圖。

圖54示出具有外圍上單元(cop)結構的可變電阻存儲器件，其中外圍電路和存儲單元被順序堆疊。

如圖54所示，外圍電路區域可以通過基板100上的柵結構40、第一至第三絕緣夾層60、70和80、第一至第三接觸插塞65、75和85以及第一布線67和第二布線77來限定。如圖47和圖48所示的包括第一導電線515、第二導電線605、第三導電線675、第一存儲單元580和第二存儲單元690的交叉點單元陣列可以堆疊在外圍電路區域上。

隔離層502可以形成在基板500上，因此有源區和場區可以限定在基板500中。

柵結構40可以包括順序堆疊的柵絕緣圖案10、柵電極20和柵掩模30。

柵絕緣圖案10可以包括例如硅氧化物、金屬氧化物等，柵電極20可以包括例如摻雜的多晶硅、金屬、金屬硅化物、金屬氮化物等，柵掩模30可以包括例如硅氮化物。在示例實施方式中，柵間隔物50可以進一步形成在柵結構40的側壁上。

雜質區505可以形成在與柵結構40相鄰的基板500的上部分處。雜質區505可以包括n型雜質，例如磷、砷等。在這種情況下，柵結構40和雜質區505可以限定nmos晶體管，并且圖54所示的基板500的部分可以用作nmos區域。

在示例實施方式中，基板500還可以包括pmos區域，其中可以形成包括柵結構和摻雜有p型雜質的雜質區的pmos晶體管。在這種情況下，可變電阻存儲器件可以包括互補金屬氧化物半導體(cmos)晶體管。

在示例實施方式中，柵結構40可以是其一部分可被掩埋在基板500中的掩埋柵結構。在這種情況下，可以去除基板500的上部分以形成凹陷，并且柵絕緣圖案和柵電極可以形成在凹陷中。

第一絕緣夾層60可以覆蓋基板500上的柵結構40、柵間隔物50和雜質區505，并且第一接觸插塞65可以延伸穿過第一絕緣夾層60以接觸雜質區505。第一布線67可以形成在第一絕緣夾層60上，并可以電連接到第一接觸插塞65。

第二絕緣夾層70可以形成在第一絕緣夾層60上，并且第二接觸插塞75可以延伸穿過第二絕緣夾層70以接觸第一布線67。第二布線77可以形成在第二絕緣夾層70上，并可以電連接到第二接觸插塞75。在示例實施方式中，第二布線77的一部分可以延伸到pmos區域，并可以電連接到pmos晶體管的雜質區。

第三絕緣夾層80可以形成在第二絕緣夾層70上，并可以覆蓋第二布線77。第三接觸插塞85可以延伸穿過第三絕緣夾層80以接觸第二布線77。

第一至第三絕緣夾層60、70和80可以包括硅氧化物。第一至第三接觸插塞65、75和85以及第一布線67和第二布線77可以包括金屬例如鎢、鋁、銅、鈦等和/或金屬氮化物。

交叉點單元陣列可以形成在第三絕緣夾層80上。例如，第一導電線515可以電連接到第三接觸插塞85。

圖54示出外圍電路區域中的在相應的兩個層級中的第一布線67和第二布線77。例如，布線可以形成在單個層級中，或者更多的布線可以在外圍電路區域中形成在多于兩個層級中。

圖55至圖60示出根據示例實施方式的制造可變電阻存儲器件的方法中的階段的截面圖。

參照圖55，雜質可以注入到基板700的上部分中以形成雜質區，并且隔離圖案705可以形成在基板700上以限定有源區和場區。雜質區可以被隔離圖案705分開以形成多個第一導電線702。

隔離圖案705可以通過淺溝槽隔離(sti)工藝形成。例如，溝槽707可以形成在基板700上，隔離層可以形成在基板700上以填充溝槽707，并可以被平坦化直到基板700的上表面被暴露。隔離層可以由絕緣材料(例如，硅氧化物)形成。

在示例實施方式中，溝槽707可以形成為在第一方向上延伸，并且多個溝槽707可以在第二方向上形成。因此，每個在第一方向上延伸的第一導電線702和隔離圖案705可以在第二方向上形成。

在示例實施方式中，在通過sti工藝形成隔離圖案705之后，可以通過離子注入工藝形成第一導電線702。

參照圖56，第一絕緣夾層710可以形成在第一導電線702和隔離圖案705上，并可以被部分蝕刻以形成第一開口715。

例如，第一開口715可以暴露第一導電線702的上表面，并且多個第一開口715可以在第二方向上形成以限定第一開口列。

參照圖57，可以形成下電極720以填充第一開口715的下部分。

在示例實施方式中，下電極720可以通過使用第一導電線702的暴露的上表面作為籽晶的選擇性外延生長(seg)工藝形成。在seg工藝期間，也可以注入n型雜質。因此，下電極720可以包括n型半導體材料。

參照圖58，可以形成選擇圖案730和中間電極740以填充第一開口715的剩余部分。

在示例實施方式中，選擇材料層可以在下電極720上由ots材料形成以填充第一開口715。可以通過cmp工藝和回蝕刻工藝部分地去除選擇材料層，以形成部分地填充第一開口715的選擇圖案730。

中間電極層可以形成在選擇圖案730上以填充第一開口715，并可以通過cmp工藝被平坦化以形成覆蓋選擇圖案730的上表面的中間電極740。

參照圖59，第二絕緣夾層750可以形成在第一絕緣夾層710上以覆蓋中間電極740，并可以被部分地去除以形成第二開口755。

在示例實施方式中，中間電極740的上表面可以被第二開口755暴露。第二開口755的布局可以與第一開口715的布局基本上相同或相似。

與參照圖19至圖23所示的工藝基本上相同或相似的工藝可以被執行。

因此，間隔物760可以形成在第二開口755的側壁上，并且可以形成可變電阻圖案765。可變電阻圖案765的側壁可以被間隔物760圍繞。上電極770可以形成在第二開口755的上部分中以覆蓋間隔物760和可變電阻圖案765的上表面。

參照圖60，第三絕緣夾層780可以形成在第二絕緣夾層750上以覆蓋上電極770，導電接觸插塞785可以穿過第三絕緣夾層780形成以接觸上電極770。第二導電線790可以形成在第三絕緣夾層780上以在第二方向上延伸并電連接到導電接觸插塞785。

在示例實施方式中，可以不形成而是省略導電接觸插塞785，并且第二導電線790可以直接接觸上電極770。

在根據示例實施方式的可變電阻存儲器件中，截止電流可以通過改變接觸選擇圖案的電極的成分來減小，并且存儲單元的操作可靠性和特性分布可以被增強。因此，可變電阻存儲器件可以有效地應用于pram器件、reram器件、mram器件等。

實施方式可以提供具有提高的操作可靠性的可變電阻存儲器件。

在根據示例實施方式的可變電阻存儲器件中，接觸包括硫族化物材料的選擇圖案的電極可以包括n型半導體材料或高功函數導電材料。因此，pn結或肖特基勢壘可以形成在選擇圖案和電極之間，并且可以減小存儲單元中的截止電流。因此，可以防止或減少由截止電流引起的相鄰存儲單元之間的干擾或妨礙。

這里已經公開了示例實施方式，盡管采用了特定的術語，但是它們僅以一般和描述性的意義來使用和解釋，而不是為了限制的目的。在一些情況下，如在提交本申請時對于本領域普通技術人員將是顯然的，結合特定實施方式描述的特征、特性和/或元件可以被單獨地使用，或與結合其它實施方式描述的特征、特性和/或元件結合地使用，除非另外明確地指示。因此，本領域技術人員將理解，可以進行形式和細節上的各種改變，而沒有脫離本發明的精神和范圍，本發明的精神和范圍在權利要求書中闡述。

于2016年2月25日在韓國知識產權局提交且名稱為“variableresistancememorydevices(可變電阻存儲器件)”的第10-2016-0022507號韓國專利申請通過引用整體地結合于此。