一種發光二極管的外延片及其制備方法與流程

本發明涉及半導體技術領域，特別涉及一種發光二極管的外延片及其制備方法。

背景技術：

發光二極管(英文：Light Emitting Diode，簡稱：LED)具有成本低、節能環保、使用壽命長等特點，廣泛應用于照明、顯示屏、信號燈、背光源等領域。

近年來，LED的光效越來越高，但是光效的提升都伴隨著正向工作電壓的升高。另外，為了解決LED內的藍寶石襯底和GaN外延層之間的晶格失配，以及InGaN量子阱和GaN量子壘之間的晶格失配問題，需要在LED內增加緩沖層和應力釋放層，但是新增的緩沖層和應力釋放層又會進一步升高LED的正向工作電壓。

目前，常用的降低LED的正向工作電壓的方法是在LED內各層中增加Si的摻雜量，但是這種方法會造成電子和空穴的非輻射復合增多，帶來降低光效的副作用，光效的提升效果有限。

技術實現要素：

為了解決現有技術光效的提升效果有限的問題，本發明實施例提供了一種發光二極管的外延片及其制備方法。所述技術方案如下：

一方面，本發明實施例提供了一種發光二極管的外延片，所述外延片包括襯底、以及依次層疊在所述襯底上的緩沖層、非摻雜氮化鎵層、N型氮化鎵層、應力釋放層、有源層、P型電子阻擋層、P型氮化鎵層，所述有源層包括多個量子阱子層和多個量子壘子層，所述多個量子阱子層和所述多個量子壘子層交替層疊設置，所述多個量子阱子層均為銦鎵氮層，所述多個量子壘子層沿所述外延片的層疊方向依次屬于第一量子壘、第二量子壘、第三量子壘；屬于第一量子壘的每個所述量子壘子層為摻有Si的鋁鎵氮層、或者摻有Si的氮化鎵層，屬于第二量子壘的每個所述量子壘子層為摻有Si的鋁鎵氮層、或者摻有Si的氮化鎵層、或者未摻雜的鋁鎵氮層、或者未摻雜的氮化鎵層，屬于第三量子壘的每個所述量子壘子層由未摻雜的鋁鎵氮層和未摻雜的銦鎵氮層組成，屬于第一量子壘的每個所述量子壘子層中Si的摻雜濃度大于屬于第二量子壘的每個所述量子壘子層中Si的摻雜濃度。

可選地，屬于第一量子壘的每個所述量子壘子層的厚度小于屬于第二量子壘的每個所述量子壘子層的厚度，屬于第二量子壘的每個所述量子壘子層的厚度小于屬于第三量子壘的每個所述量子壘子層的厚度。

可選地，屬于第二量子壘的所有所述量子壘子層分成摻有Si的部分和未摻雜的部分，沿所述外延片的層疊方向，所述摻有Si的部分位于所述未摻雜的部分的中間。

優選地，所述摻有Si的部分中Si的摻雜濃度沿所述外延片的層疊方向先線性增大再線性減小。

可選地，屬于第一量子壘的每個所述量子壘子層中Si的摻雜濃度為2×10¹⁸～4×10¹⁸cm^-3。

可選地，所述量子壘子層的層數為6～18層。

優選地，屬于第一量子壘的所有所述量子壘子層的層數為2～4層。

可選地，所述外延片還包括設置在所述N型氮化鎵層和所述應力釋放層之間的N型鋁鎵氮層。

另一方面，本發明實施例提供了一種發光二極管的外延片的制備方法，所述制備方法包括：

提供一襯底；

在所述襯底上依次生長緩沖層、非摻雜氮化鎵層、N型氮化鎵層、應力釋放層、有源層、P型電子阻擋層、P型氮化鎵層；

其中，所述有源層包括多個量子阱子層和多個量子壘子層，所述多個量子阱子層和所述多個量子壘子層交替層疊設置，所述多個量子阱子層均為銦鎵氮層，所述多個量子壘子層沿所述外延片的層疊方向依次屬于第一量子壘、第二量子壘、第三量子壘；屬于第一量子壘的每個所述量子壘子層為摻有Si的鋁鎵氮層、或者摻有Si的氮化鎵層，屬于第二量子壘的每個所述量子壘子層為摻有Si的鋁鎵氮層、或者摻有Si的氮化鎵層、或者未摻雜的鋁鎵氮層、或者未摻雜的氮化鎵層，屬于第三量子壘的每個所述量子壘子層由未摻雜的鋁鎵氮層和未摻雜的銦鎵氮層組成，屬于第一量子壘的每個所述量子壘子層中Si的摻雜濃度大于屬于第二量子壘的每個所述量子壘子層中Si的摻雜濃度。

可選地，所述制備方法還包括：

在所述N型氮化鎵層和所述應力釋放層之間生長N型鋁鎵氮層。

本發明實施例提供的技術方案帶來的有益效果是：

通過將有源層中的量子壘子層分成第一量子壘、第二量子壘、第三量子壘，第一量子壘為摻有Si的鋁鎵氮層、或者摻有Si的氮化鎵層，第二量子壘為摻有Si的鋁鎵氮層、或者摻有Si的氮化鎵層、或者未摻雜的鋁鎵氮層、或者未摻雜的氮化鎵層，第三量子壘由未摻雜的鋁鎵氮層和未摻雜的銦鎵氮層組成，第一量子壘高摻Si，可以增強電流的擴展能力，有效降低正向工作電壓，同時第二量子壘低摻Si，第三量子壘不摻雜Si，Si的摻雜濃度沿外延層的層疊方向減小，可以將電子阻擋在量子阱子層中進行復合發光，不會造成光效的降低。

附圖說明

為了更清楚地說明本發明實施例中的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。

圖1是本發明實施例一提供的一種發光二極管的外延片的結構示意圖；

圖2是本發明實施例一提供的有源層的結構示意圖；

圖3是本發明實施例一提供的量子壘子層中Si的摻雜濃度的分布示意圖；

圖4是本發明實施例一提供的量子壘子層生長時間的分布示意圖；

圖5是本發明實施例一提供的正向工作電壓的對比示意圖；

圖6是本發明實施例一提供的抗靜電能力的對比示意圖；

圖7是本發明實施例一提供的第二量子壘中Si的摻雜濃度的變化示意圖；

圖8是本發明實施例二提供的一種發光二極管的外延片的制備方法的流程圖；

圖9a-圖9i是本發明實施例二提供的外延片制備過程中的結構示意圖。

具體實施方式

為使本發明的目的、技術方案和優點更加清楚，下面將結合附圖對本發明實施方式作進一步地詳細描述。

實施例一

本發明實施例提供了一種發光二極管的外延片，參見圖1，該外延片包括襯底1、以及依次層疊在襯底上的緩沖層2、非摻雜氮化鎵層3、N型氮化鎵層4、應力釋放層5、有源層6、P型電子阻擋層7、P型氮化鎵層8。

在本實施例中，參見圖2，有源層6包括多個量子阱子層61和多個量子壘子層，多個量子阱子層61和多個量子壘子層交替層疊設置，多個量子阱子層61均為銦鎵氮層，多個量子壘子層沿外延片的層疊方向(如圖中箭頭所示)依次屬于第一量子壘62a、第二量子壘62b、第三量子壘62c。屬于第一量子壘的每個量子壘子層為摻有Si的鋁鎵氮層、或者摻有Si的氮化鎵層，屬于第二量子壘的每個量子壘子層為摻有Si的鋁鎵氮層、或者摻有Si的氮化鎵層、或者未摻雜的鋁鎵氮層、或者未摻雜的氮化鎵層，屬于第三量子壘的每個量子壘子層由未摻雜的鋁鎵氮層和未摻雜的銦鎵氮層組成，屬于第一量子壘的每個量子壘子層中Si的摻雜濃度大于屬于第二量子壘的每個量子壘子層中Si的摻雜濃度。

例如，如圖2所示，有源層6包括16層量子阱子層61和16層量子壘子層，16層量子壘子層中，沿外延片的層疊方向，第1層至第3層量子壘子層屬于第一量子壘62a，第4層至第15層量子壘子層屬于第二量子壘62b，第16層量子壘子層屬于第三量子壘62c。如圖3所示，第1層至第3層量子壘子層中Si的摻雜濃度為4×10¹⁸cm^-3，第4層至第15層量子壘子層中Si的摻雜濃度為0.5×10¹⁸cm^-3，第16層量子壘子層中Si的摻雜濃度為0。

通過將有源層中的量子壘子層分成第一量子壘、第二量子壘、第三量子壘，第一量子壘為摻有Si的鋁鎵氮層、或者摻有Si的氮化鎵層，第二量子壘為摻有Si的鋁鎵氮層、或者摻有Si的氮化鎵層、或者未摻雜的鋁鎵氮層、或者未摻雜的氮化鎵層，第三量子壘由未摻雜的鋁鎵氮層和未摻雜的銦鎵氮層組成，第一量子壘高摻Si，可以增強電流的擴展能力，有效降低正向工作電壓，同時第二量子壘低摻Si，第三量子壘不摻雜Si，Si的摻雜濃度沿外延層的層疊方向減小，可以將電子阻擋在量子阱子層中進行復合發光，不會造成光效的降低。

可選地，屬于第一量子壘的每個量子壘子層的厚度可以小于屬于第二量子壘的每個量子壘子層的厚度，屬于第二量子壘的每個量子壘子層的厚度可以小于屬于第三量子壘的每個量子壘子層的厚度。

例如，參見圖4，在各個量子壘子層的生長速率的情況中，第一量子壘的生長時間為150s，第二量子壘的生長時間為180s，第三量子壘的生長時間為250s，第一量子壘、第二量子壘、第三量子壘的厚度比為15:18:25。

通過在Si的摻雜濃度沿外延層的層疊方向減小的情況下，沿外延層的層疊方向增加各層的厚度，進一步將電子阻擋在量子阱子層內，降低電子的遷移速率，使電子進行擇優遷移，改善電流的橫向擴展，在不降低光效的前提下大幅度降低正向工作電壓，同時改善漏電，提高外延片的抗靜電能力。外延片制成的芯片在4000v的測試條件下，與現有芯片相比，正向工作電壓降低0.15V左右(如圖5所示)，抗靜電能力提高19％左右(如圖6所示)。

可選地，屬于第一量子壘的每個量子壘子層的厚度、屬于第二量子壘的每個量子壘子層的厚度、屬于第三量子壘的每個量子壘子層的厚度可以相同，實現更為簡單方便。

可選地，屬于第二量子壘的所有量子壘子層可以分成摻有Si的部分和未摻雜的部分，摻有Si的部分為摻有Si的鋁鎵氮層、或者摻有Si的氮化鎵層，未摻雜的部分為未摻雜的鋁鎵氮層、或者未摻雜的氮化鎵層；沿外延片的層疊方向，摻有Si的部分位于未摻雜的部分的中間。

優選地，摻有Si的部分中Si的摻雜濃度可以沿外延片的層疊方向先線性增大再線性減小。

例如，參見圖7，第二量子壘的生長時間為200s，0～70s的時間段內Si的摻雜濃度為0，70～130s的時間段內Si的摻雜濃度先從0增大至0.5×10¹⁸cm^-3，再從0.5×10¹⁸cm^-3減小至0，130～200s的時間段內Si的摻雜濃度為0。

通過將第二量子壘中Si的摻雜濃度沿外延片的層疊方向先增大再減小，有利于將電子限制在量子阱子層中進行復合發光、以及電子進行橫向擴展，改善電流的擴展能力，降低正向工作電壓，同時減少漏電通道。

可選地，屬于第一量子壘的每個量子壘子層中Si的摻雜濃度可以為2×10¹⁸～4×10¹⁸cm^-3。當屬于第一量子壘的每個量子壘子層中Si的摻雜濃度小于2×10¹⁸cm^-3時，無法有效降低正向工作電壓；當屬于第一量子壘的每個量子壘子層中Si的摻雜濃度大于4×10¹⁸cm^-3時，第一量子壘中的Si過量成為雜質，降低反向擊穿電壓，最終造成漏電和失效。

可選地，量子壘子層的層數可以為6～18層。

優選地，屬于第一量子壘的所有量子壘子層的層數可以為2～4層。當屬于第一量子壘的所有量子壘子層的層數小于2層時，無法有效降低正向工作電壓；當屬于第一量子壘的所有量子壘子層的層數大于4層時，有源層中Si過量成為雜質，降低反向擊穿電壓，最終造成漏電和失效。

可選地，如圖1所示，外延片還可以包括設置在N型氮化鎵層4和應力釋放層5之間的N型鋁鎵氮層9，以利于電子的橫向擴展，進一步降低正向工作電壓。

具體地，襯底可以為藍寶石襯底，襯底的尺寸可以大于或等于2英寸。

具體地，緩沖層可以為氮化鎵層，也可以包括多層氮化鎵子層和多層鋁鎵氮子層，多層氮化鎵子層和多層鋁鎵氮子層交替層疊設置。

具體地，N型氮化鎵層可以為N型摻雜的氮化鎵層，也可以包括多層N型摻雜的氮化鎵子層，各層N型摻雜的氮化鎵子層中N型摻雜劑的摻雜濃度各不相同。

具體地，應力釋放層可以包括依次層疊的第一氮化鎵子層、超晶格子層、第二氮化鎵子層，超晶格子層包括多層銦鎵氮子層和多層氮化鎵子層，多層銦鎵氮子層和多層氮化鎵子層交替層疊設置。

具體地，P型電子阻擋層可以為P型摻雜的鋁鎵氮層，也可以包括多層P型摻雜的鋁鎵氮子層和多層P型摻雜的氮化鎵子層，多層P型摻雜的鋁鎵氮子層和多層P型摻雜的氮化鎵子層交替層疊設置。

具體地，P型氮化鎵層可以為P型摻雜的氮化鎵層，也可以包括多層P型摻雜的氮化鎵子層，各層P型摻雜的氮化鎵子層中P型摻雜劑的摻雜濃度各不相同。

實施例二

本發明實施例提供了一種發光二極管的外延片的制備方法，適用于制備實施例一提供的外延片。

在本實施例中，采用金屬有機化合物化學氣相沉淀(英文：Metal organic Chemical Vapor Deposition，簡稱：MOCVD)技術生長外延片，采用三甲基鎵或者三乙基鎵作為鎵源，高純氨氣(NH₃)作為氮源，三甲基銦作為銦源，三甲基鋁作為鋁源，采用硅烷作為N型摻雜劑，采用二茂鎂作為P型摻雜劑。

具體地，參見圖8，該制備方法包括：

步驟200：提供一襯底。

圖9a為步驟200執行之后的外延片的結構示意圖。其中，1為襯底。

具體地，襯底可以為藍寶石襯底，襯底的尺寸可以大于或等于2英寸。

步驟201：在襯底上生長緩沖層。

圖9b為步驟201執行之后的外延片的結構示意圖。其中，2為緩沖層。

具體地，緩沖層可以為氮化鎵層，也可以包括多層氮化鎵子層和多層鋁鎵氮子層，多層氮化鎵子層和多層鋁鎵氮子層交替層疊設置。

步驟202：在緩沖層上生長未摻雜氮化鎵層。

圖9c為步驟202執行之后的外延片的結構示意圖。其中，3為未摻雜氮化鎵層。

具體地，未摻雜氮化鎵層可以為沒有摻雜的氮化鎵層，也可以包括多層沒有摻雜的氮化鎵子層，各層沒有摻雜的氮化鎵子層的生長溫度各不相同。

步驟203：在未摻雜氮化鎵層上生長N型氮化鎵層。

圖9d為步驟203執行之后的外延片的結構示意圖。其中，4為N型氮化鎵層。

具體地，N型氮化鎵層可以為N型摻雜的氮化鎵層，也可以包括多層N型摻雜的氮化鎵子層，各層N型摻雜的氮化鎵子層中N型摻雜劑的摻雜濃度各不相同。

步驟204：在N型氮化鎵層上生長N型電流擴展層。該步驟204為可選步驟。

圖9e為步驟204執行之后的外延片的結構示意圖。其中，9為N型電流擴展層。

在本實施例中，N型電流擴展層為N型摻雜的AlGaN層，有利于電流擴展，改善應力釋放層降低光效的影響。

步驟205：生長應力釋放層。

圖9f為步驟205執行之后的外延片的結構示意圖。其中，5為應力釋放層。

具體地，應力釋放層可以包括依次層疊的第一氮化鎵子層、超晶格子層、第二氮化鎵子層，超晶格子層包括多層銦鎵氮子層和多層氮化鎵子層，多層銦鎵氮子層和多層氮化鎵子層交替層疊設置。

步驟206：在應力釋放層上生長有源層。

圖9g為步驟206執行之后的外延片的結構示意圖。其中，6為有源層。

在本實施例中，有源層包括多個量子阱子層和多個量子壘子層，多個量子阱子層和多個量子壘子層交替層疊設置，多個量子阱子層均為銦鎵氮層，多個量子壘子層沿外延片的層疊方向依次屬于第一量子壘、第二量子壘、第三量子壘。屬于第一量子壘的每個量子壘子層為摻有Si的鋁鎵氮層、或者摻有Si的氮化鎵層，屬于第二量子壘的每個量子壘子層為摻有Si的鋁鎵氮層、或者摻有Si的氮化鎵層、或者未摻雜的鋁鎵氮層、或者未摻雜的氮化鎵層，屬于第三量子壘的每個量子壘子層由未摻雜的鋁鎵氮層和未摻雜的銦鎵氮層組成，屬于第一量子壘的每個量子壘子層中Si的摻雜濃度大于屬于第二量子壘的每個量子壘子層中Si的摻雜濃度。

通過將有源層中的量子壘子層分成第一量子壘、第二量子壘、第三量子壘，第一量子壘為摻有Si的鋁鎵氮層、或者摻有Si的氮化鎵層，第二量子壘為摻有Si的鋁鎵氮層、或者摻有Si的氮化鎵層、或者未摻雜的鋁鎵氮層、或者未摻雜的氮化鎵層，第三量子壘由未摻雜的鋁鎵氮層和未摻雜的銦鎵氮層組成，第一量子壘高摻Si，可以增強電流的擴展能力，有效降低正向工作電壓，同時第二量子壘低摻Si，第三量子壘不摻雜Si，Si的摻雜濃度沿外延層的層疊方向減小，可以將電子阻擋在量子阱子層中進行復合發光，不會造成光效的降低。

可選地，屬于第一量子壘的每個量子壘子層的厚度可以小于屬于第二量子壘的每個量子壘子層的厚度，屬于第二量子壘的每個量子壘子層的厚度可以小于屬于第三量子壘的每個量子壘子層的厚度。

通過在Si的摻雜濃度沿外延層的層疊方向減小的情況下，沿外延層的層疊方向增加各層的厚度，進一步將電子阻擋在量子阱子層內，降低電子的遷移速率，使電子進行擇優遷移，改善電流的橫向擴展，在不降低光效的前提下大幅度降低正向工作電壓，同時改善漏電，提高外延片的抗靜電能力。外延片制成的芯片在4000v的測試條件下，與現有芯片相比，正向工作電壓降低0.15V左右，抗靜電能力提高19％左右。

可選地，屬于第一量子壘的每個量子壘子層的厚度、屬于第二量子壘的每個量子壘子層的厚度、屬于第三量子壘的每個量子壘子層的厚度可以相同，實現更為簡單方便。

可選地，屬于第二量子壘的所有量子壘子層可以分成摻有Si的部分和未摻雜的部分，摻有Si的部分為摻有Si的鋁鎵氮層、或者摻有Si的氮化鎵層，未摻雜的部分為未摻雜的鋁鎵氮層、或者未摻雜的氮化鎵層；沿外延片的層疊方向，摻有Si的部分位于未摻雜的部分的中間。

優選地，摻有Si的部分中Si的摻雜濃度可以沿外延片的層疊方向先線性增大再線性減小。

通過將第二量子壘中Si的摻雜濃度沿外延片的層疊方向先增大再減小，有利于將電子限制在量子阱子層中進行復合發光、以及電子進行橫向擴展，改善電流的擴展能力，降低正向工作電壓，同時減少漏電通道。

可選地，屬于第一量子壘的每個量子壘子層中Si的摻雜濃度可以為2×10¹⁸～4×10¹⁸cm^-3。當屬于第一量子壘的每個量子壘子層中Si的摻雜濃度小于2×10¹⁸cm^-3時，無法有效降低正向工作電壓；當屬于第一量子壘的每個量子壘子層中Si的摻雜濃度大于4×10¹⁸cm^-3時，第一量子壘中的Si過量成為雜質，降低反向擊穿電壓，最終造成漏電和失效。

可選地，量子壘子層的層數可以為6～18層。

優選地，屬于第一量子壘的所有量子壘子層的層數可以為2～4層。當屬于第一量子壘的所有量子壘子層的層數小于2層時，無法有效降低正向工作電壓；當屬于第一量子壘的所有量子壘子層的層數大于4層時，有源層中Si過量成為雜質，降低反向擊穿電壓，最終造成漏電和失效。

步驟207：在有源層上生長P型電子阻擋層。

圖9h為步驟207執行之后的外延片的結構示意圖。其中，7為P型電子阻擋層。

具體地，P型電子阻擋層可以為P型摻雜的鋁鎵氮層，也可以包括多層P型摻雜的鋁鎵氮子層和多層P型摻雜的氮化鎵子層，多層P型摻雜的鋁鎵氮子層和多層P型摻雜的氮化鎵子層交替層疊設置。

步驟208：在P型電子阻擋層上生長P型氮化鎵層。

圖9i為步驟208執行之后的外延片的結構示意圖。其中，8為P型氮化鎵層。

具體地，P型氮化鎵層可以為P型摻雜的氮化鎵層，也可以包括多層P型摻雜的氮化鎵子層，各層P型摻雜的氮化鎵子層中P型摻雜劑的摻雜濃度各不相同。

以上所述僅為本發明的較佳實施例，并不用以限制本發明，凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護范圍之內。