一種集成電路設計方法與流程
本發明涉及集成電路技術領域，尤其涉及一種集成電路設計方法。
背景技術：
大部分集成電路的內部都可以分為兩個主要區域：內核區域和IO(輸入/輸出)區域，其中IO區域給集成電路的內核區域和外部電路提供了電氣接口。
現今大部分集成電路都是通過EDA(Electronic Design Automation，電子設計自動化)軟件，采用模塊化的電路描述庫進行設計的。這些模塊化的電路描述通常包含邏輯描述和物理描述。集成電路的內核區域可以包含各種各樣的邏輯、存儲或者處理器模塊，這些模塊一部分還可能使用的是IP(Intellectual Property，知識產權)核，或者是通過全定制設計的，因而內核區域的數字和模擬電路功能十分多樣。然而在集成電路的IO區域，各模塊的功能更加趨于相同，因而有一系列的IO單元成為標準庫，并且被應用于許多不同的集成電路設計中。因此，集成電路設計的一個特點是在大多集成電路的某些部分，特別是IO區域使用現有的庫單元和標準設計流程進行設計，且常用的庫單元都可以從供應商處獲取。
IO區域經常被稱為IO環，因為它包含許多側面相連的IO單元，形成了一個連續的矩形環，圍在內核區域的周圍。這種IO單元的側面連接成IO環的方式可以對IO單元和內核的電源進行有效的分配，同時減小噪聲并加強ESD(Electro-Static discharge，靜電釋放)保護。IO單元內部一般同時包含高供電電壓的外部信號和低供電電壓的核內信號之間的接口電路。IO單元通常被連接到鍵合焊盤上，然后鍵合焊盤再通過鍵合線連接到芯片封裝的管腳，或者直接連接到與封裝相連的焊盤上。
倒裝芯片是半導體集成電路封裝技術的一種，它利用重布線層將相應的IO單元與位于芯片上面的焊盤連接起來，具有非常靈活的IO單元擺放方式，和更小的寄生效應，因而可以達到很高的性能。與傳統引線鍵合工藝相比倒裝芯片具有許多明顯的優點，包括：優越的電學和熱學性能，高IO引腳數目，封裝尺寸減小等。
集成電路的成本隨著集成電路的面積而增加，因此人們對于減小集成電路的面積有非常強烈的動機。大部分集成電路的面積由IO環包圍的面積或者內核區域的面積確定，當IO環圍城的區域面積(與IO單元的數目和大小有關)超過了內核區域面積時，芯片就被認為是輸入/輸出引腳限制IO limited或者焊盤限制pad limited的。在這種情況下芯片會浪費部分核內面積。而當芯片核內面積大于IO環的所圍區域面積時，芯片就被認為是內核限制core limited的。在這種情況下，IO環需要被擴大后圍繞在內核區域四周，而這種情況下會增加IO環占用的面積。
為了提高芯片的利用率，在IO limited的設計中，可以考慮采用雙環結構的IO擺放方式。采用IO環雙環需考慮的問題主要有：外環信號與核內信號的布線通道預留，內外環之間電源的連接以及IO與焊盤的連接問題。
現有技術中關于IO雙環或IO區域的技術有(1)采用IO雙環結構，其內側的IO環為了給外側的IO環預留走線通道，使得內側IO環上的單元是分離的，需手動連接來形成完整的電源環結構，并且采用的是引線鍵合式的封裝，只適合IO數目較少的設計；(2)采用一種多IO區域的IO擺放方式支持大量的IO單元，但是由于單元是分離的，沒有采用IO環所帶來的優勢；(3)采用IO雙環結構設計方式，但是沒有提出給外側IO預留走線通道，需要進行大量的手動連線工作，且采用的是引線鍵合式封裝，只適合IO數目較少的設計；(4)采用一種具有多個IO區域的集成電路，通過在原有IO庫的基礎上添加新的IO單元實現將外部IO信號通過內部IO環傳遞到芯片核內，并且實現了內外兩個IO環的電源的連接，但是沒有給出采用倒裝芯片封裝是IO與焊盤的具體連接方式，且引入了大量的新單元，增加了設計的難度；(5)采用一種IO雙環的集成電路設計方式，但是其電平轉換電路與IO單元分離，需設計新的電平轉換單元，無法直接采用現有的IO庫，增加了設計的復雜度。
由上述可知，現有技術中關于IO區域或IO雙環的技術都不能解決芯片利用率低這一問題，因此，現有技術都不能解決提高芯片利用率的問題。
技術實現要素：
本發明的目的在于解決現有技術中芯片利用率低的問題。為解決上述問題，本發明實施例提供了一種集成電路設計方法，使用該設計方法解決現有技術中集成電路芯片利用率低的問題。
有鑒于此，本發明提供一種集成電路設計方法，可包括：
圍繞內核區域，設置第一IO單元區域和第二IO單元區域，且所述第一IO單元區域圍繞所述內核區域排布，所述第二IO單元區域圍繞所述第一IO單元區域排布；根據IO單元中的信號IO單元的信號頻率，確定排布在所述第一IO單元區域的各信號IO單元的位置，以及確定排布在所述第二IO單元區域的各信號IO單元的位置；確定IO單元中給所述內核區域供電的電源IO單元的數量，以及確定IO單元中給所述第一IO單元區域和所述第二IO單元區域供電的電源IO單元的數量；根據給所述內核區域供電的電源IO單元的數量，圍繞所述內核單元，將給所述內核區域供電的電源IO單元均勻排布在所述第一IO單元區域和所述第二IO單元區域，以及，根據給所述第一IO單元區域和所述第二IO單元區域供電的電源IO單元的數量，圍繞所述內核單元，將給所述第一IO單元區域和所述第二IO單元區域供電的電源IO單元均勻排布在所述第一IO單元區域和所述第二IO單元區域，其中，在對給所述內核區域供電的電源IO單元和給所述第一IO單元區域和所述第二IO單元區域供電的電源IO單元進行排布時，給所述內核區域供電的電源IO單元的排布位置和給所述第一IO單元區域和所述第二IO單元區域供電的電源IO單元的排布位置不重疊；根據排布在所述第一IO單元區域的各信號IO單元的位置和排布在所述第二IO單元區域的各信號IO單元的位置，規劃封裝陣列；所述封裝陣列規劃完成后，規劃重布線層的走線，使得所述第一IO單元區域和所述第二IO單元區域與所述封裝陣列連接。
如上所述的方面和任一可能的實現方式，進一步提供一種實現方式，在所述根據IO單元中的信號IO單元的信號頻率，確定排布在所述第一IO單元區域的各信號IO單元的位置，以及確定排布在所述第二IO單元區域的各信號IO單元的位置之前，還包括：確定IO單元中的信號IO單元的信號頻率。
如上所述的方面和任一可能的實現方式，進一步提供一種實現方式，在所述確定IO單元中給所述第一IO單元區域和所述第二IO單元區域供電的電源IO單元的數量之前，還包括：計算IO單元中的信號IO單元的同步開關噪聲。
如上所述的方面和任一可能的實現方式，進一步提供一種實現方式，所述確定IO單元中給所述第一IO單元區域和所述第二IO單元區域供電的電源IO單元的數量，包括：利用如下公式確定IO單元中給所述第一IO單元區域和所述第二IO單元區域供電的電源IO單元的數量：其中，Ipad為IO單元中給所述第一IO單元區域和所述第二IO單元區域供電的電源IO單元的最大電流，k為調整因子，Vpad為IO單元中給所述第一IO單元區域和所述第二IO單元區域供電的電源IO單元的最大電壓，Pavg為給IO單元中所述第一IO單元區域和所述第二IO單元區域供電的電源IO單元的平均功率。
如上所述的方面和任一可能的實現方式，進一步提供一種實現方式，確定IO單元中給所述內核區域供電的電源IO單元的數量，包括：根據內核功耗和IO單元中給所述內核區域供電的電源IO單元的功率的比值，以作為IO單元中給所述內核區域供電的電源IO單元的數量。
如上所述的方面和任一可能的實現方式，進一步提供一種實現方式，在規劃封裝陣列之前，還包括：根據封裝的最小間距要求，確定封裝的數量。
如上所述的方面和任一可能的實現方式，進一步提供一種實現方式，所述封裝陣列的所在層面位于所述第一IO單元區域和所述第二IO單元區域所在層面之上。
如上所述的方面和任一可能的實現方式，進一步提供一種實現方式，所述封裝陣列的外圍邊長大于所述第二IO單元區域的外圍邊長。
從以上技術方案可以看出，本發明實施例具有以下優點：
本發明實施例中，針對現有技術中芯片利用率低這一問題提供了一種集成電路設計方法，該方法通過采用IO雙環與倒裝芯片封裝組合增加了可配置的電源地IO單元的數量，與采用單環IO比較，IO雙環的外圍邊長減少了很多，提高了芯片的利用率，并且還能有效的降低了IO的同步開關輸出噪聲，提升了集成電路的ESD保護能力。
附圖說明
圖1為本發明實施例1的一種集成電路設計方法流程圖；
圖2為本發明實施例2的一種一種集成電路設計方法中的IO雙環的布局結構圖；
圖3為本發明實施例2的一種集成電路設計方法中的IO與封裝陣列的重布線層連接圖。
具體實施方式
為了使本技術領域的人員更好地理解本發明方案，下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分的實施例，而不是全部的實施例。基于本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都應當屬于本發明保護的范圍。
請參閱圖1，為本發明提供的一種集成電路設計方法的流程圖，本實施例中一種集成電路設計方法具體可以包括：
S101、圍繞內核區域，設置第一IO單元區域和第二IO單元區域，且所述第一IO單元區域圍繞所述內核區域排布，所述第二IO單元區域圍繞所述第一IO單元區域排布。
S102、根據IO單元中的信號IO單元的信號頻率，確定排布在所述第一IO單元區域的各信號IO單元的位置，以及確定排布在所述第二IO單元區域的各信號IO單元的位置。
S103、確定IO單元中給所述內核區域供電的電源IO單元的數量，以及確定IO單元中給所述第一IO單元區域和所述第二IO單元區域供電的電源IO單元的數量。
S104、根據給所述內核區域供電的電源IO單元的數量，圍繞所述內核單元，將給所述內核區域供電的電源IO單元均勻排布在所述第一IO單元區域和所述第二IO單元區域，以及，根據給所述第一IO單元區域和所述第二IO單元區域供電的電源IO單元的數量，圍繞所述內核單元，將給所述第一IO單元區域和所述第二IO單元區域供電的電源IO單元均勻排布在所述第一IO單元區域和所述第二IO單元區域。
其中，在對給所述內核區域供電的電源IO單元和給所述第一IO單元區域和所述第二IO單元區域供電的電源IO單元進行排布時，給所述內核區域供電的電源IO單元的排布位置和給所述第一IO單元區域和所述第二IO單元區域供電的電源IO單元的排布位置不重疊。
S105、根據排布在所述第一IO單元區域的各信號IO單元的位置和排布在所述第二IO單元區域的各信號IO單元的位置，規劃封裝陣列。
S106、所述封裝陣列規劃完成后，規劃重布線層的走線，使得所述第一IO單元區域和所述第二IO單元區域與所述封裝陣列連接。
為了更清楚的理解這種集成電路設計方法，下面結合附圖1詳細描述實施例1中的一種集成電路設計方法。
由圖1可知，本發明提供的一種集成電路設計方法具體可包括：
S101、圍繞內核區域，設置第一IO單元區域和第二IO單元區域，且所述第一IO單元區域圍繞所述內核區域排布，所述第二IO單元區域圍繞所述第一IO單元區域排布。
具體的，所述圍繞內核區域設置雙環IO區域即第一IO單元區域和第二IO單元區域，并且所述第一IO單元區域圍繞所述內核區域排布，而所述第二IO單元區域則是圍繞所述第一IO單元區域排布，也即所述內核區域在最里面，所述第一IO單元區域在中間，而所述第二IO單元區域則在最外層。
S102、根據IO單元中的信號IO單元的信號頻率，確定排布在所述第一IO單元區域的各信號IO單元的位置，以及確定排布在所述第二IO單元區域的各信號IO單元的位置。
具體的，在上述將所述第一IO單元區域和所述第二IO單元區域排布完成后，需要確定出排布在所述第一IO單元區域的各信號IO單元的位置，以及確定排布在所述第二IO單元區域的各信號IO單元的位置，為了不讓信號IO單元之間相互影響，在確定上述位置時，需要根據信號IO單元的信號頻率來確定，即當信號IO單元的信號頻率較大時，上述位置之間的間距較大，當信號IO單元的信號頻率較小時，上述位置之間的間距較小，上述位置之間的間距根據信號IO單元的實際信號頻率來確定。
S103、確定IO單元中給所述內核區域供電的電源IO單元的數量，以及確定IO單元中給所述第一IO單元區域和所述第二IO單元區域供電的電源IO單元的數量。
具體的，在所述內核區域、所述第一IO單元區域和所述第二IO單元區域排布完成且確定出所述第一IO單元區域的各信號IO單元的位置和所述第二IO單元區域的各信號IO單元的位置后，確定給所述內核區域供電的電源IO單元的數量，以及確定給所述第一IO單元區域和所述第二IO單元區域供電的電源IO單元的數量。
S104、根據給所述內核區域供電的電源IO單元的數量，圍繞所述內核單元，將給所述內核區域供電的電源IO單元均勻排布在所述第一IO單元區域和所述第二IO單元區域，以及，根據給所述第一IO單元區域和所述第二IO單元區域供電的電源IO單元的數量，圍繞所述內核單元，將給所述第一IO單元區域和所述第二IO單元區域供電的電源IO單元均勻排布在所述第一IO單元區域和所述第二IO單元區域。
其中，在對給所述內核區域供電的電源IO單元和給所述第一IO單元區域和所述第二IO單元區域供電的電源IO單元進行排布時，給所述內核區域供電的電源IO單元的排布位置和給所述第一IO單元區域和所述第二IO單元區域供電的電源IO單元的排布位置不重疊。
具體的，在確定出給所述內核區域供電的電源IO單元的數量后，還需要根據給所述內核區域供電的電源IO單元的數量，將給所述內核區域供電的電源IO單元均勻排布在所述第一IO單元區域和所述第二IO單元區域，并且在對給所述內核區域供電的電源IO單元進行排布時，需要圍繞所述內核單元進行排布，同時，是圍繞著內核單元將將給所述內核區域供電的電源IO單元均勻排布在所述第一IO單元區域和所述第二IO單元區域，例如，當給所述內核區域供電的電源IO單元的數量為10個時，在對該10個給所述內核區域供電的電源IO單元進行排布時，可以圍繞內核單元，將6個給所述內核區域供電的電源IO單元均勻排布在第一IO單元區域，將其余4個給所述內核區域供電的電源IO單元均勻排布在第二IO單元區域。在對給所述第一IO單元區域和所述第二IO單元區域供電的電源IO單元進行排布時，排布方式與上述排布方式相同，并且，在對給所述內核區域供電的電源IO單元和給所述第一IO單元區域和所述第二IO單元區域供電的電源IO單元進行排布時，給所述內核區域供電的電源IO單元的排布位置和給所述第一IO單元區域和所述第二IO單元區域供電的電源IO單元的排布位置不重疊，即不同的電源IO單元對應不同排布位置進行排布。
S105、根據排布在所述第一IO單元區域的各信號IO單元的位置和排布在所述第二IO單元區域的各信號IO單元的位置，規劃封裝陣列。
具體的，根據排布在所述第一IO單元區域的各信號IO單元的位置和排布在所述第二IO單元區域的各信號IO單元的位置，規劃所述集成電路設計中所需要的封裝陣列。
S106、所述封裝陣列規劃完成后，規劃重布線層的走線，使得所述第一IO單元區域和所述第二IO單元區域與所述封裝陣列連接。
具體的，在所述封裝陣列規劃完成后，需要規劃重布線層的走線，以便通過規劃走線使得所述第一IO單元區域和所述第二IO單元區域與所述封裝陣列進行連接。
本發明實施例中，針對現有技術中芯片利用率低這一問題提供了一種集成電路設計方法，該方法通過采用IO雙環與倒裝芯片封裝組合增加了可配置的電源地IO單元的數量，與采用單環IO比較，IO雙環的外圍邊長減少了很多，提高了芯片的利用率，并且還能有效的降低了IO的同步開關輸出噪聲，提升了集成電路的ESD保護能力。
為了便于對本發明提供的一種集成電路設計方法的有益效果有一個更直觀的理解，本發明還提供了實施例2，參考附圖1和附圖2所示，一種集成電路設計方法具體可以包括：
S101、圍繞內核區域，設置第一IO單元區域和第二IO單元區域，且所述第一IO單元區域圍繞所述內核區域排布，所述第二IO單元區域圍繞所述第一IO單元區域排布。
具體的，所述圍繞內核區域設置雙環IO區域即第一IO單元區域和第二IO單元區域，并且所述第一IO單元區域圍繞所述內核區域排布，而所述第二IO單元區域則是圍繞所述第一IO單元區域排布，也即所述內核區域在最里面，所述第一IO單元區域在中間，而所述第二IO單元區域則再最外層。
由附圖2可以看出，所述第一IO單元區域和所述第二IO單元區域排布的位置關系圖在圖2中可以看出，IO外環即為所述第一IO單元區域，IO內環即為所述第二IO單元區域，其中的所述第一IO單元區域圍繞所述內核區域排布，所述第二IO單元區域圍繞所述第一IO單元區域排布，即所述IO內環圍繞所述內核供電區域排布，所述IO外環圍繞所述IO內環排布。
S102、根據IO單元中的信號IO單元的信號頻率，確定排布在所述第一IO單元區域的各信號IO單元的位置，以及確定排布在所述第二IO單元區域的各信號IO單元的位置。
具體的，在上述將所述第一IO單元區域和所述第二IO單元區域排布完成后，需要確定出排布在所述第一IO單元區域的各信號IO單元的位置，以及確定排布在所述第二IO單元區域的各信號IO單元的位置，為了不讓信號IO單元之間相互影響，在確定上述位置時，需要根據信號IO單元的信號頻率來確定，即當信號IO單元的信號頻率較大時，上述位置之間的間距較大，當信號IO單元的信號頻率較小時，上述位置之間的間距較小，上述位置之間的間距根據信號IO單元的實際信號頻率來確定。
需要說明的是，根據IO單元中的信號IO單元的信號頻率，確定排布在所述第一IO單元區域的各信號IO單元的位置，以及確定排布在所述第二IO單元區域的各信號IO單元的位置之前，還需要確定IO單元中的信號IO單元的信號頻率。進一步的，所述第一IO單元區域和所述第二IO單元區域的各信號IO單元的位置可以是根據芯片內核各模塊的布局和相關信號IO單元的類型規劃出所述第一IO單元區域和所述第二IO單元區域的各信號IO單元之間的布局。
S103、確定IO單元中給所述內核區域供電的電源IO單元的數量，以及確定IO單元中給所述第一IO單元區域和所述第二IO單元區域供電的電源IO單元的數量。
具體的，在所述內核區域、所述第一IO單元區域和所述第二IO單元區域排布完成且確定出所述第一IO單元區域的各信號IO單元的位置和所述第二IO單元區域的各信號IO單元的位置后，確定給所述內核區域供電的電源IO單元的數量，以及確定給所述第一IO單元區域和所述第二IO單元區域供電的電源IO單元的數量。
需要說明的是，在所述確定IO單元中給所述第一IO單元區域和所述第二IO單元區域供電的電源IO單元的數量之前，還包括：計算IO單元中的信號IO單元的同步開關噪聲。
需要說明的是，所述確定給所述第一IO單元區域和所述第二IO單元區域供電的電源IO單元的數量，包括：利用如下公式確定給所述第一IO單元區域和所述第二IO單元區域供電的電源IO單元的數量：其中，Ipad為給所述第一IO單元區域和所述第二IO單元區域供電的電源IO單元的最大電流，k為調整因子，Vpad為給所述第一IO單元區域和所述第二IO單元區域供電的電源IO單元的最大電壓，Pavg為給所述第一IO單元區域和所述第二IO單元區域供電的電源IO單元的平均功率。
需要說明的是，確定IO單元中給所述內核區域供電的電源IO單元的數量，包括：根據內核功耗和IO單元中給所述內核區域供電的電源IO單元的功率的比值，以作為IO單元中給所述內核區域供電的電源IO單元的數量。
S104、根據給所述內核區域供電的電源IO單元的數量，圍繞所述內核單元，將給所述內核區域供電的電源IO單元均勻排布在所述第一IO單元區域和所述第二IO單元區域，以及，根據給所述第一IO單元區域和所述第二IO單元區域供電的電源IO單元的數量，圍繞所述內核單元，將給所述第一IO單元區域和所述第二IO單元區域供電的電源IO單元均勻排布在所述第一IO單元區域和所述第二IO單元區域。
其中，在對給所述內核區域供電的電源IO單元和給所述第一IO單元區域和所述第二IO單元區域供電的電源IO單元進行排布時，給所述內核區域供電的電源IO單元的排布位置和給所述第一IO單元區域和所述第二IO單元區域供電的電源IO單元的排布位置不重疊。
具體的，在確定出給所述內核區域供電的電源IO單元的數量后，還需要根據給所述內核區域供電的電源IO單元的數量，將給所述內核區域供電的電源IO單元均勻排布在所述第一IO單元區域和所述第二IO單元區域，并且在對給所述內核區域供電的電源IO單元進行排布時，需要圍繞所述內核單元進行排布，同時，是圍繞著內核單元將將給所述內核區域供電的電源IO單元均勻排布在所述第一IO單元區域和所述第二IO單元區域，例如，當給所述內核區域供電的電源IO單元的數量為10個時，在對該10個給所述內核區域供電的電源IO單元進行排布時，可以圍繞內核單元，將6個給所述內核區域供電的電源IO單元均勻排布在第一IO單元區域，將其余4個給所述內核區域供電的電源IO單元均勻排布在第二IO單元區域。在對給所述第一IO單元區域和所述第二IO單元區域供電的電源IO單元進行排布時，排布方式與上述排布方式相同，并且，在對給所述內核區域供電的電源IO單元和給所述第一IO單元區域和所述第二IO單元區域供電的電源IO單元進行排布時，給所述內核區域供電的電源IO單元的排布位置和給所述第一IO單元區域和所述第二IO單元區域供電的電源IO單元的排布位置不重疊，即不同的電源IO單元對應不同的排布位置進行排布。
需要說明的是，在給所述第一IO單元區域和所述第二IO單元區域供電的電源IO單元時還需要同時注意所述第一IO單元區域的電源IO單元和所述第二IO單元區域的電源IO單元的對應關系。
S105、根據排布在所述第一IO單元區域的各信號IO單元的位置和排布在所述第二IO單元區域的各信號IO單元的位置，規劃封裝陣列。
具體的，根據排布在所述第一IO單元區域的各信號IO單元的位置和排布在所述第二IO單元區域的各信號IO單元的位置，規劃所述集成電路設計中所需要的封裝陣列。
需要說明的是，根據排布在所述第一IO單元區域的各信號IO單元的位置和排布在所述第二IO單元區域的各信號IO單元的位置規劃封裝陣列前包括根據封裝的最小間距要求確定封裝的數量，然后還需要根據排布在所述第一IO單元區域的各信號IO單元和排布在所述第二IO單元區域的各信號IO單元與所述封裝的連接走線對所述封裝賦予信號名，還可以根據實際情況對排布在所述第一IO單元區域的各信號IO單元的位置和排布在所述第二IO單元區域的各信號IO單元的位置進行微調。
S106、所述封裝陣列規劃完成后，規劃重布線層的走線，使得所述第一IO單元區域和所述第二IO單元區域與所述封裝陣列連接。
具體的，在所述封裝陣列規劃完成后，需要規劃重布線層的走線，以便通過規劃走線使得所述第一IO單元區域和所述第二IO單元區域與所述封裝陣列進行連接。
需要說明的是，如圖3所示的連接圖所示，在規劃重布線層的走線模式時，要使得所述第一IO單元區域和所述第二IO單元區域與所述封裝能夠有效連接的同時，還需要將排布在所述第一IO單元區域的各信號IO單元和排布在所述第二IO單元區域的各信號IO單元能夠通過重布線層連接起來。
需要說明的是，所述封裝陣列的所在層面位于所述第一IO單元區域和所述第二IO單元區域所在層面之上。
需要說明的是，所述封裝陣列的外圍邊長大于所述第二IO單元區域的外圍邊長。
本發明實施例中，針對現有技術中芯片利用率低這一問題提供了一種集成電路設計方法，該方法通過采用IO雙環與倒裝芯片封裝組合增加了可配置的電源地IO單元的數量，與采用單環IO比較，IO雙環的外圍邊長減少了很多，提高了芯片的利用率，并且還能有效的降低了IO的同步開關輸出噪聲，提升了集成電路的ESD保護能力。
本發明的說明書和權利要求書及上述附圖中的術語“第一”、“第二”、“第三”“第四”等(如果存在)是用于區別類似的對象，而不必用于描述特定的順序或先后次序。應該理解這樣使用的數據在適當情況下可以互換，以便這里描述的實施例能夠以除了在這里圖示或描述的內容以外的順序實施。此外，術語“包括”和“具有”以及他們的任何變形，意圖在于覆蓋不排他的包含，例如，包含了一系列步驟或單元的過程、方法、系統、產品或設備不必限于清楚地列出的那些步驟或單元，而是可包括沒有清楚地列出的或對于這些過程、方法、產品或設備固有的其它步驟或單元。
以上所述，以上實施例僅用以說明本發明的技術方案，而非對其限制；盡管參照前述實施例對本發明進行了詳細的說明，本領域的普通技術人員應當理解：其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分技術特征進行等同替換；而這些修改或者替換，并不使相應技術方案的本質脫離本發明各實施例技術方案的精神和范圍。
- 還沒有人留言評論。精彩留言會獲得點贊！