元件芯片的制造方法、電子部件安裝構造體及其制造方法與流程

本發明涉及將具有多個元件區域的基板按照每一元件區域進行分割來制造元件芯片的元件芯片的制造方法及將該元件芯片安裝在基板上而成的電子部件安裝構造體的制造方法及電子部件安裝構造體。

背景技術：

半導體元件等元件芯片從具有多個元件區域的晶片狀的基板分割成單片而制造(例如參照專利文獻1)。在該專利文獻所示的現有技術中，首先，在形成了電路的晶片的表面粘付在背面研磨膠帶上的狀態下對晶片的背面進行研磨，進而，通過蝕刻對晶片進行薄化。然后，在相當于元件區域的部分形成抗蝕劑層進行遮蓋，通過實施等離子體蝕刻，將晶片分離為單片的半導體元件。

現有技術文獻

專利文獻

專利文獻1：日本特開2002-93752號公報

技術實現要素：

如上述那樣，從晶片狀的基板切出的單片狀的元件芯片除被實施封裝而作為器件裝置使用外，有時會以wlcsp(waferlevelchipsizepackage、晶片級芯片尺寸封裝)等元件芯片的形態直接送至電子部件安裝工序。在這種情況下，元件芯片以使電路形成面直接接觸接合用的焊糊或銀膏等導電性材料的形式安裝。

本發明的目的在于提供一種能夠抑制安裝過程中的導電性材料的爬升的元件芯片的制造方法及電子部件安裝構造體的制造方法以及電子部件安裝構造體。

本發明的元件芯片的制造方法，將具備第一面和第一面的相反側的第二面的基板在分割區域進行分割來制造多個元件芯片，第一面具有用分割區域劃分的多個元件區域且至少其一部分被絕緣膜覆蓋，元件芯片的制造方法具有如下特征。即，包括：準備工序，準備基板，基板的第一面側被載體支承，并且基板形成有耐蝕刻層，使得覆蓋與元件區域對置的第二面的區域且使與分割區域對置的第二面的區域露出；和等離子體處理工序，在準備工序之后，對支承在載體上的基板實施等離子體處理。等離子體處理工序包括：分割工序；在分割工序之后進行的凹陷部形成工序；和在凹陷部形成工序之后進行的保護膜形成工序。分割工序中，將第二面暴露于第一等離子體，從而將未被耐蝕刻層覆蓋的區域的基板在該基板的深度方向上蝕刻至到達第一面而將基板分割為元件芯片。并且成為具備第一面、第二面以及連結第一面和第二面的側面的元件芯片彼此隔開間隔保持在載體上并且在元件芯片的側面與第一面所形成的角部使絕緣膜露出的狀態。凹陷部形成工序中，在彼此隔開間隔保持在載體上的狀態下，將元件芯片暴露于第二等離子體，從而使在角部露出的絕緣膜后退而形成凹陷部。保護膜形成工序中，在彼此隔開間隔保持在載體上的狀態下，將元件芯片暴露于供給保護膜形成用氣體的同時而產生的第三等離子體，從而在元件芯片的第二面、元件芯片的側面以及凹陷部形成保護膜。

本發明的電子部件安裝構造體的制造方法，是通過本發明的元件芯片的制造方法形成而形成的元件芯片在第一面具備的元件電極通過由元件電極和焊料形成的接合部接合到形成在印刷基板的焊盤電極而成的電子部件安裝構造體的制造方法，其具有如下特征。即，包括：焊料膏供給工序，對焊盤電極供給膏狀的焊料；和搭載工序，使元件電極安放于供給到對應的焊盤電極的膏狀的焊料，從而搭載到印刷基板。進而包括：熔融工序，對印刷基板進行加熱而使焊料熔融，從而形成對元件電極和焊盤電極進行焊料接合的接合部；和冷卻工序，對印刷基板進行冷卻而使熔融的焊料固化。而且，在熔融工序中，形成在凹陷部的保護膜抑制熔融的焊料向側面爬升。

本發明的電子部件安裝構造體，通過焊料將形成在元件芯片的元件電極接合到形成在印刷基板的焊盤電極而成，其具有如下特征。即，元件芯片具有：元件電極，形成在與印刷基板對置的面；凹陷部，形成在元件芯片的側面的印刷基板側的角部；和保護膜，被覆凹陷部，通過保護膜阻止焊料向側面爬升。

根據本發明，能夠抑制安裝過程中的導電性材料的爬升。

附圖說明

圖1a是本發明的一實施方式的元件芯片的制造方法的工序說明圖。

圖1b是本發明的一實施方式的元件芯片的制造方法的工序說明圖。

圖1c是本發明的一實施方式的元件芯片的制造方法的工序說明圖。

圖2a是本發明的一實施方式的元件芯片的制造方法的工序說明圖。

圖2b是本發明的一實施方式的元件芯片的制造方法的工序說明圖。

圖2c是本發明的一實施方式的元件芯片的制造方法的工序說明圖。

圖3是本發明的一實施方式的元件芯片的制造方法中使用的等離子體蝕刻裝置的結構說明圖。

圖4a是本發明的一實施方式的元件芯片的制造方法的工序說明中的放大說明圖。

圖4b是本發明的一實施方式的元件芯片的制造方法的工序說明中的放大說明圖。

圖4c是本發明的一實施方式的元件芯片的制造方法的工序說明中的放大說明圖。

圖5a是通過本發明的一實施方式的元件芯片的制造方法制造的元件芯片的結構說明圖。

圖5b是通過本發明的一實施方式的元件芯片的制造方法制造的元件芯片的結構說明圖。

圖6a是本發明的一實施方式的電子部件安裝構造體的制造方法的工序說明圖。

圖6b是本發明的一實施方式的電子部件安裝構造體的制造方法的工序說明圖。

圖6c是本發明的一實施方式的電子部件安裝構造體的制造方法的工序說明圖。

符號說明

1基板

1a第一面

1b第二面

1c分割區域

2元件區域

3元件電極

4絕緣膜

5耐蝕刻層

6載體

10元件芯片

10a第一面

10b第二面

10c側面

12a、12a*、12b、12c、12d保護膜

15印刷基板

16焊盤電極

17焊料

17*焊料接合部

e角部

c、c*凹陷部

具體實施方式

在對本發明的實施方式進行說明之前，簡單地對現有裝置中的問題點進行說明。

如上述那樣，在將wlcsp等元件芯片直接送至電子部件安裝工序的情況下，元件芯片以使電路形成面直接接觸在接合用的焊糊或銀膏等導電性材料上的方式安裝。在該安裝過程中，有時會出現在搭載元件芯片時，被按壓擴展的導電性材料不僅會浸染至電路形成面的接合部位，還浸染至元件芯片的側面或背面的、所謂“爬升”的情況。這種導電性材料的爬升會成為相鄰的電極間的短路或在元件芯片的側面形成不需要的電路而招致消耗電流的增大等、各種不良的原因。因此，要求抑制這種安裝過程中的導電性材料的爬升。

接下來，參照附圖對本發明的實施方式進行說明。首先，參照圖1a～圖1c及圖2a～圖2c對本實施方式的元件芯片的制造方法進行說明。此處所示的元件芯片的制造方法為，將具備具有以分割區域劃分的多個元件區域且至少其一部分被絕緣膜覆蓋的第一面、和該第一面的相反側的第二面的基板在分割區域進行分割，來制造多個元件芯片。

如圖1a所示，基板1為在第一面1a上形成多個元件芯片10(參照圖1c)的晶片狀的基板。在基板1中，形成元件部的元件面即第一面1a被由聚酰亞胺等有機膜構成的絕緣膜4覆蓋，在第一面1a上設定有以分割區域1c劃分的多個元件區域2。在各個元件區域2中，連接用的多個元件電極3以從絕緣膜4突出的方式、或者以至少一部分從設在絕緣膜4上的開口露出的方式形成。基板1被送至用于制造元件芯片的準備工序，如以下說明的那樣，進行掩膜形成和載體6的支承。作為載體6，可以示例由切割架保持的切割膠帶、或在保持面6a上具備粘接層7的支承基板。

在該準備工序中，如圖1b所示，在第二面1b上通過在等離子體切割中具有作為掩膜的功能的抗蝕劑掩模或表面保護膜等形成耐蝕刻層5。即，在第二面1b上，形成耐蝕刻層5，使得覆蓋與元件區域2對置的第二面1b的區域且使與分割區域1c對置的第二面1b的區域露出。另外，通過將元件電極3的前端面部分地埋入載體6的粘接層7，從而基板1的第一面1a側支承在載體6的保持面6a上。此外，準備工序中的掩膜形成可以在載體6的支承之前進行，也可以在載體6的支承之后進行。

這樣，在進行了準備工序后，為了對支承在載體6上的基板1實施等離子體處理，載體6被送至等離子體處理工序。對于在該等離子體處理工序中使用的等離子體蝕刻裝置20的結構，參照圖3進行說明。在圖3中，作為真空容器的腔體21的內部為用于進行等離子體處理的處理室21a，在處理室21a的底部配置有載置支承作為處理對象的基板1的載體6的載置臺22。在腔體21的頂部的上表面配置了作為上部電極的天線23，天線23與第一高頻電源部24電連接。處理室21a內的載置臺22還具有作為用于等離子體處理的下部電極的功能，載置臺22與第二高頻電源部25電連接。

在腔體21上經由排氣口21c連接了真空排氣部27，通過驅動真空排氣部27，處理室21a內被真空排氣。而且，處理室21a經由氣體導入口21b連接等離子體產生用氣體供給部26。在本實施方式所示的等離子體蝕刻裝置20中，根據等離子體處理的目的，能夠選擇性地供給多種等離子體產生用氣體。在此，作為等離子體產生用氣體的種類，可以選擇第一氣體26a、第二氣體26b、第三氣體26c及第四氣體26d。

作為第一氣體26a，可以使用sf6等、以硅為對象的蝕刻效果優異的氣體。在本實施方式中，第一氣體26a用于產生通過等離子體蝕刻對基板1進行分割的第一等離子體p1。第二氣體26b為氧氣，在本實施方式中，以結束掩膜功能后的耐蝕刻層5的除去、用于形成凹陷部c(參照圖2a～圖2c及圖4a～圖4c)的絕緣膜4的部分除去等、除去有機膜的目的使用。

第三氣體26c為通過等離子體處理形成皮膜的等離子體cvd用的氣體，使用包含c4f8、c2f6、cf4、c6f6、c6f4h2、chf3、ch2f2等氟化碳的氣體。在本實施方式中，作為在分割基板1的元件芯片10的側面、第二面1b、側面10c、凹陷部c形成保護膜的保護膜形成用氣體使用。而且，第四氣體26d為保護膜蝕刻用氣體，使用sf6氣體、氧氣或氬氣等物理蝕刻效果優異的氣體。在本實施方式中，用于除去上述保護膜中不需要的部分的濺射用途。

在等離子體蝕刻裝置20的等離子體處理中，首先，將處理對象的基板1與載體6一起載置在載置臺22上，驅動真空排氣部27對處理室21a內進行真空排氣。與此同時，將基于等離子體處理的目的的等離子體產生用氣體通過等離子體產生用氣體供給部26供給到處理室21a內，并維持為規定壓力。而且，通過在該狀態下，對天線23由第一高頻電源部24供給高頻電力，從而產生基于供給到處理室21a內的等離子體產生用氣體的種類的等離子體。

此時，通過由第二高頻電源部25對作為下部電極的載置臺22施加偏置電壓，從而能夠發揮對處理室21a內產生的等離子體發揮促進向載置臺22的方向的入射的偏壓作用，能夠加強向希望的特定方向的等離子體處理效果并進行各向異性蝕刻。

在等離子體處理工序中，首先，執行使用上述第一氣體26a的第一等離子體p1的處理。如圖1c所示，通過將基板1的第二面1b暴露于上述的第一等離子體p1，從而，將與未被耐蝕刻層5覆蓋的區域、即圖1a所示的分割區域1c對應的區域的基板1在該基板1的深度方向上蝕刻至到達第一面1a(參照箭頭e)。而且，形成使各個元件芯片10隔開的蝕刻槽11(參照圖2a)，將基板1分割成單片的元件芯片10。

即，通過該基板1的分割，具備在基板1的狀態下為第一面1a的第一面10a、在基板1的狀態下為第二面1b的第二面10b及連結第一面10a和第二面10b的側面10c的元件芯片10彼此隔開間隔地保持在載體6上。而且，在該分割的同時，形成為在元件芯片10的側面10c與第一面10a所形成的角部e露出絕緣膜4的端部的狀態(分割工序)。

分割工序中的蝕刻條件能夠根據基板1的材質適當地選擇。在基板1為硅基板的情況下，在分割工序中的蝕刻中可以使用所謂的波希法(boschprocess)。在波希法中，通過依次反復進行沉積膜沉積步驟、沉積膜蝕刻步驟、和硅蝕刻步驟，能夠使未被耐蝕刻層5覆蓋的區域垂直于基板1的深度方向地掘進。

作為沉積膜沉積步驟的條件，例如，一邊以150～250sccm供給c4f8作為原料氣體，一邊將處理室內的壓力調整為15～25pa，將從第一高頻電源部24向天線23的投入電力設為1500～2500w，將從第二高頻電源部25向下部電極的投入電力設為0w，將處理時間設為5～15秒即可。作為沉積膜蝕刻步驟的條件，例如，一邊以200～400sccm供給sf6作為原料氣體，將處理室內的壓力調整為5～15pa，將從第一高頻電源部24向天線23的投入電力設為1500～2500w，將從第二高頻電源部25向下部電極的投入電力設為100～300w，將處理時間設為2～10秒即可。在此，sccm為表示氣體的流量的單位。即，1sccm為在0℃下，在1分鐘內流過1cm³的1氣壓(標準狀態)的氣體的流量。

作為硅蝕刻步驟的條件，例如，一邊以200～400sccm供給sf6作為原料氣體，一邊將處理室內的壓力調整為5～15pa，將從第一高頻電源部24向天線23的投入電力設為1500～2500w，將從第二高頻電源部25向下部電極的投入電力設為50～200w，將處理時間設為10～20秒即可。而且，在這些條件中，通過反復進行沉積膜沉積步驟、沉積膜蝕刻步驟、及硅蝕刻步驟，從而能夠以10μm/分鐘的速度掘進硅基板。

然后，在上述的分割工序之后，在彼此隔開間隔地保持在載體6上的狀態下，將元件芯片10暴露于第二等離子體p2。即，如圖2a所示，在等離子體蝕刻裝置20中，在處理室21a內產生使用第二氣體26b的第二等離子體p2(灰化用等離子體)，通過灰化除去以樹脂為主成分的耐蝕刻層5。由此，成為暴露出分割成單片的元件芯片10的第二面10b的狀態。

與此同時，在該第二等離子體的等離子體處理中，通過用灰化部分地除去在角部e露出的由有機膜構成的絕緣膜4并使其后退，在角部e形成凹陷部c(凹陷部形成工序)。由此，如圖4a所示，在元件芯片10中，通過在第一面10a與側面10c所形成的角部e，部分地除去從蝕刻槽11(參照圖2a)露出的絕緣膜4的端部并后退，從而形成凹陷部c。

這樣，通過使用聚酰亞胺等有機膜作為絕緣膜4，能夠通過等離子體處理的灰化等比較簡單的方法形成凹陷部c。此外，也可以僅通過第一等離子體進行作為用于在角部e形成凹陷部c的凹陷部形成工序的等離子體處理。在該情況下，通過使用第一等離子體的等離子體處理，接著上述分割工序進行凹陷部形成。

灰化的條件能夠根據耐蝕刻層5的材料恰當地選擇。例如，在耐蝕刻層5為抗蝕膜的情況下，作為原料氣體，一邊供給150～300sccm氧氣、0～50sccmcf4，一邊將處理室內的壓力調整為5～15pa，將從第一高頻電源部24向天線23的投入電力設為1500～2500w，將從第二高頻電源部25向下部電極的投入電力設為0～30w即可。在該條件下，可以以1μm/分鐘左右的速度除去耐蝕刻層5、絕緣膜4。

接下來，在上述凹陷部形成工序之后，如圖2b所示，執行保護膜形成工序。即，在等離子體蝕刻裝置20中，在彼此隔開間隔地保持在載體6上的狀態下，將元件芯片10暴露于一邊在處理室21a內供給作為保護膜形成用氣體(包含氟化碳的氣體)的第三氣體26c一邊產生的第三等離子體p3中。由此，如圖4b所示，在元件芯片10的第二面10b、側面10c上分別形成保護膜形成用氣體中的氟化碳在等離子體中被分解，其后沉積并被膜化的、由以包含氟和碳的碳氟化合物為主成分的膜構成的保護膜12b、12c。與此同時，在通過凹陷部形成工序形成的凹陷部c內，也以同樣組成的保護膜12a填充凹陷部c內的方式形成。

由于形成在凹陷部c內的保護膜12a以抑制將元件芯片10直接接合在封裝基板等上的安裝過程中的導電性材料的爬升為目的形成，因此，優選吸濕性少且組成致密的保護膜。在本實施方式中，由于使用包含氟化碳的保護膜形成用氣體作為用于這些保護膜的形成的第三等離子體p3的原料氣體，因此，能夠形成吸濕性少組成致密且粘著性優異的由碳氟化合物膜構成的保護膜。此外，在該保護膜形成工序中，對載置載體6的載置臺22(參照圖3)施加高頻偏壓。由此，促進向元件芯片10的離子的入射，能夠形成更為致密且粘著性高的保護膜。

作為保護膜的形成條件，例如，作為原料氣體，一邊供給150sccm的c4f8、50sccm的he，一邊將處理室內的壓力調整為15～25pa，將從第一高頻電源部24向天線23的投入電力設為1500～2500w，將從第二高頻電源部25向下部電極的投入電力設為50～150w即可。在該條件下，通過進行300秒的處理，從而能夠形成厚度3μm的保護膜。在本實施方式中，作為原料氣體，使用氟化碳與氦氣的混合氣體，這是因為，通過混合氦氣，從而能夠促進等離子體中的原料氣體的離解，作為其結果，能夠形成致密且粘著性高的保護膜。

此外，在上述的條件例中，he流量相對原料氣體的全流量的比率為25％(＝50/(150+50)×100)。如以下說明的那樣，該比率優選為10％～80％之間。即，若he流量相對原料氣體的全流量的比率大于10％，則容易促進等離子體中的原料氣體的離解，作為其結果，更容易形成致密且粘著性高的保護膜。另一方面，若he流量相對原料氣體的全流量的比率大于80％，則由于原料氣體中c4f8所占的比率減少，因此，有助于保護膜形成的等離子體中的成分(c、f及這些化合物)向基板表面的供給不足，基板表面中的保護膜的沉積速度變緩，生產性降低。

接下來，執行用于除去通過保護膜形成工序形成的保護膜中不需要的部分的保護膜除去工序。在上述的保護膜形成工序中，也在側面10c及第二面10b上與元件芯片10的第一面10a中的凹陷部c一起形成保護膜12b(參照圖4b)。在本實施方式中，由于不需要這些保護膜12b，12c，因此，進行使用用于除去這些保護膜的第四等離子體p4的等離子體處理。

即，在等離子體蝕刻裝置20中，在處理室21a內，一邊供給作為以氬氣、氧氣為成分的保護膜蝕刻用氣體的第四氣體26d一邊產生第四等離子體p4。而且，如圖2c所示，在彼此隔開間隔地保持在載體6上的狀態下，將元件芯片10暴露于第四等離子體p4中。由此，一邊殘留形成在凹陷部c內的保護膜12a的至少一部分，一邊通過第四等離子體p4的蝕刻作用除去元件芯片10中暴露在上表面的第二面10b上所形成的保護膜12b、和形成在側面10c上的保護膜12c。

由此，如圖4c所示，元件芯片10的第二面10b及側面10c為暴露出的狀態，也除去附著在載體6的上表面上的保護膜中、元件芯片10上未覆蓋的范圍的保護膜12d(參照圖2b)。由此，在保護膜除去工序后的元件芯片10中，成為僅在凹陷部c內殘留保護膜12a的狀態。

作為保護膜除去的條件，例如，作為原料氣體，一邊供給150～300sccm的ar、0～150sccm的o2，一邊將處理室內的壓力調整為0.2～1.5pa，將從第一高頻電源部24向天線23的投入電力設為1500～2500w，將從第二高頻電源部25向下部電極的投入電力設為150～300w即可。在該條件下，能夠以0.5μm/分鐘左右的速度對暴露在上表面的保護膜進行蝕刻。

圖5a及圖5b表示通過這種制造過程制造的元件芯片10。即，如圖5a所示，元件芯片10具有被絕緣膜4覆蓋的第一面10a，在第一面10a上形成有從絕緣膜4突出的元件電極3。在第一面10a與側面10c所形成的角部e，設有覆蓋通過絕緣膜4后退形成的凹陷部c的保護膜12a。

此外，圖5b表示在形成凹陷部c的過程中，形成不僅除去了絕緣膜4還部分地除去了在元件芯片10的側面10c與絕緣膜4的端部相鄰的元件芯片10的凹陷部c*的示例。即，在第一面10a與側面10c形成的角部e，通過絕緣膜4后退，并且在側面10c部分地除去與絕緣膜4的端部相鄰的區域，從而形成凹陷部c*。而且，凹陷部c*與圖5a所示的例同樣地被保護膜12a*覆蓋。

具有這種結構的元件芯片10如以下說明的那樣，在不經樹脂封裝等工序，通過焊料接合直接安裝在印刷基板等上形成電子部件安裝構造體的情況下，具有抑制第一面10a中的焊糊等導電性材料的浸潤擴展，防止導電性材料的爬升的效果。

以下，參照圖6a～圖6c，對將通過上述的元件芯片的制造方法形成的元件芯片10焊料接合在形成在印刷基板上的焊盤電極而成的電子部件安裝構造體及電子部件安裝構造體的制造方法進行說明。在圖6a中，在印刷基板15的上表面，與上述結構的元件芯片10的連接用的元件電極3對應地形成焊盤電極16。在焊盤電極16上搭載元件芯片10之前，供給膏狀的焊料17(或者焊料膏)(焊料膏供給工序)。

在焊料膏供給工序后的印刷基板15上搭載元件芯片10(搭載工序)。即使元件芯片10的元件電極3與對應的焊盤電極16對位，如圖6b所示，使元件電極3安放在焊盤電極16上的焊料17中。由此，元件芯片10搭載在印刷基板15上。

接下來，搭載工序后的印刷基板15被送至回流焊工序，在此，進行用于焊料的接合的加熱。即，對印刷基板15進行加熱，使焊料17熔融，將元件電極3和焊盤電極16焊料接合在一起(熔融工序)。然后，其后，對印刷基板15進行冷卻，使熔融的焊料冷卻固化(冷卻工序)。由此，如圖6c所示，形成通過焊料使元件電極3和焊盤電極16接合在一起的焊料接合部17*。

這樣，形成通過焊料17將形成在元件芯片10上的元件電極3接合在形成在印刷基板15上的焊盤電極16上而成的電子部件安裝構造體。在該電子部件安裝構造體中，元件芯片10具有：形成在與印刷基板15對置的面上的元件電極3、形成在元件芯片10的側面的印刷基板15側的角部e上的凹陷部c、和被覆凹陷部c的保護膜12a。而且，通過保護膜12a阻止焊料17向側面10c的爬升。

即，在凹陷部c中，由于殘留有保護膜12a，因此，在熔融工序中使焊料17熔融的熔融焊料與保護膜12a接觸。由碳氟化合物膜構成的保護膜12a的表面性狀具有抑制熔融焊料的浸潤擴展的特性。據此，在熔融工序中使焊料17熔融的熔融焊料不沿第一面10a擴展地在元件電極3與焊盤電極16的周圍冷卻固化，形成良好的焊料接合部17*。即，在上述的熔融工序中，形成在凹陷部c的保護膜12a抑制熔融的焊料17向側面10c的爬升。

由此，在將元件芯片10經由焊料17等導電性材料接合在印刷基板15等安裝對象物上的安裝過程中，能夠排除可能會因焊料17向側面10c的爬升而產生的各種不良的原因而提高安裝品質。例如能夠排除相鄰的電極間的短路、或在元件芯片10的側面10c形成不需要的電路引起的消耗電流的增大等而提高安裝品質。

本發明的元件芯片的制造方法及電子部件安裝構造體的制造方法以及電子部件安裝構造體具有能夠抑制安裝過程中的導電性材料的爬升這一效果，在按照每一元件區域對具有多個元件區域的基板進行分割來制造元件芯片的領域中是有用的。