元件芯片的制造方法、電子部件安裝構造體及其制造方法與流程

本公開涉及將具有多個元件區域的基板按每個元件區域進行分割來制造元件芯片的元件芯片的制造方法、將該元件芯片安裝到基板而成的電子部件安裝構造體的制造方法以及電子部件安裝構造體。

背景技術：

半導體元件等元件芯片通過將具有多個元件區域的晶片狀的基板分割為單片而進行制造(例如，參照專利文獻1)。在該專利文獻所示的現有技術中，首先，以形成有電路的晶片的表面粘附于背面研磨膠帶的狀態對晶片的背面進行研磨，進而通過蝕刻將晶片薄化。然后，在相當于元件區域的部分形成抗蝕劑層而進行遮蓋，實施等離子體蝕刻，從而將晶片分離為單片的半導體元件。

現有技術文獻

專利文獻

專利文獻1：日本特開2002-93752號公報

技術實現要素：

像上述那樣從晶片狀的基板切出的單片狀的元件芯片除了實施封裝而用作器件裝置以外，有時以wlcsp(waferlevelchipsizepackage：晶片級芯片尺寸封裝)等元件芯片的形態直接被送往電子部件安裝工序。在這種情況下，元件芯片以使電路形成面與接合用的焊糊、銀膏等導電性材料直接接觸的方式進行安裝。

本公開的目的在于，提供一種能夠抑制安裝過程中的導電性材料的爬升的元件芯片的制造方法、電子部件安裝構造體的制造方法以及電子部件安裝構造體。

本公開的元件芯片的制造方法是將具備具有用分割區域劃分的多個元件區域且至少其一部分被絕緣膜覆蓋的第一面和第一面的相反側的第二面的基板在分割區域進行分割而制造多個元件芯片的元件芯片的制造方法，具有以下的特征。即，包括：準備基板的準備工序，基板的第一面側被載體支承，并且基板形成有耐蝕刻層，使得覆蓋與元件區域對置的第二面的區域且使與分割區域對置的第二面的區域露出；以及等離子體處理工序，在準備工序之后，對被載體支承的基板實施等離子體處理。等離子體處理工序包括分割工序、在分割工序之后進行的凹陷部形成工序、以及在凹陷部形成工序之后進行的保護膜形成工序。在分割工序中，將第二面暴露于第一等離子體，從而將未被耐蝕刻層覆蓋的區域的基板在該基板的深度方向上蝕刻至到達第一面而將基板分割為元件芯片。而且，成為具備第一面、第二面以及連結第一面和第二面的側面的元件芯片彼此隔開間隔保持在載體上并且使側面和絕緣膜露出的狀態。在凹陷部形成工序中，在彼此隔開間隔保持在載體上的狀態下，將元件芯片暴露于第二等離子體，從而將露出的側面中的與絕緣膜相接的區域部分地除去而形成凹陷部。在保護膜形成工序中，在彼此隔開間隔保持在載體上的狀態下，將元件芯片暴露于供給保護膜形成用氣體的同時而產生的第三等離子體，從而在元件芯片的第二面、元件芯片的側面以及凹陷部形成保護膜。

在本公開的電子部件安裝構造體的制造方法中，電子部件安裝構造體是將通過本公開的元件芯片的制造方法形成的元件芯片在第一面具備的元件電極通過由元件電極和焊料形成的接合部接合到形成在印刷基板的焊盤電極而成的，電子部件安裝構造體的制造方法具有以下的特征。即，包括：焊料膏供給工序，對焊盤電極供給膏狀的焊料；以及搭載工序，使元件電極安放于供給到對應的焊盤電極的焊料膏，從而搭載到印刷基板。而且，包括：熔融工序，對印刷基板進行加熱而使焊料熔融，從而形成對元件電極和焊盤電極進行焊料接合的接合部；以及冷卻工序，對印刷基板進行冷卻而使熔融的焊料固化。在熔融工序中，形成在凹陷部的保護膜抑制熔融的焊料向所述側面爬升。

本公開的電子部件安裝構造體是將形成在元件芯片的元件電極通過焊料接合到形成在印刷基板的焊盤電極而成的電子部件安裝構造體，具有以下的特征。即，元件芯片具有：元件電極，形成在與印刷基板對置的面；凹陷部，形成在元件芯片的側面的印刷基板側的角部；以及保護膜，對凹陷部進行被覆，通過保護膜阻止所述焊料向所述側面爬升。

根據本公開，能夠抑制安裝過程中的導電性材料的爬升。

附圖說明

圖1a是本公開的一個實施方式的元件芯片的制造方法(第一實施例)的工序說明圖。

圖1b是本公開的一個實施方式的元件芯片的制造方法(第一實施例)的工序說明圖。

圖1c是本公開的一個實施方式的元件芯片的制造方法(第一實施例)的工序說明圖。

圖2a是本公開的一個實施方式的元件芯片的制造方法(第一實施例)的工序說明圖。

圖2b是本公開的一個實施方式的元件芯片的制造方法(第一實施例)的工序說明圖。

圖2c是本公開的一個實施方式的元件芯片的制造方法(第一實施例)的工序說明圖。

圖2d是本公開的一個實施方式的元件芯片的制造方法(第一實施例)的工序說明圖。

圖3是在本公開的一個實施方式的元件芯片的制造方法中使用的等離子體蝕刻裝置的結構說明圖。

圖4a是本公開的一個實施方式的元件芯片的制造方法(第一實施例)的工序說明中的放大說明圖。

圖4b是本公開的一個實施方式的元件芯片的制造方法(第一實施例)的工序說明中的放大說明圖。

圖4c是本公開的一個實施方式的元件芯片的制造方法(第一實施例)的工序說明中的放大說明圖。

圖5a是本公開的一個實施方式的元件芯片的制造方法(第二實施例)的工序說明圖。

圖5b是本公開的一個實施方式的元件芯片的制造方法(第二實施例)的工序說明圖。

圖5c是本公開的一個實施方式的元件芯片的制造方法(第二實施例)的工序說明圖。

圖5d是本公開的一個實施方式的元件芯片的制造方法(第二實施例)的工序說明圖。

圖6a是本公開的一個實施方式的元件芯片的制造方法(第三實施例)的工序說明圖。

圖6b是本公開的一個實施方式的元件芯片的制造方法(第三實施例)的工序說明圖。

圖6c是本公開的一個實施方式的元件芯片的制造方法(第三實施例)的工序說明圖。

圖6d是本公開的一個實施方式的元件芯片的制造方法(第三實施例)的工序說明圖。

圖7a是本公開的一個實施方式的元件芯片的制造方法(第三實施例)的工序說明中的放大說明圖。

圖7b是本公開的一個實施方式的元件芯片的制造方法(第三實施例)的工序說明中的放大說明圖。

圖7c是本公開的一個實施方式的元件芯片的制造方法(第三實施例)的工序說明中的放大說明圖。

圖8a是通過本公開的一個實施方式的元件芯片的制造方法制造的元件芯片的結構說明圖。

圖8b是通過本公開的一個實施方式的元件芯片的制造方法制造的元件芯片的結構說明圖。

圖9a是本公開的一個實施方式的電子部件安裝構造體的制造方法的工序說明圖。

圖9b是本公開的一個實施方式的電子部件安裝構造體的制造方法的工序說明圖。

圖9c是本公開的一個實施方式的電子部件安裝構造體的制造方法的工序說明圖。

符號說明

1：基板

1a：第一面

1b：第二面

1c：分割區域

2：元件區域

3：元件電極

4、4*：絕緣膜

5：耐蝕刻層

6：載體

10：元件芯片

10a：第一面

10b：第二面

10c：側面

12a、12a*、12b、12c：保護膜

15：印刷基板

16：焊盤電極

17：焊料

17*：焊料接合部

c、c*：凹陷部

e：角部

具體實施方式

在對本公開的實施方式進行說明之前，先對以往的裝置中的問題進行簡單說明。

如上所述，在將wlcsp等元件芯片以按其原樣的形態送往電子部件安裝工序的情況下，元件芯片以使電路形成面與接合用的焊糊、銀膏等導電性材料直接接觸的方式進行安裝。在該安裝過程中，有時會產生所謂的“爬升”，即，在搭載元件芯片時擴展的導電性材料不只浸潤擴展至電路形成面的接合部位，還浸潤擴展至元件芯片的側面、背面。這種導電性材料的爬升會成為導致相鄰的電極間的短路、在元件芯片的側面形成不需要的電路而增大消耗電流等各種不良情況的原因。因此，要求抑制這種安裝過程中的導電性材料的爬升。

接著，參照附圖對本公開的實施方式進行說明。

(第一實施例)

首先，參照圖1a～圖1c以及圖2a～圖2d對本實施方式的元件芯片的制造方法中的第一實施例進行說明。在此示出的元件芯片的制造方法將具備具有用分割區域劃分的多個元件區域且至少其一部分被絕緣膜覆蓋的第一面和該第一面的相反側的第二面的基板在分割區域進行分割而制造多個元件芯片。

如圖1a所示，基板1是在第一面1a形成有多個元件芯片10(參照圖1c)的晶片狀的基板。在基板1中，作為形成有元件部的元件面的第一面1a被由硅氧化膜、硅氮化膜、硅氮氧化膜等無機絕緣膜構成的絕緣膜4所覆蓋。在第一面1a設定有用分割區域1c劃分的多個元件區域2。在每個元件區域2形成有連接用的多個元件電極3，多個元件電極3形成為從絕緣膜4突出，或者形成為至少一部分從設置在絕緣膜4的開口露出。

基板1被送往元件芯片制造用的準備工序，并像以下說明的那樣，形成掩模并被載體6支承。作為載體6，能夠例示被切割架保持的切割膠帶、在保持面6a具備粘接層7的支承基板。在該準備工序中，如圖1b所示，在第二面1b由在等離子體切割中作為掩模發揮功能的抗蝕劑掩模、表面保護膜等形成耐蝕刻層5。即，在第二面1b形成有耐蝕刻層5，使得覆蓋與元件區域2對置的第二面1b的區域，且使與分割區域1c對置的第二面1b的區域露出。此外，使元件電極3的頂端面部分地埋入到載體6的粘接層7，從而基板1的第一面1a側被載體6的保持面6a支承。另外，準備工序中的掩模形成，可以在被載體6支承之前進行，也可以在被載體6支承之后進行。

在像這樣進行準備工序之后，為了對被載體6支承的基板1實施等離子體處理，載體6被送往等離子體處理工序。參照圖3對在該等離子體處理工序中使用的等離子體蝕刻裝置20的結構進行說明。在圖3中，作為真空容器的腔室21的內部是用于進行等離子體處理的處理室21a，在處理室21a的底部配置有載置對作為處理對象的基板1進行支承的載體6的載置臺22。在腔室21的頂部的上表面配置有作為上部電極的天線23，天線23與第一高頻電源部24電連接。處理室21a內的載置臺22還具有作為等離子體處理用的下部電極的功能，載置臺22與第二高頻電源部25電連接。

在腔室21經由排氣口21c連接有真空排氣部27，通過驅動真空排氣部27，從而對處理室21a內進行真空排氣。進而，處理室21a經由氣體導入口21b連接有等離子體產生用氣體供給部26。在本實施方式所示的等離子體蝕刻裝置20中，能夠根據等離子體處理的目的，選擇性地供給多種等離子體產生用氣體。在此，作為等離子體產生用氣體的種類，能夠選擇第一氣體26a、第二氣體26b、第三氣體26c、第四氣體26d以及灰化用氣體26e。

作為第一氣體26a，可使用sf6等以硅為對象的蝕刻效果優異的氣體。在本實施方式中，第一氣體26a用于產生通過等離子體蝕刻對基板1進行分割的第一等離子體p1。第二氣體26b與第一氣體26a同樣地用于以硅為對象的蝕刻，在本實施方式中，用于在通過等離子體蝕刻對基板1進行分割之后，除去蝕刻槽11的底部的角部e，從而形成凹陷部c(參照圖2a)。

第三氣體26c是通過等離子體處理形成皮膜的等離子體cvd用的氣體，可使用包含c4f8、c2f6、cf4、c6f6、c6f4h2、chf3、ch2f2等氟化碳的氣體。在本實施方式中，用作在分割了基板1的元件芯片10的側面、第二面1b、側面10c、凹陷部c形成保護膜的保護膜形成用氣體。

第四氣體26d是保護膜蝕刻用氣體，可使用sf6氣體、氧氣、氬氣等物理蝕刻效果優異的氣體。在本實施方式中，用于除去前述的保護膜中的不需要的部分的濺射用途。灰化用氣體26e是氧氣，在本實施方式中，用作除去結束了掩模功能之后的耐蝕刻層5、為了形成凹陷部c*(參照圖6b～圖6d、圖7b)而部分地除去絕緣膜4等除去有機膜的目的。

在利用等離子體蝕刻裝置20進行的等離子體處理中，首先，將作為處理對象的基板1與載體6一同載置在載置臺22上，并驅動真空排氣部27對處理室21a內進行真空排氣。與此同時，通過等離子體產生用氣體供給部26將與等離子體處理的目的相應的等離子體產生用氣體供給到處理室21a內并維持給定壓力。然后，在該狀態下通過第一高頻電源部24對天線23供給高頻電力，從而在處理室21a內產生與供給的等離子體產生用氣體的種類相應的等離子體。

此時，通過第二高頻電源部25對作為下部電極的載置臺22施加偏置電壓，從而能夠對在處理室21a內產生的等離子體帶來促進向載置臺22的方向的入射的偏置作用，能夠加強所希望的特定方向的等離子體處理效果而進行各向異性蝕刻。

在等離子體處理工序中，首先，利用使用了前述的第一氣體26a的第一等離子體p1執行處理。如圖1c所示，將基板1的第二面1b暴露于上述的第一等離子體p1，從而將未被耐蝕刻層5覆蓋的區域，即，與圖1a所示的分割區域1c對應的區域的基板1在該基板1的深度方向上蝕刻至到達第一面1a(參照箭頭e)。然后，形成將每個元件芯片10隔開的蝕刻槽11(參照圖2a)，將基板1分割為單片的元件芯片10。

即，通過該基板1的分割，具備在基板1的狀態下為第一面1a的第一面10a、在基板1的狀態下為第二面1b的第二面10b、以及連結第一面10a和第二面10b的側面10c的元件芯片10彼此隔開間隔保持在載體6上。而且，與進行該分割的同時，成為在蝕刻槽11內露出元件芯片10的側面10c和絕緣膜4的端部的狀態(分割工序)。

分割工序中的蝕刻條件能夠根據基板1的材質適當地進行選擇。在基板1為硅基板的情況下，分割工序中的蝕刻能夠使用所謂的波希法(boschprocess)。在波希法中，依次重復沉積膜沉積步驟、沉積膜蝕刻步驟、以及硅蝕刻步驟，從而能夠對未被耐蝕刻層5覆蓋的區域在基板1的深度方向上垂直地進行挖入。

作為沉積膜沉積步驟的條件，例如，只要作為原料氣體以150～250sccm供給c4f8，并且將處理室內的壓力調整為15～25pa，并且將第一高頻電源部24對天線23的投入功率設為1500～2500w，將第二高頻電源部25對下部電極的投入功率設為0w，將處理時間設為5～15秒即可。作為沉積膜蝕刻步驟的條件，例如，只要作為原料氣體以200～400sccm供給sf6，并且將處理室內的壓力調整為5～15pa，并且將第一高頻電源部24對天線23的投入功率設為1500～2500w，將第二高頻電源部25對下部電極的投入功率設為100～300w，將處理時間設為2～10秒即可。在此，sccm是表示氣體的流量的單位。即，1sccm是指，一分鐘流過1cm³的0℃、一個大氣壓(標準狀態)的氣體的流量。

作為硅蝕刻步驟的條件，例如，只要作為原料氣體以200～400sccm供給sf6，并且將處理室內的壓力調整為5～15pa，并且將第一高頻電源部24對天線23的投入功率設為1500～2500w，將第二高頻電源部25對下部電極的投入功率設為50～200w，將處理時間設為10～20秒即可。然后，在這些條件下重復沉積膜沉積步驟、沉積膜蝕刻步驟以及硅蝕刻步驟，從而能夠以10μm/分鐘的速度對硅基板進行挖入。

然后，在上述的分割工序之后，在彼此隔開間隔保持在載體6上的狀態下，將元件芯片10暴露于第二等離子體p2。即，如圖2a所示，在等離子體蝕刻裝置20中，在處理室21a內使用第二氣體26b產生第二等離子體p2，將在分割工序中露出的側面10c中的與絕緣膜4相接的區域部分地除去，從而在角部e形成凹陷部c(凹陷部形成工序)。

像以下那樣形成該凹陷部c。即，在分割工序中進行蝕刻而除去基板1和絕緣膜4之后，入射到蝕刻槽11內的等離子體的離子入射到粘接層7。而且，由于粘接層7是絕緣體，所以粘接層7的表面由于離子的入射而積聚正電荷。當像這樣成為粘接層7帶正電荷的狀態時，新入射的離子在蝕刻槽11的底部會由于正電荷彼此的斥力而喪失直線傳播性，軌跡會彎曲。這些軌跡彎曲的離子會入射到露出在蝕刻槽11內的底部的側面10c中的與絕緣膜4相接的區域。然后，通過這些離子的蝕刻作用，如圖4a所示，在由第一面10a和側面10c構成的角部e形成側面10c中的與絕緣膜4相接的區域被部分地除去的凹陷部c。

作為形成凹陷部的條件，例如，只要作為原料氣體以200～400sccm供給sf6，并且將處理室內的壓力調整為5～15pa，并且將第一高頻電源部24對天線23的投入功率設為1500～2500w，將第二高頻電源部25對下部電極的投入功率設為50～200w即可。在該條件下，能夠以5μm/分鐘左右的速度形成凹陷部。

然后，在上述的凹陷部形成工序之后，在彼此隔開間隔保持在載體6上的狀態下，將元件芯片10暴露于灰化用等離子體。即，如圖2b所示，在等離子體蝕刻裝置20中，在處理室21a內使用灰化用氣體26e產生灰化用等離子體，通過灰化除去以樹脂為主成分的耐蝕刻層5。由此，成為分割為單片的元件芯片10的第二面10b暴露的狀態。

灰化的條件能夠根據耐蝕刻層5的材料適當地進行選擇。例如，在耐蝕刻層5為抗蝕劑膜的情況下，只要作為原料氣體以150～300sccm供給氧并以0～50sccm供給cf4，并且將處理室內的壓力調整為5～15pa，并且將第一高頻電源部24對天線23的投入功率設為1500～2500w，將第二高頻電源部25對下部電極的投入功率設為0～30w即可。在該條件下，能夠以1μm/分鐘左右的速度除去耐蝕刻層5。

接下來，在上述的灰化工序之后，如圖2c所示，執行保護膜形成工序。即，在等離子體蝕刻裝置20中，在彼此隔開間隔保持在載體6上的狀態下，在處理室21a內供給作為保護膜形成用氣體(包含氟化碳的氣體)的第三氣體26c，并且將元件芯片10暴露于產生的第三等離子體p3。由此，如圖4b所示，在元件芯片10的第二面10b、側面10c分別形成保護膜12b、12c，保護膜12b、12c由保護膜形成用氣體中的氟化碳在等離子體中分解并在此后進行沉積而皮膜化的、以包含氟和碳的碳氟化合物作為主成分的膜構成，并且在凹陷部形成工序中形成的凹陷部c內也以填充在凹陷部c內的方式形成相同組成的保護膜12a。

形成在凹陷部c內的保護膜12a是以抑制在將元件芯片10直接接合到封裝基板等的安裝過程中的導電性材料的爬升為目的而形成的，因此優選吸濕性少且組成致密。在本實施方式中，作為為了形成這些保護膜而使用的第三等離子體p3的原料氣體，使用包含氟化碳的保護膜形成用氣體，因此能夠形成由吸濕性少、組成致密且粘著性優異的碳氟化合物膜構成的保護膜。另外，在該保護膜形成工序中，對載置載體6的載置臺22(參照圖3)施加高頻偏置。由此，可促進離子向元件芯片10的入射，能夠形成更致密且粘著性更高的保護膜。

作為保護膜的形成條件，例如，只要作為原料氣體以150sccm供給c4f8并以50sccm供給he，并且將處理室內的壓力調整為15～25pa，并且將第一高頻電源部24對天線23的投入功率設為1500～2500w，將第二高頻電源部25對下部電極的投入功率設為50～150w即可。通過在該條件下處理300秒，從而能夠形成厚度為3μm的保護膜。在本實施方式中，作為原料氣體，使用氟化碳和氦的混合氣體，這是因為，通過混合氦，從而可促進等離子體中的原料氣體的離解，其結果是，能夠形成致密且粘著性高的保護膜。

另外，在上述的條件例中，he流量相對于原料氣體的全部流量的比率為25％(＝50/(150+50)×100)。像以下說明的那樣，該比率優選在10％至80％之間。即，當he流量相對于原料氣體的全部流量的比率大于10％時，容易促進等離子體中的原料氣體的離解，其結果是，容易形成更致密且粘著性更高的保護膜。另一方面，當he流量相對于原料氣體的全部流量的比率大于80％時，在原料氣體中c4f8所占的比率減少，因此有助于形成保護膜的等離子體中的成分(c、f以及它們的化合物)向基板表面的供給不足，基板表面的保護膜的沉積速度變慢，生產性降低。

接著，執行用于除去在保護膜形成工序中形成的保護膜中的不需要的部分的保護膜除去工序。在上述的保護膜形成工序中，在元件芯片10的第一面10a中的凹陷部c形成保護膜的同時，在側面10c和第二面10b也形成了保護膜12b、12c(參照圖4b)。在本實施方式中，不需要這些保護膜12b、12c，因此使用第四等離子體p4進行用于除去保護膜12b、12c的等離子體處理。

即，在等離子體蝕刻裝置20中，在處理室21a內，供給成分為氬氣、氧氣的作為保護膜蝕刻用氣體的第四氣體26d并且產生第四等離子體p4，并如圖2d所示，以彼此隔開間隔保持在載體6上的狀態將元件芯片10暴露于第四等離子體p4。由此，在使形成在凹陷部c內的保護膜12a的至少一部分殘留的同時，通過第四等離子體p4的蝕刻作用除去在元件芯片10中暴露于上表面的形成在第二面10b的保護膜12b、形成在側面10c的保護膜12c。

由此，如圖4c所示，元件芯片10的第二面10b和側面10c成為暴露的狀態，附著在載體6的上表面的保護膜中的未被元件芯片10覆蓋的范圍的保護膜12d(參照圖2c)也被除去。由此，成為在保護膜除去工序之后的元件芯片10中只在凹陷部c內殘留有保護膜12a的狀態。

作為除去保護膜的條件，例如，只要作為原料氣體以150～300sccm供給ar并以0～150sccm供給o2，并且將處理室內的壓力調整為0.2～1.5pa，并且將第一高頻電源部24對天線23的投入功率設為1500～2500w，將第二高頻電源部25對下部電極的投入功率設為150～300w即可。在該條件下，能夠以0.5μm/分鐘左右的速度對暴露在上表面的保護膜進行蝕刻。

(第二實施例)

另外，在上述的本實施方式的第一實施例中，在通過分割工序形成的蝕刻槽11內除去絕緣膜4并使粘接層7暴露的狀態下進行圖2a所示的凹陷部形成工序，但是也可以像圖5a～圖5d所示的第二實施例那樣，在殘留有作為無機絕緣膜的絕緣膜4的狀態下執行凹陷部形成工序。

即，在圖5a所示的分割工序中，進行與圖1c所示的例子同樣的等離子體處理。由此，將基板1在該基板1的深度方向上進行蝕刻，形成將每個元件芯片10隔開的蝕刻槽11，從而將基板1分割為單片的元件芯片10。此時，在蝕刻槽11的底部殘留有絕緣膜4的狀態下停止蝕刻，并在該狀態下執行凹陷部形成工序。

即，在圖5b所示的凹陷部形成工序中，與圖2a所示的例子同樣地，將在分割工序中露出的側面10c中的與絕緣膜4相接的區域部分地除去而在角部e形成凹陷部c。在蝕刻槽11的底部殘留有作為無機絕緣膜的絕緣膜4的狀態下，形成該凹陷部c。

在該情況下，在絕緣膜4帶正電荷的狀態下，新入射的離子在蝕刻槽11的底部由于正電荷彼此的斥力而使其軌跡彎曲，在蝕刻槽11內的底部入射到露出的側面10c中的與絕緣膜4相接的區域。然后，與第一實施例同樣地，通過這些離子的蝕刻作用，在由第一面10a和側面10c構成的角部e，側面10c中的與絕緣膜4相接的區域被部分地除去，從而形成凹陷部c。

此后，如圖5c所示，執行通過等離子體處理除去殘留在蝕刻槽11的底部的絕緣膜4的絕緣膜除去工序。在此，在蝕刻槽11的底部，進行使等離子體從垂直方向入射到絕緣膜4的各向異性蝕刻。由此，殘留在蝕刻槽11的底部的絕緣膜4被除去。絕緣膜除去工序的條件能夠根據絕緣膜4的材料適當地進行選擇。例如，在絕緣膜4為硅氧化膜的情況下，例如，只要作為原料氣體以200～500sccm供給ar并以10～50sccm供給cf4，并且將處理室內的壓力調整為0.5～5pa，并且將第一高頻電源部24對天線23的投入功率設為1500～2500w，將第二高頻電源部25對下部電極的投入功率設為300～1000w即可。在該條件下，能夠以0.3μm/分鐘左右的速度除去絕緣膜。

接下來，與圖2b所示的例子同樣地，執行灰化工序。即，如圖5d所示，通過灰化用等離子體除去耐蝕刻層5。由此，分割為單片的元件芯片10的第二面10b成為暴露的狀態。關于此后的處理工序，與在第一實施例中用圖2c、圖2d示出的保護膜形成工序、保護膜除去工序相同。

圖8a示出通過這樣的第一實施例、第二實施例所示的制造過程制造的元件芯片10。即，如圖8a所示，元件芯片10具有被由硅氧化膜等無機絕緣膜構成的絕緣膜4覆蓋的第一面10a，在第一面10a形成有從絕緣膜4突出的元件電極3。在第一面10a與側面10c構成的角部e，通過將側面10c中的與絕緣膜4相接的區域部分地除去，從而形成有凹陷部c，凹陷部c被保護膜12a覆蓋。

(第三實施例)

接著，參照圖6a～圖6d和圖7a～圖7c對本實施方式的元件芯片的制造方法中的第三實施例進行說明。在此處示出的元件芯片的制造方法中，在第一實施例、第二實施例中，作為覆蓋第一面1a的絕緣膜4使用了硅氧化膜等無機絕緣膜，相對于此，在第三實施例中，示出作為絕緣膜4*而使用了聚酰亞胺等的有機膜的例子。

圖6a～圖6d示出在第一實施例中通過圖1c所示的等離子體處理進行了分割工序之后的元件芯片10的狀態。另外，圖6a～圖6d與第一實施例中的圖2a～圖2d對應。首先，在分割工序后中，如圖6a所示，在彼此隔開間隔保持在載體6上的狀態下，將元件芯片10暴露于第二等離子體p2。即，與第一實施例同樣地，將在分割工序中露出的側面10c中的與絕緣膜4*相接的區域部分地除去，從而在角部e形成凹陷部c(凹陷部形成工序)。

由此，如圖7a所示，在由第一面10a和側面10c構成的角部e中，形成側面10c中的與絕緣膜4*相接的區域被部分地除去的凹陷部c。在此，形成的凹陷部c為在角部e中殘留有絕緣膜4*的端部的狀態。

然后，在上述的凹陷部形成工序之后進行灰化，從而如圖6b所示，通過灰化用等離子體除去耐蝕刻層5。由此，分割為單片的元件芯片10的第二面10b成為暴露的狀態。與此同時，通過灰化除去處于殘留在角部e的狀態的絕緣膜4*。即，在第三實施例中絕緣膜4*是聚酰亞胺等的有機膜，因此延伸至通過凹陷部形成工序形成的凹陷部c的端部與灰化用等離子體接觸而被除去。由此，如圖7b所示，凹陷部c擴大與被除去的絕緣膜4*的體積相應的量，從而成為凹陷部c*。

接下來，在上述的灰化工序之后，如圖6c所示，執行保護膜形成工序，將元件芯片10暴露于第三等離子體p3。由此，如圖7c所示，在元件芯片10的第二面10b、側面10c形成由包含氟和碳的碳氟化合物膜構成的保護膜12b、12c。與此同時，在凹陷部形成工序和灰化工序中形成的凹陷部c*內，電以填充在凹陷部c*內的方式形成與第一實施例所示的保護膜組成相同、功能相同的保護膜12a。

接著，執行用于除去在保護膜形成工序中形成的保護膜中的不需要的保護膜12b、12c的保護膜除去工序。即，如圖6d所示，將元件芯片10暴露于第四等離子體p4，從而在使形成在凹陷部c*內的保護膜12a的至少一部分殘留的同時，通過第四等離子體p4的蝕刻作用除去形成在元件芯片10的保護膜12b、保護膜12c。

由此，元件芯片10的第二面10b和側面10c成為暴露的狀態，附著在載體6的上表面的保護膜中的未被元件芯片10覆蓋的范圍的保護膜12d(參照圖6c)也被除去。由此，成為在保護膜除去工序之后的元件芯片10中只在凹陷部c*內殘留有保護膜12a的狀態。

圖8b示出通過第三實施例所示的制造過程制造的元件芯片10。即，元件芯片10具有被由聚酰亞胺等的有機膜構成的絕緣膜4*覆蓋的第一面10a，在第一面10a形成有從絕緣膜4*突出的元件電極3。在由第一面10a和側面10c構成角部e，通過將側面10c中的與絕緣膜4*相接的區域部分地除去，并且除去絕緣膜4*的端部，從而形成有凹陷部c*，凹陷部c*被保護膜12a*覆蓋。

像以下說明的那樣，具有圖8a、圖8b所示的結構的元件芯片10具有如下效果，即，在不經過樹脂封裝等工序而通過焊料接合直接安裝到印刷基板等而形成電子部件安裝構造體的情況下，可抑制第一面10a中的焊糊等導電性材料的浸潤擴展，可防止導電性材料的爬升。

以下，參照圖9a～圖9c對將通過上述的元件芯片的制造方法形成的元件芯片10焊料接合到形成在印刷基板的焊盤電極而構成的電子部件安裝構造體以及電子部件安裝構造體的制造方法進行說明。在圖9a中，在印刷基板15的上表面與上述構成的元件芯片10的連接用的元件電極3對應地形成有焊盤電極16。在將元件芯片10搭載到焊盤電極16之前，先對焊盤電極16供給膏狀的焊料(或者，焊料膏)17(焊料膏供給工序)。

在焊料膏供給工序之后的印刷基板15搭載元件芯片10(搭載工序)。即，將元件芯片10的元件電極3與對應的焊盤電極16進行位置對齊，并如圖9b所示，使元件電極3安放于焊盤電極16上的焊料17。由此，元件芯片10搭載到印刷基板15。

接下來，搭載工序之后的印刷基板15被送往回流焊工序，在此進行用于基于焊料的接合的加熱。即，對印刷基板15進行加熱而使焊料17熔融，從而對元件電極3和焊盤電極16進行焊料接合(熔融工序)。然后，對印刷基板15進行冷卻，使熔融的焊料冷卻固化(冷卻工序)。由此，如圖9c所示，形成通過焊料對元件電極3和焊盤電極16進行接合的焊料接合部17*。

這樣，形成將形成在元件芯片10的元件電極3通過焊料17接合到形成在印刷基板15的焊盤電極16而構成的電子部件安裝構造體。在該電子部件安裝構造體中，元件芯片10具有形成在與印刷基板15對置的面的元件電極3、形成在元件芯片10的側面的印刷基板15側的角部e的凹陷部c、以及對凹陷部c進行被覆的保護膜12a，成為通過保護膜12a阻止焊料17向側面10c爬升的方式。

即，在凹陷部c中殘留有保護膜12a，因此在熔融工序中焊料17熔融而成的熔融焊料與保護膜12a接觸。由碳氟化合物膜構成的保護膜12a的表面性狀具有抑制熔融焊料的浸潤擴展的特性，因此在熔融工序中，焊料17熔融而成的熔融焊料不會沿著第一面10a擴展，而是在元件電極3與焊盤電極16的周圍進行冷卻固化，從而形成良好的焊料接合部17*。即，在上述的熔融工序中，形成在凹陷部c的保護膜12a抑制熔融的焊料17向側面10c爬升。另外，雖然在圖9a～圖9c中示出了使用圖8a所示的元件芯片10的例子，但是對于圖8b所示的元件芯片10也能夠得到同樣的效果。

由此，能夠排除在通過焊料17等導電性材料將元件芯片10接合到印刷基板15等安裝對象物的安裝過程中由于焊料17向側面10c爬升而有可能產生的各種不良情況。例如，能夠排除相鄰的電極間的短路、由于在元件芯片10的側面10c形成不需要的電路而造成的消耗電流的增大等各種不良情況的原因，從而能夠提高安裝品質。

本公開的元件芯片的制造方法、電子部件安裝構造體的制造方法以及電子部件安裝構造體具有能夠抑制安裝過程中的導電性材料的爬升的效果，在將具有多個元件區域的基板按每個元件區域進行分割來制造元件芯片的領域中是有用的。