針對溝槽原位摻雜然后未摻雜多晶硅填充料的制作方法

相關申請交叉引用

本申請具有涉及共同待審的申請號為14/570,530、申請日為2014年12月15日、題目為“用于溝槽的原位摻雜多晶硅填充料(in-situdopedpolysiliconfillerfortrenches)”的主題。

公開的實施例涉及用于集成電路(ic)的摻雜多晶硅填充的溝槽。

背景技術：

芯片上的有源裝置通常由被稱為其中形成隔離結構的場區域的區域間隔開。用于隔離的硅的局部氧化(locos)工藝的一種替代被稱為溝槽隔離。某些溝槽工藝涉及摻雜多晶硅填充料，諸如當需要在多晶硅填充料和半導體基板之間進行歐姆接觸時。

在一個具有摻雜多晶硅填充料的溝槽布置中，使用兩步驟注入多晶硅填充工藝。諸如通過反應離子刻蝕(rie)在基板中形成溝槽，溝槽襯有電介質襯墊(例如，熱二氧化硅)，以及有內襯的溝槽然后通過多晶硅填充料填充。然后能夠通常通過離子注入，隨后通過熱注入激活步驟摻雜多晶硅填充料材料。

技術實現要素：

提供這個發明內容以用簡化的形式對公開的概念進行簡要選擇，其進一步描述在以下包括附圖的詳細說明書中。這個發明內容不旨在限制要求保護的主題的范圍。

公開的實施例認識了用于為溝槽提供摻雜多晶硅填充料的常規的兩步驟沉積然后離子注入導致多晶硅空隙，該多晶硅空隙能夠在退火期間在溝槽內遷移，導致了針對電路布置的可靠性問題和較高基板接觸電阻，其中溝槽包括通過電介質襯墊的底部孔，使得摻雜多晶硅接觸半導體基板(或其上的外延層)。此外，因為多晶硅填充料通常是未摻雜的沉積，所以需要額外的注入步驟用于摻雜劑合并。

公開的實施例描述了用于多晶硅溝槽填充的方法，其包括形成初始的原位摻雜多晶硅層然后無摻雜多晶硅層，以形成襯有電介質的多晶硅填充的溝槽(多晶硅填充的溝槽)。在晶圓制造完成之后最終的集成電路(ic)中的摻雜多晶硅填充料通常基本上是無空隙的多晶硅。如本文中使用的術語“多晶硅空隙”涉及襯有電介質的多晶硅填充的溝槽的多晶硅填充料內的空的或空腔區域，該空的或空腔區域能夠沿著電介質襯墊或在多晶硅填充料的內部，其具有是至少0.3μm長的至少一個維度，通常是v形的空隙(見以下所述的圖3a中所示的空隙)。如本文使用的術語“基本上無空隙的”涉及遍及從橫截面掃面電子顯微鏡(x-sem)可確定它們的體積上，ic上的多個襯有電介質的多晶硅填充的溝槽的至少90％是無空隙的，其中多晶硅填充的溝槽具有≥10μm的深度和ar≥5的縱橫比。

附圖說明

現將參考附圖，附圖不必按照比例繪制，在附圖中：

圖1是根據一個示例實施例示出制造集成電路(ic)的示例方法中的步驟的流程圖，該方法包括形成原位摻雜多晶硅層、然后形成無摻雜多晶硅層，以形成多晶硅填充的溝槽。

圖2a是根據一個示例實施例包括公開的多晶硅填充的溝槽的示例ic的示意性橫截面視圖。

圖2b是根據一個示例實施例包括公開的多晶硅填充的溝槽的示例ic的示意性橫截面視圖，該多晶硅填充的溝槽具有電介質襯墊的底部處的開口以提供溝槽中的摻雜多晶硅填充料與半導體基板之間的歐姆接觸。

圖3a是具有可見v形空隙的常規的多晶硅填充的溝槽的掃描x-sem圖像，其中在通過硼離子注入工藝，然后通過摻雜劑激活步驟的多晶硅沉積之后摻雜溝槽。

圖3b是具有帶有變化溝槽開口/寬度尺寸的公開的多晶硅填充的溝槽的公開的測試結構的掃描x-sem圖像，該變化溝槽開口/寬度尺寸模擬帶有變化開口溝槽開口/寬度尺寸的產品特征，該變化溝槽開口/寬度尺寸使用公開原位硼摻雜層然后未摻雜多晶硅層沉積工藝形成，其中摻雜多晶硅填充料能夠被看出是基本上無空隙的多晶硅。

具體實施方式

參考附圖描述示例實施例，其中相似的參考標記被用于表示相似的或相同的元素。動作或事件的所說明的順序不應該被認為是限制性的，因為某些動作或事件可以以不同的順序發生和/或與其它動作或事件同時發生。此外，所說明的某些動作或事件可以不需要用于實現根據這個公開的方法。

圖1是根據一個示例實施例示出制造ic的示例方法100中的步驟的流程圖，該方法包括形成原位摻雜多晶硅層、然后形成多晶硅填充的溝槽。步驟101包含在半導體基板中刻蝕具有縱橫比(ar)≥5和溝槽深度≥10μm的溝槽。溝槽深度能夠在20μm和50μm之間。在一個具體實施例中，在頂部半導體表面處的溝槽開口尺寸能夠是從2.35μm到2.85μm之間，并且溝槽深度是大約25μm到30μm。

半導體基板能夠是大塊半導體基板或者能夠包含大塊基板材料上的外延層。半導體基板和/或半導體表面能夠包括硅、硅鍺、或包含諸如砷化鎵(gaas)、磷化銦(inp)或碳化硅(sic)的其它半導體材料。一個具體布置是硅基板上的硅/鍺(sige)半導體表面。刻蝕通常包含反應離子刻蝕(rie)。

步驟102包含沿著溝槽的壁形成保形的電介質襯墊，以提供電介質內襯的溝槽。該形成能夠包括熱氧化或沉積工藝，或這類工藝的組合。例如，在一個具體實施例中，電介質層包括使用熱的2.5ka二氧化硅層工藝，隨后沉積的次大氣壓cvd(sacvd)工藝形成的二氧化硅，以提供大約5ka厚的二氧化硅層。

對于其中溝槽需要通過電介質襯墊的底部孔用于原位摻雜多晶硅以接觸半導體基板或基板上的外延層的電路布置，諸如使溝槽能夠從頂部側(電路側)與基板或外延層歐姆接觸，方法100能夠進一步包含步驟103，其包含選擇性地刻蝕電介質襯墊以在原位摻雜多晶硅沉積(下面所述的步驟104)之前在電介質襯墊的底部形成開口。這個能夠提供隨后沉積的摻雜多晶硅填充料與相同摻雜類型的半導體基板或外延層之間的歐姆接觸。在一個布置中，半導體基板和/或其上的外延層能夠是硼摻雜的并且多晶硅能夠是硼摻雜的。在另一個布置中，半導體基板和/或其上的外延層能夠是n型摻雜的并且多晶硅填充料能夠是n型摻雜的。

步驟104包括沉積具有第一厚度的初始的原位摻雜多晶硅層到溝槽內，以形成部分襯有電介質的多晶硅填充的溝槽。原位摻雜多晶硅層的厚度能夠是從0.2μm到0.5μm。步驟105包含沉積具有大于第一厚度的第二厚度的無摻雜多晶硅層以完成填充襯有電介質的溝槽，以提供多晶硅填充的溝槽。無摻雜多晶硅層的厚度能夠從1.3μm到2.0μm。

在完成制造ic之后，多晶硅填充的溝槽基本上是無空隙的多晶硅，并且具有25℃時小于或等于≤60歐姆/平方的薄層電阻。此外，在最終的ic中，從多晶硅填充的溝槽的頂部和多晶硅填充的溝槽的底部的摻雜劑濃度差是至少4倍，以及在多晶硅填充的溝槽的頂部處的平均多晶硅顆粒尺寸與多晶硅填充的溝槽的底部處的平均顆粒尺寸相比小于至少50％。

由無摻雜多晶硅層覆蓋的摻雜多晶硅層有助于避免摻雜劑沿著溝槽的側壁向外擴散進入到電介質襯墊材料(例如，二氧化硅)中。因為多晶硅通常沉積在晶圓的兩側，所以可以通過在晶圓的前部表面上的化學機械平面化或拋光(cmp)以及通過晶圓背部上的背部多晶硅條帶隨后將覆蓋層去除。

在步驟104和步驟105中的沉積能夠包括利用硅烷(sih4)氣體的，在550℃到650℃的沉積溫度范圍并且從100毫托(mtorr)到400毫托的壓力范圍處的低壓化學氣相沉積(lpcvd)。沉積溫度范圍通常是550℃到625℃，并且壓力范圍通常從250毫托到350毫托。

對于摻雜多晶硅沉積(步驟104)，沉積能夠包括隨著至少一種稀釋氣體在從20到50sccm的流動范圍內流動bcl3氣體以及至少一種稀釋氣體，使得將源bcl3氣體按照重量體積稀釋到≤20％(例如，1％到10％)。稀釋氣體能夠包括h2。例如，已經認識到當電介質襯墊材料包括二氧化硅時，100％的bcl3通常導致破壞電介質襯墊材料。一種具體的沉積工藝使用3％的bcl3(具有h2的97％余量)，并且另一個工藝使用5％的bcl3(具有h2的95％余量)。稀釋氣體還能夠是除了h2之外的其它氣體，諸如n2或ar。

方法100能夠進一步包括在溫度通常在900℃到1150℃之間退火多晶硅填充的溝槽。例如，能夠使用在從900℃到1100℃的溫度處、用時10到65分鐘的爐內退火，或者能夠使用在900℃到1100℃之間的溫度處、用時大約30到60秒的快速熱退火(rta)。在通過完成制造ic對多晶硅填充的溝槽進行退火之后，摻雜多晶硅填充料基本上是無空隙的多晶硅。

對于完成其制造工藝之后的ic，摻雜多晶硅填充料通常具有在1×10¹⁸cm^-3和5×10²¹cm^-3之間的平均摻雜劑濃度，和在25℃時≤60歐姆/平方的薄層電阻。在一個典型的實施例中，多晶硅填充料被摻雜p型和在25℃時薄層電阻≤30歐姆/平方。在該實施例中，存在溝槽的底部處的溝槽孔(見示出在下面所述的圖2b中的用于溝槽240a’和240c’的電介質襯墊241的底部處的開口243)，多晶硅填充的溝槽形成用于基板或外延層的歐姆接觸。多晶硅填充的溝槽能夠是ic上的溝槽隔離結構，或者包括溝槽電容器、場板或環的其它溝槽結構。

圖2a是根據一個示例實施例的包括公開的多晶硅填充的溝槽240a、240b和240c的示例cmosic200的示意性橫截面視圖。ic200包括被示出為p-基板的半導體基板205，其具有示出為在半導體基板205上或半導體基板205中形成的功能電路系統塊218的功能電路系統。功能電路系統塊218通常是實現并且實行所需功能的集成電路系統，諸如數字ic(例如，數字信號處理器)或模擬ic(例如，放大器或功率轉換器)的所需功能，諸如bimosic。所提供功能電路系統218的能力變化在例如從簡單裝置到復雜裝置的范圍。包含在功能電路系統內的具體的功能對公開的實施例是不重要的。

示出的nmos晶體管220和pmos晶體管230通常與其它cmos電路系統一起，以及與用于bicmos電路的雙極性晶體管，和經配置在一起的電阻器和電容器一起還被包括在功能電路系統塊218中，以執行電路功能。pmos晶體管230被示出形成在n阱215中。

nmos晶體管220包括柵極電介質222上的柵極電極221以及形成在半導體基板205上的漏極223和源極224。pmos晶體管230包括柵極電介質232上的柵極電極231以及形成在半導體基板205上源極233和漏極234。觸點金屬245被示出提供通過示出的前金屬電介質層235中的孔的接觸。

半導體基板205中的多晶硅填充的溝槽240a、240b和240c提供電隔離，諸如所示的nmos晶體管220和pmos晶體管230之間。電介質襯墊被示出為241并且摻雜多晶硅填充料被示出為242。摻雜多晶硅填充料242在25℃時的薄層電阻是≤60歐姆/平方，并且示出為240a、240b和240c的多個多晶硅填充的溝槽240的ar是≥5，而溝槽深度是≥10μm。摻雜多晶硅填充料242基本上是無空隙的多晶硅(見以下所述的圖3b)。如上所述，本文使用的“基本上無空隙的”涉及遍及從使用x-sem獲得的橫截面圖像可確定它們的體積上，ic上的多個襯有電介質的多晶硅填充的溝槽的至少90％是無空隙的，其中襯有電介質的多晶硅填充的溝槽240a、240b和240c具有≥10μm的深度和ar≥5。來自多晶硅填充的溝槽的頂部和來自多晶硅填充的溝槽的底部的摻雜劑濃度的差是至少4倍，以及在多晶硅填充的溝槽的頂部處的平均顆粒尺寸是小于多晶硅填充的溝槽的底部處的平均顆粒尺寸至少50％。

圖2b是根據一個示例實施例的包括公開的多晶硅填充的溝槽240a’和240c’的示例ic250的示意性橫截面視圖，多晶硅填充的溝槽240a’和240c’各自具有在電介質襯墊241的底部處的開口243，電介質襯墊以其他方式是保形的以提供在溝槽中的摻雜多晶硅填充料242和半導體基板205之間的歐姆接觸。觸點金屬245被示出接觸多晶硅填充的溝槽240a’和240c’中的摻雜多晶硅填充料242。在這個實施例中，摻雜多晶硅填充料242是硼摻雜的，以向半導體基板提供歐姆接觸，如示出的還是p-(硼)摻雜的。

與已知的多晶硅溝槽填充摻雜方法進行比較除了提供基本上無空隙的多晶硅之外，所公開的方法具有若干顯著的優點。諸如其它優點包括溝槽中的低多晶硅薄層電阻，對于硼摻雜的溝槽通常≤30歐姆/平方，提高的晶圓到晶圓和跨晶圓薄層電阻(rs)均勻性(包括高達并且包括300mm晶圓)，其中能夠在沉積(例如，lpcvd)爐內的晶舟上的晶圓的1x晶圓間隔(例如，～7.8mm間隔)獲得這些結果。相對高的bcl3流速(例如，≥40sccm，其中10sccm的較低的最大流速通常被使用在常規的原位摻雜的沉積工藝中)，已經被發現能夠實現較低rs和提高的rs均勻性。較厚的無摻雜多晶硅層與摻雜多晶硅層(例如，≥4:1的比率)比較還降低或緩解側壁溝槽襯墊氧化物損失的缺陷。

示例

通過以下具體示例來進一步說明所公開的實施例，其不應該被解釋為以任何方式限制這個公開的范圍和內容。

圖3a是具有可見v形空隙的常規的多晶硅填充的溝槽的掃描x-sem圖像，可見v形空隙在多晶硅沉積、之后的已知的硼離子注入工藝，然后是注入激活步驟之后進行摻雜。溝槽通過反應離子刻蝕(rie)進行形成，通過熱生長二氧化硅電介質(1.5ka到2.5ka)作為襯墊，以及然后沉積無摻雜多晶硅的薄層(～2ka)。晶圓然后在離子注入工具上進行處理以獲得成角度地注入到溝槽。在完成注入步驟之后，晶圓被放回到爐內以獲得用于完全地填充溝槽的較厚的(～12ka到14ka)無摻雜多晶硅。在沉積/注入/沉積工藝之后，在高溫下退火晶圓，以激活溝槽中的摻雜劑并且使摻雜劑能夠擴散，使得它們在溝槽中變得更均勻地分布。對于多晶硅的硼注入之后的具有相對低的dt的工藝，如圖3a所示，至少一個1空隙具體針對相對小的溝槽寬度(例如，＜3μm)以及深的溝槽深度(例如，＞20μm)趨向于形成在每個溝槽中。圖3b是具有帶有變化溝槽開口/寬度尺寸的公開的多晶硅填充的溝槽的測試結構的掃描x-sem圖像，該變化溝槽開口/寬度尺寸模擬帶有變化開口溝槽開口/寬度尺寸的產品特征，該變化溝槽開口/寬度尺寸使用公開原位硼摻雜多晶硅沉積工藝基于方法100形成，其中摻雜多晶硅填充料被看出是基本上無空隙的多晶硅。溝槽通過rie被形成，通過熱生長二氧化硅電介質作為襯墊，以及如上所述進行填充，除了代替離子注入多晶硅，通過所公開的原位硼多晶硅沉積摻雜多晶硅(步驟104；厚度0.3μm)隨后是未摻雜多晶硅沉積(步驟105；厚度1.6μm)。在相應的多晶硅沉積之后但是在cmp之前采取x-sem。在頂部半導體表面處的溝槽開口是變化的(2.45μm到2.85μm)并且溝槽深度被保持在28μm處。

圖3b中示出的不同的溝槽寬度(開口)具有從左到右增加的開口尺寸。由于絕緣的電介質與導電的多晶硅填充料形成x-sem對比，所以電介質(二氧化硅)襯墊在顏色上被示出為黑色。溝槽之間的硅中的水平取向的特征是由于來自sem的樣本分割并且應該被忽略。多晶硅是在整個測試結構的頂部上。所提供的插圖示出2.65μm的標稱的溝槽開口，其具有完全的多晶硅填充而不具有所示空隙，并且可選地選擇性刻蝕二氧化硅襯墊的底部，以允許硼摻雜多晶硅填充料與p-基板進行歐姆接觸。

所公開的實施例能夠被用于形成可以集成到各種組件流程中的半導體管芯，以形成各種不同的裝置和相關產品。半導體管芯可以包括其中的各種元件和/或其上的層(包括勢壘層、電介質層)，裝置結構，有源元件和無源元件(包括源極區域、漏極區域)，位線，基極，發射極、集電極、導線，導電通孔等。此外，半導體管芯能夠由多種工藝形成，包括雙極性的、絕緣柵雙極性晶體管(igbt)、cmos、bicmos和mems。

本公開所涉及到的本領域的技術人員將了解到在要求保護的發明的范圍內，許多其它實施例和實施例的變化是可能的，并且在不脫離本公開的范圍的情況下可以對所述的實施例做出進一步的添加、刪除、替換和修改。