半導體裝置和半導體裝置的制造方法與流程

本發明涉及一種半導體裝置和半導體裝置的制造方法。

背景技術：

以往，作為功率器件而使用的半導體器件是以使用硅(si)作為半導體材料的器件為主流。然而，作為帶隙比硅寬的寬帶隙半導體的碳化硅(sic)具有導熱系數是硅的3倍、最大場強是硅的10倍、電子漂移速度是硅的2倍的物理性質。因此，近年來，sic作為擊穿電壓高，低損失，能夠在高溫下工作的功率器件，對其應用進行了研究。

在sic器件之中，在功率mosfet(metaloxidesemiconductorfieldeffecttransistor：絕緣柵型場效應晶體管)和/或igbt(insulatedgatebipolartransistor：絕緣柵型雙極晶體管)中，為了獲得與表面側的基板的歐姆接觸，通常使用鎳(ni)硅化物。其制造方法如下。

首先，在sic基板形成了所期望的雜質層之后，形成柵極絕緣膜，并在柵極絕緣膜上形成多晶硅的圖案。然后，在多晶硅上形成了層間絕緣膜之后，對需要接觸的部位通過蝕刻進行開口。接下來，在接觸孔底面形成ni膜，并通過快速熱處理形成鎳硅化物。

在形成鎳硅化物時，如果ni膜與層間絕緣膜接觸，則在快速熱處理時，ni滲入層間絕緣膜而導致絕緣性降低，因此存在通過使用剝離(lift-off)法來避免ni膜與層間絕緣膜接觸的技術(例如，參考專利文獻1)。

現有技術文獻

專利文獻

專利文獻1：日本專利第4671314號公報

技術實現要素：

技術問題

然而，專利文獻1的方法由于使用濕蝕刻來形成接觸孔所以不適于細微化，另外還存在在剝離時附著異物的問題。所以，想到在層間絕緣膜上形成氮化鈦(tin)膜，從而防止ni滲入層間絕緣膜的方法。具體來說，在接觸開口之后，通過反應濺射法(以下簡稱為濺射)等在sic基板的整面形成tin膜，對于接觸孔底面的想要硅化的部分通過干蝕刻來將tin膜開口。接下來，通過濺射或蒸鍍，在tin膜的開口部形成ni膜，并通過進行快速熱處理，來形成鎳硅化物。

圖9是示出在接觸開口之后形成了tin膜的縱向型mosfet的結構的剖視圖。如圖9所示，在接觸孔底面將tin膜開口時，需要預測對準偏差和/或尺寸精度，使tin膜開口寬度小于接觸開口寬度。因此，存在能夠形成鎳硅化物層9的面積變窄，接觸電阻增大這樣的問題。另外，由于在接觸開口部形成tin膜開口部，所以存在無法縮小接觸開口部，接觸開口部成為縮小器件的單元間距(cellpitch)時的障礙這樣的問題。

本發明的目的在于，提供一種半導體裝置和半導體裝置的制造方法，該半導體裝置不使接觸電阻增大，不會成為單元間距縮小的障礙，并且在形成鎳硅化物時，能夠防止鎳滲入層間絕緣膜。

技術方案

為了解決上述問題，達到本發明的目的，本發明的半導體裝置具有以下特征。半導體裝置具備：第一導電型的寬帶隙半導體基板，包括帶隙比硅寬的半導體；和第一導電型的寬帶隙半導體堆積層，堆積于上述寬帶隙半導體基板的正面，且雜質濃度比上述寬帶隙半導體基板的雜質濃度低。另外，半導體裝置具備：第二導電型區，選擇性地設置于上述寬帶隙半導體堆積層的相對于上述寬帶隙半導體基板側為相反側的表面層；和第一導電型區，選擇性地設置于上述第二導電型區內。另外，半導體裝置具備：柵極絕緣膜，設置于上述寬帶隙半導體堆積層的被上述第二導電型區夾住的部分的表面、以及上述第二導電型區的表面；柵電極，設置于上述柵極絕緣膜上；以及層間絕緣膜，覆蓋上述柵電極。另外，半導體裝置具備：接觸孔，開口于上述層間絕緣膜，且到達上述第二導電型區和上述第一導電型區；鎳硅化物層，在上述接觸孔的底面與上述第二導電型區和上述第一導電型區接觸；表面電極，設置于上述鎳硅化物層上；以及背面電極，設置于上述寬帶隙半導體基板的背面。另外，上述柵極絕緣膜與上述層間絕緣膜的在上述接觸孔露出的端部被氮化鈦膜覆蓋。

為了解決上述問題，達到本發明的目的，本發明的半導體裝置的制造方法具有以下特征。半導體裝置的制造方法，首先，在包括帶隙比硅寬的半導體的第一導電型的寬帶隙半導體基板的正面形成雜質濃度比上述寬帶隙半導體基板的雜質濃度低的第一導電型的寬帶隙半導體堆積層。接下來，在上述寬帶隙半導體堆積層的表面層選擇性地形成第二導電型區。接下來，在上述第二導電型區內選擇性地形成第一導電型區。接下來，在上述寬帶隙半導體堆積層的被上述第二導電型區夾住的部分的表面以及上述第二導電型區的表面形成柵極絕緣膜。接下來，在上述柵極絕緣膜上形成柵電極。接下來，在上述柵極絕緣膜以及上述柵電極上形成層間絕緣膜。接下來，將上述層間絕緣膜開口，形成到達上述第二導電型區和上述第一導電型區的接觸孔。接下來，用氮化鈦膜覆蓋上述層間絕緣膜、以及通過上述接觸孔而露出的上述第二導電型區和上述第一導電型區。接下來，通過回蝕刻使上述氮化鈦膜僅殘留在上述柵極絕緣膜和上述層間絕緣膜的在接觸孔露出的端部。接下來，用鎳膜覆蓋上述層間絕緣膜、以及通過上述接觸孔而露出的上述第二導電型區和上述第一導電型區。接下來，去除與上述層間絕緣膜直接接觸的上述鎳膜。接下來，對上述鎳膜進行加熱，形成鎳硅化物層。接下來，在上述鎳硅化物層上形成表面電極。接下來，在上述寬帶隙半導體基板的背面形成背面電極。

另外，本發明的半導體裝置的制造方法的特征在于，在上述發明中，上述鎳膜的去除是通過在上述柵電極旁的平坦部形成抗蝕圖案，來去除與上述層間絕緣膜直接接觸的上述鎳膜。

另外，本發明的半導體裝置的制造方法的特征在于，在上述發明中，上述鎳膜的去除是將上述抗蝕圖案形成為在從上述層間絕緣膜的端部和上述柵極絕緣膜的端部朝向上述柵電極的方向上比用于形成上述接觸孔的抗蝕圖案大0.2～0.8μm。

根據上述發明，在層間絕緣膜的端部和柵極絕緣膜的端部形成tin膜，通過tin膜，能夠防止ni滲入層間絕緣膜。另外，鎳硅化物層能夠形成于接觸孔的整個底面，因此不會使接觸電阻增大。具體來說，能夠將接觸電阻比在接觸開口之后形成了tin膜的圖9的縱向型mosfet，減少大約30％。

另外，由于不需要在接觸開口部再次形成tin膜用的開口部，因此能夠縮小接觸開口部，并且接觸開口部不會成為縮小器件的單元間距時的障礙。

發明效果

根據本發明的半導體裝置和半導體裝置的制造方法，能夠起到不使接觸電阻增大，不會成為單元間距縮小的障礙，并且在形成鎳硅化物時，能夠防止鎳滲入層間絕緣膜的效果。

附圖說明

圖1為示出實施方式的縱向型mosfet的結構的剖視圖。

圖2為示出實施方式的縱向型mosfet的制造過程中的狀態的剖視圖(之一)。

圖3為示出實施方式的縱向型mosfet的制造過程中的狀態的剖視圖(之二)。

圖4為示出實施方式的縱向型mosfet的制造過程中的狀態的剖視圖(之三)。

圖5為示出實施方式的縱向型mosfet的制造過程中的狀態的剖視圖(之四)。

圖6為示出實施方式的縱向型mosfet的制造過程中的狀態的剖視圖(之五)。

圖7為示出實施方式的縱向型mosfet的制造過程中的狀態的剖視圖(之六)。

圖8為示出在ni膜的光刻工序中的抗蝕圖案的剖視圖。

圖9為示出在接觸開口之后形成了tin膜的縱向型mosfet的結構的剖視圖。

符號說明

1：n⁺型碳化硅基板

2：n^-型碳化硅外延層

3：p型溝道層

4：n⁺型源區

5：p⁺型接觸區

6：柵極絕緣膜

7：柵電極

8：層間絕緣膜

9：鎳硅化物層

10：tin膜

11：源電極

12：背面電極

13：ni膜

14：抗蝕圖案

具體實施方式

以下，參考附圖對本發明的半導體裝置以及半導體裝置的制造方法的優選的實施方式詳細地進行說明。在本說明書以及附圖中，在前綴有n或p的層和區域中，分別表示電子或空穴為多數載流子。并且，標記于n或p的+和-分別表示雜質濃度比未標記+和-的層或區域的雜質濃度高和低。在包括+和-的n或p的表示相同的情況下表示濃度相近而并不限于濃度相同。應予說明，在以下的實施方式的說明以及附圖中，對同樣的結構標記相同的符號，并省略重復的說明。

(實施方式)

本發明的半導體裝置使用寬帶隙半導體而構成。在實施方式中，以縱向型mosfet為例對使用例如碳化硅作為寬帶隙半導體而制作(制造)的碳化硅半導體裝置進行說明。圖1為示出實施方式的縱向型mosfet的結構的剖視圖。

如圖1所示，實施方式的碳化硅半導體裝置在n⁺型碳化硅基板(第一導電型的寬帶隙半導體基板)1的第一主表面(正面)堆積有n^-型碳化硅外延層(第一導電型的寬帶隙半導體堆積層)2。

n⁺型碳化硅基板1為摻雜了例如氮(n)的碳化硅單晶基板。n^-型碳化硅外延層2為雜質濃度比n⁺型碳化硅基板1的雜質濃度低，且摻雜有例如氮的低濃度n型漂移層。以下，將n⁺型碳化硅基板1和n^-型碳化硅外延層2一起作為碳化硅半導體基體。

在碳化硅半導體基體的正面側形成有mos柵(由金屬-氧化膜-半導體構成的絕緣柵)結構(元件結構)。具體來說，在n^-型碳化硅外延層2的相對于n⁺型碳化硅基板1為相反側(碳化硅半導體基體的正面側)的表面選擇性地設置有p型溝道層(第二導電型區)3。

在p型溝道層3的內部，與n^-型碳化硅外延層2分離地、選擇性地設置有n⁺型源區4(第一導電型區)。另外，在p型溝道層3內的n⁺型源區4之間，選擇性地設置有與n⁺型源區4接觸的雜質濃度比p型溝道層3高的p⁺型接觸區5。

在n^-型碳化硅外延層2的被p型溝道層3夾住的部分的表面以及p型溝道層3的表面隔著柵極絕緣膜6而設置有柵電極7。柵電極7也可以隔著柵極絕緣膜6而設置于n⁺型源區4的表面。

在碳化硅半導體基體的正面側，設置有以覆蓋柵電極7的方式設置的層間絕緣膜8。在開口于層間絕緣膜8的接觸孔設置有與n⁺型源區4和p⁺型接觸區5接觸的鎳硅化物層9。另外，鎳硅化物層9設置在接觸孔的整個底面。隔著鎳硅化物層9設置有與n⁺型源區4和p⁺型接觸區5電連接的源電極11(表面電極)。

層間絕緣膜8和柵極絕緣膜6的在接觸孔露出的端部被tin膜10覆蓋。通過tin膜10能夠阻礙形成鎳硅化物層9前的ni膜與層間絕緣膜8接觸，并防止鎳滲入層間絕緣膜8。

在n⁺型碳化硅基板1的第二主表面(背面，即碳化硅半導體基體的背面)，隔著鎳硅化物層9設置有背面電極12。背面電極12構成漏電極。

(實施方式的縱向型mosfet的制造方法)

接下來，對實施方式的縱向型mosfet的制造方法進行說明。圖2～圖7為示出實施方式的縱向型mosfet的制造過程中的狀態的剖視圖。

首先，準備摻雜了氮的n⁺型碳化硅基板1。接下來，在n⁺型碳化硅基板1的第一主表面上使摻雜了氮的厚度為15μm的n^-型碳化硅外延層2外延生長。至此為止的狀態記載于圖2。

接下來，在n^-型碳化硅外延層2的表面上利用例如抗蝕劑通過光刻技術來形成具有期望的開口部的掩模。并且，將該抗蝕劑作為掩模，通過離子注入法將p型的雜質進行離子注入。由此，在n^-型碳化硅外延層2的表面區的一部分形成p型溝道層3。接下來，去除用于形成p型溝道層3的離子注入時所使用的掩模。

接下來，在p型溝道層3的表面上利用例如抗蝕劑通過光刻技術來形成具有期望的開口部的掩模。并且，將該抗蝕劑作為掩模，通過離子注入法將n型的雜質進行離子注入。由此，在p型溝道層3的表面區的一部分形成n⁺型源區4。接下來，去除用于形成n⁺型源區4的離子注入時所使用的掩模。

接下來，在p型溝道層3的表面上利用例如抗蝕劑通過光刻技術來形成具有期望的開口部的掩模。并且，將該抗蝕劑作為掩模，通過離子注入法將p型的雜質進行離子注入。由此，在p型溝道層3的表面區的一部分形成p⁺型接觸區5。接下來，去除用于形成p⁺型接觸區5的離子注入時所使用的掩模。

接下來，進行用于使p型溝道層3、n⁺型源區4和p⁺型接觸區5活性化的熱處理(退火)。在此，形成n⁺型源區4、p⁺型接觸區5的順序能夠進行各種改變。至此為止的狀態記載于圖3。

接下來，將碳化硅半導體基體的正面側熱氧化，形成柵極絕緣膜6。由此，n^-型碳化硅外延層2和在n^-型碳化硅外延層2的表面形成的各區域被柵極絕緣膜6覆蓋。

接下來，在柵極絕緣膜6上形成例如摻雜多晶硅來作為柵電極7。接下來，對摻雜多晶硅進行圖案化并選擇性地去除，將摻雜多晶硅殘留在n^-型碳化硅外延層2的被p型溝道層3夾住的部分的表面以及p型溝道層3的表面上。這時，也可以將摻雜多晶硅殘留在n⁺型源區4上。

接下來，以覆蓋柵電極7的方式使層間絕緣膜8成膜。接下來，通過對層間絕緣膜8進行圖案化并選擇性地去除，形成接觸孔，使n⁺型源區4和p⁺型接觸區5露出。在此，由于柵電極7的寬度比柵極絕緣膜6的寬度窄，所以在層間絕緣膜8產生階梯部15。至此為止的狀態記載于圖4。

接下來，在碳化硅半導體基體的正面側使tin膜10在整面成膜。由此，通過tin膜10覆蓋通過接觸孔而露出的n⁺型源區4的表面(與n⁺型碳化硅基板1相反一側的面)和p⁺型接觸區5的表面、通過接觸孔而露出的層間絕緣膜8的端部和柵極絕緣膜6的端部、以及層間絕緣膜8的表面(與n⁺型碳化硅基板1相反一側的面)。至此為止的狀態記載于圖5。

接下來，對碳化硅半導體基體的正面側的整面進行回蝕刻。由此，從通過接觸孔而露出的n⁺型源區4的表面和p⁺型接觸區5的表面、以及層間絕緣膜8的表面去除tin膜10。也就是說，在通過接觸孔而露出的層間絕緣膜8的端部以及柵極絕緣膜6的端部殘留tin膜10作為隔離物(spacer)。這時，也可以在層間絕緣膜8的階梯部15殘留tin膜10。至此為止的狀態記載于圖6。

接下來，在碳化硅半導體基體的正面側使ni膜13在整面成膜。由此，通過ni膜13覆蓋通過接觸孔而露出的n⁺型源區4的表面和p⁺型接觸區5的表面、被tin膜10覆蓋的層間絕緣膜8的端部和柵極絕緣膜6的端部、以及層間絕緣膜8的表面。

接下來，利用光刻工序去除與層間絕緣膜8直接接觸的ni膜13。這是因為如果形成ni膜13與層間絕緣膜8接觸的狀態的圖案，則在之后的加熱處理中會發生鎳向層間絕緣膜8的滲入，層間絕緣膜8的絕緣性降低，而成為短路故障的原因。通過該去除，ni膜13被殘留在通過接觸孔而露出的n⁺型源區4的表面和p⁺型接觸區5的表面、以及被tin膜10覆蓋的層間絕緣膜8的端部和柵極絕緣膜6的端部。至此為止的狀態記載于圖7。

然而，該光刻工序是通過濕蝕刻而進行圖案形成，因此根據加入側蝕刻(sideetching)以及從抗蝕劑與ni膜13的界面進行蝕刻等理由，尺寸的控制難以進行。

因此，在實施方式中，在柵電極7旁的平坦部16形成抗蝕圖案。在此，平坦部16是指比接觸孔高一級的tin膜10的上表面以及層間絕緣膜8的端部上表面。由此，能夠控制性良好地在通過接觸孔而露出的n⁺型源區4的表面和p⁺型接觸區5的表面、以及層間絕緣膜8的端部和柵極絕緣膜6的端部形成ni膜13的圖案。也就是說，形成ni膜13不與層間絕緣膜8接觸的狀態的圖案。

在此，圖8為示出在ni膜的光刻工序中的抗蝕圖案14的剖視圖。該光刻工序中的抗蝕圖案14形成為在柵電極7的方向上比用于形成接觸孔的抗蝕圖案大0.2～0.8μm。具體來說，如圖8所示，形成從層間絕緣膜8的端部和柵極絕緣膜6的端部起向柵電極7的方向大0.2～0.8μm的5.4～7.0μm的抗蝕圖案14。即使比較大地形成抗蝕圖案14，由于進行濕蝕刻，所以蝕刻后圖案變窄。通過實驗確認了如果在平坦部16預先形成抗蝕圖案14的端部，則ni膜13在層間絕緣膜8上被蝕刻，僅在接觸孔殘留ni膜13。

接下來，使ni膜13也在碳化硅半導體基體的背面側整面成膜，并通過燒結(sintering)(熱處理)使碳化硅半導體部(n⁺型碳化硅基板1、n⁺型源區4和p⁺型接觸區5)與ni膜13反應形成鎳硅化物層9，由此與碳化硅半導體部形成歐姆接觸。應予說明，也可以在鎳硅化物層9形成之后增加通過濕蝕刻來去除未反応的ni的工序。最后，通過使在表面和背面成為電極的金屬膜成膜，來完成圖1所示的mosfet。

如以上說明，根據實施方式的半導體裝置，在層間絕緣膜的端部和柵極絕緣膜的端部形成tin膜，通過tin膜，能夠防止ni滲入層間絕緣膜。另外，由于鎳硅化物層能夠形成于接觸孔的整個底面，因此不會使接觸電阻增大。具體來說，能夠將接觸電阻比在接觸開口之后形成了tin膜的圖9的縱向型mosfet，減少大約30％。

另外，由于不需要在接觸開口部再次形成tin膜用的開口部，因此能夠縮小接觸開口部，并且接觸開口部不會成為縮小器件的單元間距時的障礙。

另外，根據實施方式的半導體裝置的制造方法，通過5.4～7.0μm的抗蝕圖案14形成了大致相同的ni圖案。在具有層間絕緣膜階梯和/或接觸孔階梯的狀態下，側蝕刻的加入方法與平坦面的光刻不同，平坦面的光刻能夠控制性良好地形成圖案，在縮小單元間距時有利。

以上，在本發明中，以在利用碳化硅形成的碳化硅基板的第一主表面上構成了mos柵結構的情況為例進行了說明，但并不限于此，能夠對寬帶隙半導體的種類(例如氮化鎵(gan)等)、基板主表面的面方位等進行各種改變。另外，在本發明中，在各實施方式中將第一導電型設為了n型，將第二導電型設為了p型，但即使將第一導電型設為p型，將第二導電型設為n型本發明也同樣成立。

產業上的可利用性

如上所述，本發明的半導體裝置以及半導體裝置的制造方法對使用于電力轉換裝置和/或各種工業用機器等的電源裝置等的高耐圧半導體裝置有用。