一種新型的抗輻照器件結構的制作方法

本發明涉及集成電路及空間技術領域，尤其涉及一種基于主流半導體工藝條件的、能夠提高器件的抗輻照性能的SOI器件。

背景技術：

集成電路和電子元器件在輻照條件下，將會產生總劑量、單粒子、瞬時輻射等多種輻射效應。如果人造地球衛星、空間探測器和載人航天器等所采用的器件和電路，沒有經過特殊的抗輻射加固措施，其性能很快就會退化以致失效，造成巨大的安全隱患和成本浪費。因此，積極尋求具有高抗輻射能量的器件和電路的方法，對于空間技術的發展具有重要的意義。

SOI器件由于采用了全介質隔離，它的很多特性和體硅器件存在明顯的差異，具有更高的集成度、更低的功耗以及更優良的短溝道特性，而且由于埋氧層的存在從根本上消除了閂鎖效應從而使器件的可靠性大幅度提高。

如圖1所示為常規BTS SOI器件結構剖面圖，包括了1-基底襯底層，2-絕緣氧化埋層，3-源區，4-溝道區，5-漏區，6-柵氧化層，7-多晶硅柵以及8-隔離氧化層；常規BTS SOI NMOS器件的俯視圖如圖1所示，漏端N+有源區上有三個漏端接觸孔，源端N+有源區上有一個源端接觸孔，上下各有一個P+有源區，源端N+有源區和兩個P+有源區共三個接觸孔通過金屬連接在一起引出。

在輻照條件下，2-絕緣氧化埋層中引入氧化物陷阱電荷，如圖3 所示，這些陷阱電荷會吸引硅層中的電子形成寄生導電溝道，使器件的泄露電流增大；同時由于耦合作用的影響，這一部分陷阱電荷會影響柵的控制能力，使器件性能退化。與此同時，SOI結構中低導熱率的SiO₂層會造成溝道電流產生的熱量無法及時散掉，器件內部溫度過高，載流子遷移率降低，使器件輸出電流下降。

技術實現要素：

本發明在現有的SOI器件結構基礎上，提供了一種新的抗輻照SOI結構，通過改變絕緣埋層構成，來降低自加熱效應帶來的器件性能退化，同時能夠降低輻照條件下背柵積累的電荷，改善器件的抗輻照性能；通過改變源漏區的摻雜分布來，使輻照情況下由絕緣埋層產生的寄生溝道無法導通，減小由總劑量輻照引起的背柵泄漏電流。

按照本發明所提供的方案，采用氧離子注入的方法，實現SOI的埋氧化層。在進行氧離子注入的時候，采用極低的注入劑量和注入能量，能夠形成更薄的頂層硅膜和埋氧化層。更薄頂層硅膜，使得器件的溝道能夠被耗盡區消耗完，降低了體效應帶來的器件性能退化；同時更薄的埋氧化層，將在一定程度上減小自加熱效應帶來的器件性能退化，而且更薄的埋氧化層在受到輻照的情況下，俘獲的電荷也將大大減少，與此同時，由于埋氧化層厚度很低，輻射條件下產生的電荷可以通過隧穿效應，穿過埋氧化層釋放到襯底中，這樣降低了輻射下體區積累的電荷，提高了器件的抗輻照能力。在結構的中部為多晶硅柵，多晶硅柵右側為MOS管的漏端，左側為MOS 管的源端，在漏端N+有源區上有三個漏端接觸孔，通過接觸孔引出漏端接觸；在源端N+有源區上有三個源端接觸孔，在源端N+有源區左側有一個P+有源區，源端N+有源區和P+有源區的接觸孔合并在一起，一起通過金屬導線引出。本發明中的源采用如圖6所示的摻雜分布，第一次對源區進行離子注入摻雜，對于NMOS注入施主雜質，對于PMOS注入受主雜質；第二次對源區進行與第一次摻雜類型相反的離子注入。

與現有的技術相比，本發明具有以下的優點：

1.和傳統的SOI工藝兼容，不需要增加任何特殊工藝步驟。

2.本發明中提出的結構，在不改變器件寬長比的情況下，能夠減小MOS器件版圖的大小，同時由于采用了新的源漏調制摻雜結構，能夠降低總劑量輻照后產生的寄生泄露電流，提高了器件的抗總劑量輻照能力。

附圖說明

圖1為傳統SOI器件沿溝道方向的剖面圖和俯視結構圖；

圖2為傳統SOI器件源漏區深度方向摻雜濃度分布示意圖；

圖3為傳統SOI器件在總劑量輻照后引起寄生泄漏溝道示意圖；

圖4為低劑量、低能量氧離子注入示意圖；

圖5為厚埋氧化層和薄埋氧化層能帶示意圖；

圖6為本發明SOI器件沿溝道方向的剖面圖和俯視結構示意圖；

圖7為本發明SOI器件源漏區深度方向摻雜濃度分布示意圖；

各區域說明如下：

1-硅襯底；2-埋氧化層；3-源區；4-溝道區；5-漏區；6-柵氧化層；7-多晶硅柵；8-隔離氧化層；9-總劑量輻照引起的寄生泄露溝道；10-P+有源區。

具體實施方式

如圖6所示：和圖1中所示的常規結構的SOI器件對比，將傳統的SOI器件中較厚的SiO₂絕緣埋層換成了利用低劑量、低能量氧離子注入得到的超薄埋氧化層，由于降低了SiO₂層的厚度，可以有效的減少自加熱效應。而且，采用上述方法，得到的頂層硅膜厚度更小，更容易形成全耗盡器件，受到體效應的影響更小，在單粒子輻射的情況下，頂層硅膜積累的電荷更少，與此同時更薄的SiO₂埋層可以通過隧穿效應將多余的載流子釋放到襯底中，進一步降低了背柵控制的背面溝道導電能力。如圖4所示，采用低劑量、低能量氧離子注入，得到的SOI材料具有更薄的頂層硅膜厚度以及更薄的埋氧化層，更薄的頂層硅膜有利于硅膜的耗盡，能夠更好的實現FD SOI，從而減小體效應的影響；更薄的埋氧化層能夠更好的導熱，抑制自加熱效應的產生，與此同時如圖5所示，更薄的埋氧化層更有利于電子的隧穿，再受到輻照影響的情況下，部分電子通過隧穿效應釋放到襯底中區，減少了電荷的積累，從而提高了器件的抗輻照能力。

與此同時，如圖1所示常規SOI器件中3-源區直接與2-埋氧化層相接觸，而圖6中所示的結構中，SOI器件中的3-源區與2-埋氧化層之間存在一個很薄區域，該區域的摻雜與4-溝道區摻雜類型相同。如圖6表示了SOI器件剖面中源區摻雜濃度的分布，其中Tsi是頂層硅 膜的厚度，Ta是本發明結構中源區的深度，Nd為源區的摻雜濃度，Na為3-源區和2-埋氧化層之間的摻雜濃度。例如NMOS結構中，先在源區注入施主雜質(如磷、砷等)在源區形成N型重摻雜，然后使用相同的掩膜版采用離子注入的方式，進行二次深注入受主雜質(如硼、鎵等)，使3-源區和2-埋氧化層之間形成P型摻雜。這一層薄層摻雜區域能夠隔離源漏區和寄生泄露溝道，從而減小由于輻照產生的泄漏電流，同時可以通過這一層薄層摻雜區域將溝道體區和10-P+有源區連接起來，實現體接觸。在傳統SOI器件中，由于輻照的影響，2-埋氧化層中的氧化物陷阱電荷會吸引溝道中的電子，在2-埋氧化層表面附近形成寄生泄露溝道，在源漏偏置電壓的作用下，會形成較大的泄露溝道電流，使SOI器件的性能發生退化。本發明不僅可以減小由輻照引起的寄生泄露電流，而且該結構和傳統SOI工藝完全兼容，只需要增加一次注入工藝，不會對成本造成大的影響。

本發明基于傳統的BTS SOI CMOS結構，對版圖設計進行了優化。圖1為傳統的BTS SOI MOS結構，為了提高器件的抗輻照能力，采用了無島邊結構，中部為poly區，poly的右側為N+漏端，poly的左側為N+源端，N+漏端上有三個接觸孔并引出導線，在N+源端上有一個源端接觸孔，在N+源端的上下兩側各有一個P+有源區，兩個P+有源區上各有一個接觸孔來引出導線。傳統結構的版圖橫向寬度為7λ，縱向高度為8.2λ，總的面積為57.4λ²。本發明的新型體接觸SOI NMOS結構示意圖如圖7所示，N+漏端的高度為3λ，N+源端高度 為3λ，在源端區域中會進行兩次摻雜，最后形成如圖6的雜質分布；本發明中N+源端的左側新增加了一個P+有源區，通過左側的P+有源區以及源端底部的P+薄層摻雜區和溝道體區連接，實現體接觸，最后把N+源端和P+有源區上的接觸孔合并在一起，然后通過導線引出。本發明中的版圖結構中橫向寬度為7.6λ，縱向高度為3.2λ，總的版圖面積為24.32λ²。

以上通過詳細實施步驟描述了本發明提供的基于復合絕緣埋層的新型源漏結構的抗輻照SOI器件及其制備方法，具有較小的版圖面積、較小的自加熱效應、較小的浮體效應，以及輻照條件下更小的寄生泄漏電流。