一種制造陣列基板的方法與流程

本發明涉及一種液晶顯示技術，特別涉及一種制造陣列基板的方法。

背景技術：

薄膜晶體管液晶顯示裝置是常用的顯示裝置，其包括液晶面板。液晶面板包括像素電極、與像素電極分開的公共電極以及開關像素電極的薄膜晶體管。薄膜晶體管控制像素電極是否得電。像素電極與公共電極之間的電壓差使得像素電極與公共電極之間形成驅動電場。驅動電場用于改變液晶面板中液晶分子的排列，進而改變液晶的透光特性，使液晶具有光閥的功能。

像素電極和薄膜晶體管均設置在陣列基板上。陣列基板作為顯示面板驅動的核心元件，廣泛使用于TFT-LCD，OLED等顯示技術。GOA(Gate On Array)是廣泛應用于窄邊框顯示裝置的顯示技術，即一種將柵極驅動電路集成到陣列基板上的技術。然而，將柵極驅動電路集成到陣列基板上會增加連接薄膜晶體管與柵極驅動電路的柵極線的長度，在制造陣列基板的過程中柵極線過長容易積蓄靜電而擊穿薄膜晶體管，進而在屏幕上形成點缺陷，使產品良率大幅降低。

技術實現要素：

針對上述技術問題，本發明提出了一種制造陣列基板的方法，包括以下步驟：

在透明基板的顯示區制作薄膜晶體管，在顯示區外制作柵極控制電路，

沉積覆蓋薄膜晶體管的下絕緣層，對下絕緣層進行圖案化處理以使得下絕緣層不覆蓋薄膜晶體管的柵極，

沉積第一金屬層，對第一金屬層進行圖案化處理形成頂端連接薄膜晶體管的柵極的第一柵極線以及頂端連接柵極控制電路的第二柵極線，

在第一柵極線和第二柵極線上沉積上絕緣層，對上絕緣層進行圖案化處理以形成分別連通第一柵極線和第二柵極線的第一通孔和第二通孔，

在上絕緣層上沉積第二金屬層，對第二金屬層進行圖案化處理以形成第三柵極線，第三柵極線的兩端分別設置有容納于所述第一通孔且連接第一柵極線的第一引腳和容納于所述第二通孔且連接第二柵極線的第二引腳。

在一個具體的實施例中，第一柵極線、第二柵極線和第三柵極線的延伸方向平行。

在一個具體的實施例中，所述第一柵極線的末端和所述第二柵極線的末端相互靠近，第一引腳和第二引腳分別連接第一柵極線的末端和第二柵極線的末端。

在一個具體的實施例中，第一柵極線的末端伸出顯示區。

在一個具體的實施例中，在對第二金屬層進行圖案化處理后，在第二金屬層上沉積平坦層。

在一個具體的實施例中，在透明基板的顯示區制作薄膜晶體管前先在透明基板上沉積緩沖層，薄膜晶體管沉積在緩沖層上。

在一個具體的實施例中，所述第一柵極線、第二柵極線和第三柵極線的材料采用銅。

在制造陣列基板的過程中，將柵極線分成第一柵極線、第二柵極線與第三柵極線三段，在未形成第三柵極線前，第一柵極線和第二柵極線不導通。這樣，第一柵極線和第二柵極線分別沉積的靜電均非常少，第一柵極線上的靜電不會擊穿薄膜晶體管。另外，在制造柵極控制電路時，柵極控制電路上的靜電不會被導入到薄膜晶體管內而擊穿薄膜晶體管。在形成第三柵極線前都能防止大量靜電進入薄膜晶體管，避免了薄膜晶體管被擊穿，這樣就提升了陣列基板的良品率。

附圖說明

在下文中將基于實施例并參考附圖來對本發明進行更詳細的描述。其中：

圖1為本發明的一個實施例中的陣列基板的俯視示意圖；

圖2為本發明的一個實施例中的陣列基板的局部剖視示意圖；

圖3為本發明的一個實施例中制作陣列基板的流程圖。

在附圖中，相同的部件使用相同的附圖標記。附圖并未按照實際的比例繪制。

具體實施方式

下面將結合附圖對本發明作進一步說明。

如圖1所示，陣列基板1包括透明基板2、均設置在透明基板2上的第一柵極線11、第二柵極線10、第三柵極線16、柵極控制電路20以及多個薄膜晶體管(未示出)。透明基板2的板面上包括顯示區21，多個薄膜晶體管設置在顯示區21內形成矩陣狀的薄膜晶體管陣列。第一柵極線11的頂端連接位于同一行的多個薄膜晶體管的柵極。柵極控制電路20設置在顯示區21外，第二柵極線10的頂端連接柵極控制電路20。第三柵極線16的兩端分別連接第一柵極線11和第二柵極線10的末端。

制造上述陣列基板1的方法包括以下步驟：

步驟S10：如圖2所示，在透明基板2上設置一層緩沖層2，緩沖層2覆蓋透明基板2。緩沖層2可以采用硅的氮化物(SiNx)或硅的氧化物(SiOx)。緩沖層2的表面平坦。透明基板2優選為玻璃板。緩沖層2用于隔離透明基板2上游離的離子，防止在離子污染薄膜晶體管器件。

步驟S20：在透明基板2的顯示區21制作薄膜晶體管，在顯示區21外制作柵極控制電路20。步驟S20包括步驟S21～S25。

步驟S21：在緩沖層2上形成一層非晶硅層(未示出)。可以采用濺鍍工藝或低壓化學氣相沉積工藝將無定型硅(α-Si)堆積在緩沖層2上形成非晶硅薄膜。

步驟S22：對非晶硅層進行結晶化處理形成多晶硅層。采用激光退火工藝、金屬誘導結晶工藝、固相結晶工藝等方法對非晶硅層進行結晶化處理，使得非晶硅層轉化成多晶硅層。

步驟S23：對多晶硅層進行圖案化處理以形成多個多晶硅塊。對多晶硅層進行圖案化處理可采用光刻工藝。

步驟S24：對多晶硅塊進行離子摻雜以形成薄膜晶體管(未示出)。對多晶硅塊進行P型和N型摻雜以在多晶硅塊上形成溝道區，P型摻雜區和N型摻雜區，這樣多晶硅塊形成薄膜晶體管器件。

步驟S25：在顯示區21外制作出柵極控制電路20。

步驟S30：沉積覆蓋在薄膜晶體管上的下絕緣層4。下絕緣層4的材料可以采用硅的氮化物(SiNx)或硅的氧化物(SiOx)。對下絕緣層4進行圖案化處理，使得薄膜晶體管的柵極(溝道區)和柵極控制電路20的輸出端不被下絕緣層4覆蓋。對下絕緣層4進行圖案化處理可采用光刻工藝。

步驟S40：在下絕緣層4上沉積第一金屬層5。對第一金屬層5進行圖案化處理，可以是采用光刻工藝，第一金屬層5形成第一柵極線11和第二柵極線10。第一柵極線11的頂端連接薄膜晶體管的柵極，第二柵極線10連接控制電路的輸出端。第一金屬層5的材料可以是銅。

步驟S50：在第一金屬層5上沉積上絕緣層6。上絕緣層6覆蓋在第一柵極線11和第二柵極線10上。上絕緣層6的材料可以采用硅的氮化物(SiN_X)或硅的氧化物(SiOx)。對上絕緣層6進行圖案化處理，可以是采用光刻工藝，在上絕緣成上形成第一通孔12和第二通孔13。第一通孔12和第二通孔13分別連通到第一柵極線11和第二柵極線10上。

步驟S60：在上絕緣層6上沉積第二金屬層7。第二金屬層7覆蓋上絕緣層6。第二金屬層7還填充滿第一通孔12和第二通孔13。第二金屬層7在第一通孔12和第二通孔13內的部分分別為第一引腳14和第二引腳15。第一引腳14和第二引腳15的頂端分別連接第一柵極線11和第二柵極線10。對第二金屬層7進行圖案化處理，可以是采用光刻技術，以形成兩端分別設置有第一引腳14和第二引腳15的第三柵極線16。

步驟S70：在第二金屬層7上設置平坦層8。平坦層8覆蓋第三柵極線16。平坦層8通常采用透明光阻材料制作。平坦層8的表面平坦。

步驟S80：在平坦層8上設置一層絕緣層9。絕緣層可以采用硅的氮化物(SiNx)或硅的氧化物(SiOx)。

在本實施例中，緩沖層2可以避免透明基板2上的雜質擴散到薄膜晶體管中，另外，緩沖層2與多晶硅之間的接觸應力小。下絕緣層4具有高擊穿電壓，作為柵極絕緣層。第一柵極線11、第二柵極線10和第三柵極線16將薄膜晶體管的柵極和柵極控制電路20導通，柵極控制電路20通過第一柵極線11、第二柵極線10和第三柵極線16向薄膜晶體管提供柵極電壓。平坦層8用于對陣列基板1的表面平坦化，另外還能減小電容。

在制造陣列基板1的過程中，將柵極線分成第一柵極線11、第二柵極線10與第三柵極線16三段，在未形成第三柵極線16前，第一柵極線11和第二柵極線10不導通。這樣，第一柵極線11和第二柵極線10分別沉積的靜電均非常少，第一柵極線11上的靜電不會擊穿薄膜晶體管。另外，在制造柵極控制電路20時，柵極控制電路20上的靜電不會被導入到薄膜晶體管內而擊穿薄膜晶體管。在形成第三柵極線16前都能防止大量靜電進入薄膜晶體管，避免了薄膜晶體管被擊穿，這樣就提升了陣列基板1的良品率。

優選地，第一柵極線11、第二柵極線10和第三柵極線16的延伸方向平行。這樣，第一柵極線11、第二柵極線10和第三柵極線16的總長度可以盡可能的短，柵極線的電阻抵，柵極線上累積的電荷少。

優選地，第一柵極線11的末端和第二柵極線10的末端相互靠近，第一引腳14和第二引腳15分別連接第一柵極線11的末端和第二柵極線10的末端。這樣，第三柵極線16可以設置得盡可能短，第三柵極線16盡可能少的干擾位于第三柵極線16同一層的其他結構的設置。

優選地，第一柵極線11的末端伸出顯示區21。這樣，第三柵極線16位于顯示區21外，第三柵極線16不會干擾到陣列基板1在顯示區21內各個元件的設置，顯示區21內的各層結構可以按現有技術中的各層結構來排布，減少設計量。