光電轉換裝置及信息處理裝置的制作方法

本發明的實施例涉及一種光電轉換裝置及信息處理裝置。

背景技術：

已經提出了通過用光照射目標物體并檢測來自物體的反射光來測量到目標物體的距離的飛行時間(TOF)方法作為聚焦方法之一。具體地，基于從光照射的定時直到反射光檢測的定時的時間段(即，反射光相對于照射光的延遲量)和光速度來測量到目標物體的距離。此時，由于來自目標物體的反射光與對應于外部環境中的光的環境光一起被檢測到，所以需要一種用于在考慮環境光的同時進行聚焦的技術。

圖12示出根據日本特開2005-303268號公報(第0092段和隨后的段落)的第二示例性實施例的光檢測元件1的結構例。光檢測元件1配設有第一感光單元11a、對應于第一感光單元11a的空穴保持單元13、第二感光單元11b、對應于第二感光單元11b的電子保持單元14、復合單元15和輸出單元16。空穴保持單元13保持在光源2被斷開時由第一感光單元11a生成的空穴(對應于環境光的空穴)。電子保持單元14保持在光源2被接通時由第二感光單元11b生成的電子(對應于反射光和來自目標物體3的環境光二者的電子)。復合單元15使空穴保持單元13的空穴(對應于環境光的空穴)與電子保持單元14的電子(對應于反射光和環境光二者的電子)復合。其結果是，與反射光和環境光當中的反射光相對應的電子保留下來，并且，這些電子被輸出單元16讀出。根據該方法，可以獲得與反射光和環境光當中的反射光相對應的信號，這有利于高精度地進行基于TOF法的聚焦。

根據日本特開2005-303268號公報中所描述的下述結構，難以增加目標載流子的讀取操作速度，在所述結構中，通過光檢測元件1的輸出單元16取出目標載流子，以根據電子和空穴檢測電荷量。由于這個原因，聚焦精度在進行基于TOF法的聚焦的情況下不會增加。

參考日本特開2005-303268號公報(第0045段)，可設想到這樣的結構：多個光檢測元件1均包括上述各單元(第一感光單元11a、第二感光單元11b等)。根據這種結構，單個光檢測元件1對應于一單位像素，并且，從各光檢測元件1輸出用于進行基于TOF法的聚焦的信號，結果獲得距離圖像。

作為實現該結構的方法之一，兩種類型的光電二極管被分別用作第一感光單元11a和第二感光單元11b。例如，可以設想到使用由P型半導體區和圍繞該P型半導體區的N型半導體區構成的光電二極管作為第一感光單元11a。例如，可以設想到使用由N型半導體區和圍繞該N型半導體區的P型半導體區構成的光電二極管作為第二感光單元11b。此時，在使用這兩種類型的光電二極管的情況下，需要在不僅考慮這兩種類型的光電二極管的像素中的電分離還考慮與鄰接像素中的光電二極管的電分離的同時設計這樣的像素的結構。應當注意，日本特開2005-303268號公報沒有描述包括要使用哪一種類型的電路元件構造哪一種類型的電路、如何在半導體基板上實現上述各單元等具體結構。

技術實現要素：

本技術提供一種有利于根據電子和空穴檢測電荷量的半導體裝置的結構。

本技術還提供一種用于在布置兩種類型的光電二極管的結構中適當地將各個光電二極管彼此電分離的新結構。

本公開的一個方面涉及一種半導體裝置。所述半導體裝置包括：第一光電二極管，其被布置在半導體基板中；第二光電二極管，其被布置在半導體基板中；電荷電壓轉換部，其連接到第一光電二極管的陰極和第二光電二極管的陽極，并且被構造為將與在第一光電二極管中生成的電子和在第二光電二極管中生成的空穴對應的電荷量轉換為電壓；以及信號生成部，其被構造為生成與電荷電壓轉換部的電壓對應的信號，其中，在布置有第一光電二極管的有源區域(active region)與布置有構成信號生成部的晶體管的有源區域之間以及在布置有第二光電二極管的有源區域與布置有構成信號生成部的晶體管的有源區域之間，布置由絕緣體構成的元件分離部。

本公開的另一個方面涉及一種光電轉換裝置。所述光電轉換裝置包括：配設有多個光檢測單元的半導體基板，所述多個光檢測單元中的各個包括第一光電二極管和第二光電二極管，該第一光電二極管包括累積電子和空穴中的一者的第一導電類型的第一半導體區域，該第二光電二極管包括累積電子和空穴中的另一者的不同于第一導電類型的第二導電類型的第二半導體區域，所述光電轉換裝置輸出基于所述多個光檢測單元中的各個的第一光電二極管和第二光電二極管中的至少一者的電荷的信號，其中，所述多個光檢測單元包括彼此鄰近的第一單元和第二單元，并且，在關于半導體基板的頂面的平面圖中，第一單元的第二光電二極管和第二單元的第二光電二極管位于第一單元的第一光電二極管與第二單元的第一光電二極管之間。

根據下面參照附圖對示例性實施例的描述，本發明的另外的特征將變得清楚。

附圖說明

圖1是用于描述攝像裝置的構造示例的說明圖。

圖2是用于描述檢測部件的構造示例的說明圖。

圖3是用于描述像素的構造示例的說明圖。

圖4A、圖4B、圖4C和圖4D是用于描述像素的驅動方法的示例的說明圖。

圖5A、圖5B、圖5C和圖5D是用于描述像素的結構的示例的說明圖。

圖6A、圖6B、圖6C和圖6D是用于描述像素的結構的示例的說明圖。

圖7A、圖7B、圖7C和圖7D是用于描述像素的結構的示例的說明圖。

圖8A、圖8B、圖8C、圖8D、圖8E、圖8F、圖8G、圖8H、圖8I和圖8J是用于描述像素結構的形成方法的示例的說明圖。

圖9是用于描述像素的結構的示例的說明圖。

圖10A1、圖10A2、圖10B、圖10C和圖10D是用于描述像素的結構的示例的說明圖。

圖11A和圖11B是用于描述像素陣列的構造的示例的說明圖。

圖12是用于描述參考例的構造的說明圖。

具體實施方式

在下文中，將參照附圖描述本發明的示例性實施例。根據本發明的示例性實施例，例如，可以將上述兩種類型的各個光電二極管彼此適當地電分離。利用本發明的示例性實施例詳細地描述本發明的其它優點，并且，可以參考詳細描述和附圖充分地理解本發明的其它優點。應當注意，各圖僅僅是為了描述結構或構造的目的而被示出，并且所示的各個構件的尺寸不一定反映實際尺寸。另外，在各附圖中，相同的構件或相同的部件被賦予相同的附圖標記，并且下面將省略對重復內容的描述。

圖1是用于描述應用根據本發明的示例性實施例的光電轉換裝置的信息處理裝置100(在下文中，將被稱為裝置100)的構造例的說明圖。例如，裝置100設置有諸如發光二極管(LED)的光源101、諸如透鏡的光學系統102和103、檢測部件104和處理部件105。

經由光學系統102用光源101的發射光L1照射與聚焦目標相對應的目標物體110。光L2包括來自目標物體110的反射光，并且經由光學系統103入射在檢測部件104上。檢測部件104將基于光L2的信號供給到處理部件105。檢測部件104對應于根據本發明的示例性實施例的光電轉換裝置，并且，也可以被稱為光檢測裝置或簡稱為半導體裝置(還應當注意，該裝置可以被稱為器件、模塊等)。處理部件105驅動光源101和檢測部件104，并且，根據來自檢測部件104的信號，計算基于到目標物體110的距離的信息(下面將描述該計算的具體方法)。

應當注意，裝置100的構造不限于該示例。本構造的一部分可以根據目的等而改變，并且可以并行地添加另一元件。例如，裝置100可以是攝像裝置(照相機)，并且，檢測部件104也可以用作攝像部件。在另一示例中，裝置100可以是聚焦裝置。

圖2是用于描述檢測部件104的構造示例的說明圖。例如，檢測部件104設置有像素陣列210、驅動部220、讀出部230、輸出部240和控制部250。像素陣列210可以包括在半導體基板上以矩陣形式布置的多個單位像素PX(以形成多行和多列)。

在本說明書中，在考慮裝置100是攝像裝置的同時表示術語“像素”。然而，可以表示“光檢測單元”、“光接收單元”、“傳感器單元”等來代替“像素”，并且，這些單元也可以被統稱為“單元”。類似地，可以表示“單元陣列”來代替“像素陣列”。

驅動部220通過使用例如布置在各行上的控制線L_CNT逐行驅動像素陣列210中的各個單位像素PX。被驅動的像素PX經由列信號線L_COL輸出與光L2對應的信號作為像素信號。讀出部230水平地傳輸經由列信號線L_COL輸出的像素信號，并且，輸出部240將水平傳輸的像素信號輸出到上述的處理部件105。控制部250基于諸如時鐘信號的基準信號來控制上述各個部。檢測部件104還可以設置有被構造為向上述各個部供電的電源部(未示出)等。

圖3是用于描述單位像素PX的構造示例的說明圖。例如，單位像素PX包括光電二極管PD_N和PD_P、NMOS晶體管MN1至MN6以及PMOS晶體管MP1和MP2、以及電容C1_N、C2_N、C1_P和C2_P。

光電二極管PD_N和PD_P中的各個用作相互獨立的光電轉換部。NMOS晶體管MN1(第一晶體管)被布置為在光電二極管PD_N(第一光電二極管)的陰極與節點n1之間形成電流路徑。光電二極管PD_N的陽極被固定為電壓V1(即，其被連接到供應電壓V1的電源線)。PMOS晶體管MP1(第二晶體管)被布置為在光電二極管PD_P(第二光電二極管)的陽極與節點n1之間形成電流路徑。光電二極管PD_P的陰極固定為電壓V2。在本示例中，電壓V1可以被設置為大約-2[V]，并且電壓V2可以被設置為+2[V]。光電二極管PD_N可以被表示為光電轉換部(第一光電轉換部)。這同樣適用于其他光電二極管PD_P，并且，光電二極管PD_P可以被表示為例如第二光電轉換部。

NMOS晶體管MN2被布置為在光電二極管PD_N的陰極與節點n2之間形成電流路徑。PMOS晶體管MP2被布置為在光電二極管PD_P的陽極與節點n2之間形成電流路徑。

電容C1_N和C2_N可以由N型(第一導電類型)半導體區域和圍繞N型半導體區域的P型(第二導電類型)半導體區域構成(將在下面描述其細節)。還可以這樣表示，電容C1_N和C2_N可以由P型半導體區域和形成在P型半導體區域中的N型半導體區域構成。電容C1_N的一個端子連接到節點n1，并且，電容C1_N的另一個端子固定到電壓V1。電容C2_N的一個端子連接到節點n2，并且，電容C2_N的另一個端子固定到電壓V1。電容C1_P和C2_P可以由P型半導體區域和圍繞P型半導體區域的N型半導體區域構成(將在下面描述其細節)。還可以這樣表示，電容C1_P和C2_P可以由N型半導體區域和形成在N型半導體區域中的P型半導體區域構成。電容C1_P的一個端子連接到節點n1，并且，電容C1_P的另一個端子固定到電壓V2。電容C2_P的一個端子連接到節點n2，并且，電容C2_P的另一個端子固定到電壓V2。

應當注意，電容C1_N和電容C1_P在這里彼此區分開，但是，這些電容可以被統稱為對應于第一電荷保持部的“電容C1”。也就是說，由于電容C1_N和電容C1_P在結構方面可以被彼此區分開，所以這里單獨地示出這些電容。然而，這兩個電容在節點n1側的相對側上被固定到恒定電壓，因此這些電容可以彼此組合，并且等效地視為單個電容部件。在電容C1中生成與在電容C1中保持的電荷量和電容C1的靜電電容對應的電壓，因此電容C1可以被稱為第一電荷電壓轉換部。類似地，電容C2_N和電容C2_P可以被統稱為對應于第二電荷保持部的“電容C2”，并且，電容C2也可以被稱為第二電荷電壓轉換部。電容C1_N保持通過光電二極管PD_N中的光電轉換生成的電子，并且，電容C1_P保持通過光電二極管PD_P中的光電轉換生成的空穴。與通過將電容C1_N和電容C1_P相互組合而獲得的電容相對應的電容C1保持與電子和空穴之間的差相等的電荷量。在電容C1中生成基于電荷量/靜電電容的電位差(電壓)。因此，通過將這些電容彼此組合而獲得的電容C1_N、電容C1_P或電容C1分別保持與來自光電二極管的電荷對應的電壓，換句話說，用作被構造為將電荷轉換為電壓的電荷電壓轉換部。類似地，電容C2_N和電容C2_P可以被統稱為對應于第二電荷保持部的“電容C2”，并且，通過將這些電容彼此組合而獲得的電容C2_N、電容C2_P和電容C2可以用作電荷電壓轉換部。

經由控制線L_CNT向NMOS晶體管MN1和PMOS晶體管MP1的柵極供給控制信號TX1。例如，當控制信號TX1處于高電平時，NMOS晶體管MN1處于導通狀態，另一方面，PMOS晶體管MP1被置于非導通狀態。例如，當控制信號TX1處于低電平時，NMOS晶體管MN1被置于非導通狀態，另一方面，PMOS晶體管MP1被置于導通狀態。類似地，經由控制線L_CNT向NMOS晶體管MN2和PMOS晶體管MP2的柵極供給控制信號TX2。

NMOS晶體管MN3被布置為在節點n1與具有電壓V0的電源線之間形成電流路徑。經由控制線L_CNT向NMOS晶體管MN3的柵極供給控制信號RES1，并且，NMOS晶體管MN3響應于控制信號RES1對電容C1_N和C1_P進行初始化。類似地，NMOS晶體管MN4被布置為在節點n2與具有電壓V0的電源線之間形成電流路徑，并且，NMOS晶體管MN4響應于控制信號RES2對電容C2_N和C2_P進行初始化。在本示例中，電壓V0可以被設置為0[V]。

應當注意，在該示例中示出了向NMOS晶體管MN3和MN4分別供給相互不同的控制信號RES1和RES2的模式，但是，在另一示例中，可以向NMOS晶體管MN3和MN4供給共用控制信號。另外，在該示例中示出NMOS晶體管MN3和MN4都被固定到電壓V0的模式，但是，在另一示例中，NMOS晶體管MN3和MN4可以被固定到彼此不同的電壓。

NMOS晶體管MN5根據節點n1的電壓進行源極跟隨器操作。NMOS晶體管MN6響應于經由控制線L_CNT供給的控制信號SEL，將與NMOS晶體管MN5的源極的電壓對應的信號作為像素信號輸出到列信號線L_COL。NMOS晶體管MN5和MN6對應于被構造為讀出(或輸出)像素信號(被構造為讀出(或輸出)像素信號的讀出電路部)的信號生成部，并且，在本示例中，使用NMOS晶體管作為這兩個晶體管，但是，可以代替地使用PMOS晶體管。信號生成部用作被構造為將像素信號輸出到像素外部的電路部，并且可以被稱為信號輸出部(或簡稱為輸出部)等。

根據如上所述的除了兩種類型的光電轉換部之外在單位像素PX中還設置電荷電壓轉換部和信號生成部的結構，可以從單位像素PX輸出基于與電子和空穴對應的電荷量的信號。由于這個原因，與電子或空穴被傳輸到半導體裝置的最終輸出部的情況相比，可以提高檢測與電子和空穴對應的電荷量的速度。單位像素PX的構造當然不限于上述示例，并且可以在需要時適當地改變該構造的一部分。例如，在本示例中例示了這樣的構造，其中，通過傳輸晶體管(MN1等)將光電二極管(PD_N等)的電荷傳輸到電容(C1等)，并且，與傳輸的電荷對應的信號經由晶體管(MN5等)作為像素信號輸出。根據該構造示例，可以高速地切換進行電荷讀出的光電二極管并讀出信號。因此，當進行基于TOF法的聚焦時，該構造示例是適當的。然而，在另一示例中，光電二極管(PD_N等)可以在沒有傳輸晶體管(MN1等)的介入的情況下直接連接到電容(C1等)。另外，在另一示例中，還可以在傳輸晶體管(MN1等)與電容(C1等)之間布置另一晶體管。也就是說，當電容(C1等)被構造為保持在光電二極管(PD_N等)中產生和累積的電荷或者與電荷對應的電壓，并且將電荷或電壓提供給下游讀出電路部時，這可以是足夠的。

另外，可以采用多個單位像素PX共享單個讀出電路部的構造。在這種情況下同樣，可以認為各單位像素PX都包括讀出電路部。此外，讀出電路部的至少一部分可以被布置在半導體基板上并且位于像素陣列210的外部。例如，用于源極跟隨器操作的電流源可以被布置在像素陣列210的外部。此外，可以通過使用諸如CCD的電荷傳輸元件將電荷傳輸到像素陣列210的外部，并且在布置在像素陣列210外部的讀出電路部中生成信號。

圖4A、圖4B、圖4C和圖4D是用于描述當進行基于TOF法的聚焦時的單位像素PX的驅動方法的示例的時序圖(水平軸表示時間軸)。圖4A和圖4B分別示出控制信號TX1和TX2的波形(豎直軸表示信號電平)。當控制信號TX1處于高電平(正電壓)時，NMOS晶體管MN1被置于導通狀態，并且PMOS晶體管MP1被置于非導通狀態。另一方面，當控制信號TX1處于低電平(負電壓)時，PMOS晶體管MP1被置于導通狀態，并且NMOS晶體管MN1被置于非導通狀態。應當注意，當控制信號TX1為0[V]時，假設NMOS晶體管MN1和PMOS晶體管MP1都被置于非導通狀態。這同樣適用于控制信號TX2。

圖4C示出光L1和L2的光量的波形(豎直軸表示光量)。如上所述，光L1是由光源101產生的光。如圖所示，光L1以預定周期重復光源101的點亮(接通)和熄滅(斷開)。光L2是由檢測部件104接收到的光，并且可以不僅包括來自目標物體110的反射光，而且包括對應于外部環境中的光的環境光。由于這個原因，對于接收到的光L2，該圖示出了不是0且對應于光源101的熄滅的低電平、以及高于低電平且對應于光源101的點亮的高電平。在接收到的光L2中產生相對于光L1的與到目標物體110的距離相當的延遲(相位差)。

從圖4A、圖4B和圖4C可以理解，控制信號TX1和TX2的高電平/低電平的周期與光源101的點亮/熄滅的周期同步。在本示例中，接收控制信號TX1或TX2的NMOS晶體管MN1和MN2以及PMOS晶體管MP1和MP2中的各個中的導通狀態/非導通狀態的切換基本上與用于光源101的點亮/熄滅的切換的定時同時進行。

圖4D示出節點n1的電壓VFD1(具體地，電容C1_N和C1_P的電壓)和節點n2的電壓VFD2(具體地，電容C2_N和C2_P的電壓)(豎直軸表示電壓值)。也就是說，電壓VFD1對應于保持在電容C1中的電荷量，并且，電壓VFD2對應于保持在電容C2中的電荷量。

首先(在時刻t0之前)，NMOS晶體管MN3和MN4對電容C1_N和C1_P以及C2_N和C2_P進行初始化，即，對電壓VFD1和VFD2進行初始化。在該示例中(V0＝0[V]、V1＝-2[V]且V2＝+2[V])，電壓VFD1和VFD2的初始值基本上為0[V]。與此同時，NMOS晶體管MN1和MN2以及PMOS晶體管MP1和MP2被置于導通狀態，使得光電二極管PD_N和PD_P被初始化。例如，初始化之后的光電二極管PD_N的陰極電壓變為大約-1[V]，并且初始化之后的光電二極管PD_P的陽極電壓變為大約+1[V]。

在時刻t0，光源101被接通。另外，在時刻t0，控制信號TX1被設置為高電平，而且，控制信號TX2被設置為低電平，使得NMOS晶體管MN1和PMOS晶體管MP2被置于導通狀態，而且，NMOS晶體管MN2和PMOS晶體管MP1被置于非導通狀態。也就是說，光電二極管PD_N通過NMOS晶體管MN1連接到電容C1_N，并且，光電二極管PD_P通過PMOS晶體管MP2連接到電容C2_P。此后，在時刻t1，接收到的光L2被設置為高電平。

這里，由于在從時刻t0到時刻t1的時段期間接收光L2處于低電平(不是0)，所以根據與在光電二極管PD_N中產生和累積的電子相對應的處于低電平的光L2的光量的電子被傳輸到電容C1_N。類似地，根據與在光電二極管PD_P中產生和累積的空穴相對應的處于低電平的光L2的光量的空穴被傳輸到電容C1_P。因此，如圖4D所示，在時刻t1，電壓VFD1變成與傳輸的電子對應的電壓，類似地，電壓VFD2變成與傳輸的空穴對應的電壓。

在時刻t1，由于接收光L2被設置為高電平，因此在時刻t1以后(直到下面將描述的時刻t2)光電二極管PD_N中的電子產生量和光電二極管PD_P中的空穴產生量分別變得高于在從時刻t0到時刻t1的時段期間的那些。也就是說，在從時刻t1到時刻t2的時段期間電壓VFD1和VFD2的電壓變化量分別變成高于在從時刻t0到時刻t1的時段期間的變化量。

在時刻t2，光源101被斷開。另外，在時刻t2，控制信號TX1被設置為低電平，而且，控制信號TX2被設置為高電平，使得NMOS晶體管MN1和PMOS晶體管MP2被置于非導通狀態，而且NMOS晶體管MN2和PMOS晶體管MP1被置于導通狀態。也就是說，光電二極管PD_N通過NMOS晶體管MN2連接到電容C2_N，而且，光電二極管PD_P通過PMOS晶體管MP1連接到電容C1_P。

結果是，在時刻t2以后(直到下面將描述的時刻t3)，根據與在光電二極管PD_P中產生和累積的空穴相對應的處于高電平的光L2的光量的空穴被傳輸到電容C1_P。這里，在從時刻t0到時刻t2的時段期間傳輸到電容C1_P的空穴和傳輸到電容C1_N的電子彼此復合而消失。由于這個原因，電壓VFD1增加(如上所述，由于電容C1_N和電容C1_P對應于單個電容C1，所以還可以提到，電壓VFD1僅通過電容C1的空穴的傳輸而增加)。類似地，在從時刻t2到時刻t3的時段期間，根據與在光電二極管PD_N中產生和累積的電子相對應的處于高電平的光L2的光量的電子被傳輸到電容C2_N，并且，電壓VFD2減小。

此后，由于接收光L2在時刻t3被設置為低電平，因此在時刻t3以后(直到下面將描述的時刻t4)光電二極管PD_N中的電子產生量和光電二極管PD_P中的空穴產生量分別變得高于在從時刻t2到時刻t3的時段期間的產生量。也就是說，在從時刻t3到時刻t4的時段期間電壓VFD1和VFD2的電壓變化量分別變成低于在從時刻t2到時刻t3的時段期間的變化量。

在時刻t4，光源101被再次接通，使得控制信號TX1被設置為高電平，而且控制信號TX2被設置為低電平。也就是說，從時刻t0到時刻t4的時段被設置為一個周期，并且在時刻t4以后周期性地重復上述一系列操作。應該注意，一個周期的時段大約為10[納秒]至100[納秒]。

在重復上述一系列操作的同時，電壓VFD1(VFD2)從初始值(在該示例中為0[V])逐漸偏移。例如，如圖4C的示例中所示，在接收光L2相對于光L1的延遲量低的情況下(當上述一系列操作的周期被設置為T時延遲量低于T/4的情況)，電壓VFD1減小(電壓VFD2增加)。與此相反，在接收光L2相對于光L1的延遲量高的情況下(在延遲量高于T/4的情況下)，電壓VFD1增加(電壓VFD2減小)。應當注意，在接收光L2相對于光L1的延遲量基本上等于T/4的情況下，電壓VFD1(VFD2)基本上保持在初始值(在該示例中為0[V])。因此，在重復上述一系列操作之后，可以基于電壓VFD1(VFD2)來計算到目標物體110的距離。也就是說，可以進行基于TOF法的聚焦。

在本示例中，例示了通過晶體管MN5和MN6讀出與電壓VFD1對應的信號作為像素信號的模式，但是在另一示例中，可以讀出與電壓VFD2對應的信號。在讀出僅與電壓VFD1和VFD2中的一個對應的信號的情況下，不一定需要布置晶體管MN1至MN4以及MP1和MP2當中的未用于上述讀出的晶體管。另外，在另一示例中，讀出與電壓VFD1對應的信號和與電壓VFD2對應的信號兩者，并且，還可以通過使用這兩種信號來提高信噪比(SN)。

在下文中，將參照附圖描述單位像素PX的結構的若干示例。

第一示例

將參照圖5A、圖5B、圖5C和圖5D描述單位像素PX的結構的第一示例。圖5A是平面圖(關于半導體基板的頂面或與頂面平行的面的平面圖，以下將簡稱為“平面圖”)中的單位像素PX的布局圖。圖5B是示出從切割線VB-VB觀察到的橫截面結構的示意圖。圖5C是示出從切割線VC-VC觀察到的橫截面結構的示意圖。圖5D是示出從切割線VD-VD觀察到的橫截面結構的示意圖。在附圖中，為了便于理解該結構，通過使用X方向(對應于第一方向)、與X方向相交的Y方向(對應于第二方向)和與由X方向和Y方向形成的平面相交的Z方向來示出各個附圖的對應關系。應當注意，X方向和Y方向可以分別對應于上述像素陣列210的行方向和列方向。

例如，P型半導體區域RP1形成在對應于半導體基板的至少一部分的N型半導體區域RN1中。這里，“形成在N型區域RN1中”的狀態是指“被N型區域RN1圍繞”的狀態。也就是說，P型區域RP1被N型區域RN1圍繞。這同樣適用于以下對其它區域的描述。

上述的光電二極管PD_N、晶體管MN1和MN2以及電容C1_N和C2_N形成在P型區域RP1中。例如，通過在P型區域RP1中形成N型半導體區域RN2(將被稱為N型區域RN2)來構成光電二極管PD_N。通過在P型區域RP1中形成N型浮置擴散區FD1_N來構成電容C1_N。類似地，通過在P型區域RP1中形成N型浮置擴散區FD2_N來構成電容C2_N。

應當注意，與光電二極管PD_N的陰極相對應的N型區域RN2對應于NMOS晶體管MN1的源極(與源極集成)，并且浮置擴散區FD2_N對應于NMOS晶體管MN1的漏極(與漏極集成)。從這個觀點來看，與用于電荷傳輸的MOS晶體管相對應的NMOS晶體管MN1可以被表示為傳輸部(第一轉移部)。這同樣適用于其他晶體管MN2、MP1和MP2，并且，例如，晶體管MN2、MP1和MP2可以分別被表示為第二傳輸部至第四傳輸部。

對應于NMOS晶體管MN1的柵極的電極GTX1在平面圖中被布置在浮置擴散區FD1_N與N型區域RN2之間，并且還經由絕緣膜F被布置在半導體基板上。類似地，對應于NMOS晶體管MN2的柵極的電極GTX2在平面圖中被布置在浮置擴散區FD2_N與N型區域RN2之間，并且還經由絕緣膜F被布置在半導體基板上。

上述的光電二極管PD_P、PMOS晶體管MP1和MP2以及電容C1_P和C2_P形成在N型區域RN1中。例如，通過在N型區域RN1中形成P型半導體區域RP2來構成光電二極管PD_P。通過在N型區域RN1中形成P型浮置擴散區FD1_P來構成電容C1_P。類似地，通過在N型區域RN1中形成P型浮置擴散區FD2_P來構成電容C2_P。浮置擴散區FD1_P經由諸如接觸插塞或布線等的導體連接到浮置擴散區FD1_N。結果是，浮置擴散區FD1_N和浮置擴散區FD1_P彼此電連接以構成上述組合電容C1。除了NMOS晶體管MN1的柵極之外，電極GTX1還對應于PMOS晶體管MP1的柵極。也就是說，NMOS晶體管MN1的柵極和PMOS晶體管MP1的柵極由電極GTX1共同形成。類似地，電極GTX2也對應于PMOS晶體管MP2的柵極。應當注意，即使當柵電極GTX1(GTX2)不是共同形成，并且可以單獨地形成與NMOS晶體管MN1和PMOS晶體管MP1(MN2和MP2)中的各個相對應的電極時，這也是足夠的。

在圖5A中，包括光電二極管PD_N、晶體管MN1和MN2以及電容C1_N和C2_N的各個元件的區域被表示為第一區域RA。包括光電二極管PD_P、PMOS晶體管MP1和MP2以及電容C1_P和C2_P的各個元件的區域被表示為第二區域RB。

例如，如圖所示，區域RA和區域RB在X方向上排齊(align)，并且這些區域可以被構造為在結構或電特性方面具有相互對稱的關系。例如，關于區域RA，光電二極管PD_N、晶體管MN1和MN2以及電容C1_N和C2_N沿著Y方向布置。例如，光電二極管PD_N被布置在電容C1_N與C2_N之間。這里，與讀出目標對應的電容C1_N位于布置晶體管MN3至MN6的各個元件的第三區域RC側，并且電容C2_N被布置在其相對側，但是，這些側可以被顛倒。NMOS晶體管MN1被布置在電容C1_N與光電二極管PD_N之間，并且NMOS晶體管MN2被布置在電容C2_N與光電二極管PD_N之間。這同樣適用于區域RB(光電二極管PD_P，PMOS晶體管MP1和MP2，以及電容C1_P和C2_P)。另外，光電二極管PD_N、晶體管MN1和MN2以及電容C1_N和C2_N可以分別被布置為在X方向上與光電二極管PD_P、PMOS晶體管MP1和MP2以及電容C1_P和C2_P排齊。

從圖5A可以理解，區域RA中的各個元件(光電二極管PD_N等)和區域RB中的各個元件(光電二極管PD_P等)形成在同一(單個)有源區域中。有源區域是一個或多個電路元件和由這些電路元件構成的電路部基本上形成在半導體構件中的區域。例如，在平面圖中，有源區域是由與布置在半導體基板中的絕緣體相對應的元件分離部P_ISO所劃分的區域。也就是說，在本示例中，區域RA和區域RB沒有被元件分離部P_ISO彼此分離。

與晶體管MN3至MN6相對應的元件或部分中的各個被布置在在Y方向上遠離上述區域RA和區域RB的位置處。圖中的電極GRES1、GRES2、GSF和GSEL分別對應于晶體管MN3、MN4、MN5和MN6的柵極。浮置擴散區FD1_N和浮置擴散區FD1_P經由諸如接觸插塞或布線的導體連接到NMOS晶體管MN5的電極GSF。

應當注意，圖5B和圖5C所示的R型區域RP3對應于晶體管MN3至MN6的P型阱。在該示例中示出了P型區域RP1和RP3彼此獨立(與N型區域RN1分離)的模式，但是，這些區域可以以集成的方式形成。

布置晶體管MN3至MN6的各個元件的第三區域RC通過元件分離部P_ISO與上述的區域RA和區域RB兩者電分離。元件分離部P_ISO可以例如由諸如氧化硅等的絕緣材料構成，并且可以被布置為從半導體基板的頂面延伸到深的位置。元件分離部P_ISO可以通過這里例示的淺溝槽隔離(STI)形成，或者在另一示例中通過硅的局部氧化(LOCOS)方法形成。另外，元件分離部P_ISO可以沿著單位像素PX的外邊緣在X方向和Y方向上延伸，并且元件分離部P_ISO可以將單位像素PX與其鄰接的像素PX電分離。

在本結構中，區域RA中的元件(光電二極管PD_N等)和區域RB中的元件(光電二極管PD_P等)通過由P型區域RP1和N型區域RN1形成的PN結彼此電分離。根據本結構，與諸如STI的元件分離部用于這些元件的分離的情況相比，例如，可以增加光電二極管PD_N和PD_P的尺寸。另外，雖然將參考以下示例描述細節，但是根據本結構，與諸如STI的元件分離部用于分離這些元件的情況相比，例如，還可以減少源自暗電流的噪聲分量和/或提高關于擊穿的耐受壓力。

另一方面，區域RC(NMOS晶體管MN3至MN6)中的元件通過諸如STI的元件分離部P_ISO與上述的區域RA中的元件和區域RB中的元件兩者電分離。根據本結構，例如，在保持區域RA中的元件和區域RB中的元件在結構或電特性方面的相互對稱關系的同時，區域RC中的元件可以與區域RA中的元件和區域RB中的元件兩者都電分離。

根據本結構，由于設置元件分離部P_ISO，因此，在具有相互不同的極性或導電類型的多個元件以混合的方式被布置在同一基板上的結構中，適當地將多個元件中的各個相互電分離是有利的。由于這個原因，光電轉換部(光電二極管PD_N和PD_P)和電路部可以被布置在單位像素PX中。這里，作為多個元件，例示了NMOS晶體管MN1至MN6、PMOS晶體管MP1和MP2、有助于電子的產生和累積的光電二極管PD_N、有助于空穴的產生和累積的光電二極管PD_P等。然而，所述多個元件不限于這些元件，并且，在必要時還可以并行地包括其它元件。

第二示例

將參照圖6A、圖6B、圖6C和圖6D描述單位像素PX的結構的第二示例。應當注意，根據本示例的圖6A、圖6B、圖6C和圖6D被示出為分別對應于根據第一示例的圖5A、圖5B、圖5C和圖5D，使得可以相互比較該示例和第一示例。

該示例與上述第一示例的不同之處主要在于元件分離部P_ISO延伸以在平面圖中圍繞浮置擴散區FD1_N等。更具體地，如圖6A所示，元件分離部P_ISO包括延伸以圍繞浮置擴散區FD1_N、FD2_N、FD1_P和FD2_P中的各個的部分P_ISOa。例如，當關注浮置擴散區FD1_N時，元件分離部P_ISO在平面圖中沿著浮置擴散區FD1_N的外邊緣(除了靠近N型區域RN2的一側之外)延伸。例如，圖中所示的部分P_ISOa中的一個是在平面圖中在浮置擴散區FD1_N與FD1_P之間延伸以將這些浮置擴散區彼此電分離的部分。部分P_ISOa中的另一個是在平面圖中在浮置擴散區FD2_N與FD2_P之間延伸以將這些浮置擴散區彼此電分離的部分。

例如，與基于PN結的元件分離相比，基于STI等的元件分離有利于減少漏電流等。由于這個原因，根據本結構，可以獲得與上述第一示例類似的效果，此外，例如，可以適當地將浮置擴散區FD1_N和FD1_P彼此分離以及將浮置擴散區FD2_N和FD2_P彼此分離。

第三示例

將參照圖7A、圖7B、圖7C和圖7D描述單位像素PX的結構的第三示例。應當注意，根據本示例的圖7A、圖7B、圖7C和圖7D被示出為分別對應于根據第一示例的圖5A、圖5B、圖5C和圖5D，使得可以相互比較該示例和第一示例。

該示例與上述第一示例的不同之處在于，元件分隔部P_ISO延伸以圍繞第一區域RA和第二區域RB中的各個中的有源區域(參見圖5A的區域RA和區域RB)。也就是說，在本示例中，區域RA和區域RB被元件分離部P_ISO彼此分離。

這里，在半導體基板上形成元件分離部P_ISO的情況下，在元件分離部P_ISO和與元件分離部P_ISO接觸的半導體構件之間的邊界部分中存在半導體構件的諸如懸掛鍵(未結合手)的晶格缺陷。由于該晶格缺陷可能向光電二極管(PD_N等)提供諸如暗電流的噪聲分量，因此晶格缺陷可能成為例如基于上述TOF法的聚焦精度降低的原因。類似地，該晶格缺陷還可以向浮置擴散區(FD1_N等)提供噪聲分量。

鑒于上述內容，為了抑制上述晶格缺陷的影響，在本示例中，如圖7A和圖7D所示，沿著元件分離部P_ISO的側面和底面形成雜質區域RP_CS1至RP_CS4和RN_CS1至RN_CS4。因為這些雜質區域RP_CS1等通過與上述導電類型不同的導電類型的區域(例如，遠離元件分離部P_ISO及其附近)，限制電荷在某種導電類型的半導體構件中的遷移路徑，所以這些雜質區域也可以被稱為“溝道截斷區”。

具體地，區域RP_CS1是形成在N型區域RN2的一個面上以與元件分離部P_ISO的側面接觸的P型高濃度雜質區域。區域RP_CS2是形成在N型區域RN2的另一側面上以與元件分離部P_ISO的側面接觸的P型高濃度雜質區域。在本示例中，P型區域RP_CS1和RP_CS2相互具有基本相等的P型雜質濃度。類似地，區域RN_CS1是形成在P型區域RP2的一個面上以與元件分離部P_ISO的側面接觸的N型高濃度雜質區域。區域RN_CS2是形成在P型區域RP2的另一個面上以與元件分離部P_ISO的側面接觸的N型高濃度雜質區域。在本示例中，N型區域RN_CS1和RN_CS2相互具有基本相等的N型雜質濃度。

區域RP_CS3是形成為與P型區域RP_CS1以及元件分離部P_ISO的底面接觸的P型雜質區域，并且相對于P型區域RP_CS1具有低P型雜質濃度。區域RP_CS4是形成為與P型區域RP_CS2以及元件分離部P_ISO的底面接觸的P型雜質區域，并且相對于P型區域RP_CS2具有低P型雜質濃度。在本示例中，P型區域RP_CS3和RP_CS4相互具有基本相等的P型雜質濃度。類似地，區域RN_CS3是形成為與N型區域RN_CS1以及元件分離部P_ISO的底面接觸的N型雜質區域，并且相對于N型區域RN_CS1具有低N型雜質濃度。區域RN_CS4是形成為與N型區域RN_CS2以及元件分離部P_ISO的底面接觸的N型雜質區域，并且相對于N型區域RN_CS2具有低N型雜質濃度。在本示例中，N型區域RN_CS3和RN_CS4相互具有基本相等的N型雜質濃度。

這里，如圖7D所示，P型區域RP_CS4和N型區域RN_CS4分別對應于元件分離部P_ISO的底面上的N型區域RN2側的部分(第一部分)和P型區域RP2側的部分(第二部分)，并且彼此靠近或鄰接。然而，如上所述，區域RP_CS4和RN_CS4的雜質濃度被設置為相對低(與高濃度雜質區域RP_CS2和RN_CS2相比)。由于這個原因，可以在區域RP_CS4與RN_CS4之間產生的電場的強度，低于以與高濃度雜質區域RP_CS2和RN_CS2相當的水平的雜質濃度產生的電場的強度。因此，根據本結構，可以提高相對于可能在區域RP_CS4與RN_CS4之間產生的擊穿的耐受壓力。在根據本結構的單位像素PX中，由于P型區域RP_CS3(N型區域RN_CS3)可以與鄰接像素中的N型區域RN_CS3(P型區域RP_CS3)鄰接，所以這同樣也適用于P型區域RP_CS3和N型區域RN_CS3。

因此，根據本結構，可以獲得與上述第一示例類似的效果。此外，即使在諸如STI的元件分離部用于區域RA和區域RB的分離的情況下，也可以減少源自暗電流的噪聲分量，并且/或者，可以提高關于擊穿的耐受壓力。此外，根據本結構，由于通過元件分離部來調節晶體管MN1、MN2、MP1和MP2的溝道寬度，所以該結構也有利于晶體管MN1、MN2、MP1和MP2的設計(例如，諸如通道寬度等的參數的確定)。

這里，已經例示了在平面圖中高濃度雜質區RP_CS1等橫跨包括光電二極管(PD_N等)和浮置擴散區(FD1_N等)二者的區域在Y方向上延伸的模式。然而，高濃度雜質區RP_CS1等不限于本示例的形狀。例如，高濃度雜質區域RP_CS1等可以橫跨包括光電二極管和浮置擴散區當中的光電二極管的區域(即，在電極GTX1與GTX2之間)在Y方向上延伸。在另一示例中，高濃度雜質區RP_CS1等也可以在X方向上延伸。也就是說，高濃度雜質區域RP_CS1等可以沿著區域RA和區域RB的各個有源區域的外邊緣環形地形成。

圖8A、圖8B、圖8C、圖8D、圖8E、圖8F、圖8G、圖8H、圖8I和圖8J是用于描述本結構的形成方法的示例的各處理中的狀態的示意圖。在圖8A的處理中，在N型區域RN1上形成具有開口的第一光致抗蝕劑PR1，并且，通過使用光致抗蝕劑PR1進行蝕刻在N型區域RN1中形成溝槽TR1。光致抗蝕劑PR1的開口的位置對應于上述的元件分離部P_ISO的部分的位置。

在圖8B的處理中，經由光致抗蝕劑PR1的開口將N型雜質(磷，砷等)注入到溝槽TR1中，以形成N型高濃度雜質區域RN_CS1。可以基于溝槽TR1的寬度和深度以及光致抗蝕劑PR1的厚度來確定由該注入的方向和光致抗蝕劑PR1的頂面限定的角度θ1(下文中將稱為“注入角度”)，從而從溝槽TR1的一個側面注入N型雜質。

在圖8C的處理中，N型雜質經由光致抗蝕劑PR1的開口以低于圖8B的處理中的劑量的劑量注入到溝槽TR1中，以形成N型雜質區域RN_CS3。可以基于溝槽TR1的寬度和深度以及光致抗蝕劑PR1的厚度來確定本處理中的注入角度θ2，使得N型雜質注入到溝槽TR1的底面上的一側。應當注意，在必要時可以從圖8B的處理中的注入能量改變本處理中的注入能量。

在圖8D的處理中，通過與圖8B的處理類似的過程將P型雜質(硼等)注入到溝槽TR1的另一側面(在圖8B的處理中注入N型雜質的側面的相對側的側面)，以形成P型高濃度雜質區域RP_CS1。本處理中的注入角度θ3基本上等于注入角度θ1。

在圖8E的處理中，通過與圖8C的處理類似的過程將P型雜質注入到溝槽TR1的底面上的另一側(在圖8C的處理中注入N型雜質的一側的相對側)，以形成P型雜質區域RP_CS3。本處理中的注入角度θ4基本上等于注入角度θ2。

在圖8F的處理中，在去除光致抗蝕劑PR1之后，在N型區域RN1上形成具有另一開口的第二光致抗蝕劑PR2，并且，通過使用光致抗蝕劑PR2的蝕刻在N型區域RN1中形成溝槽TR2。該開口的位置對應于上述的元件分離部P_ISO的另一部分的位置。

根據圖8B、圖8C、圖8D、圖8E和圖8F的處理，在改變注入角度的同時通過使用共用光致抗蝕劑PR1來注入對應的導電類型的雜質，使得可以順序地形成雜質區域RN_CS1、RN_CS3、RP_CS1和RP_CS3。

在圖8G、圖8H、圖8I和圖8J的處理中，在通過與圖8B、圖8C、圖8D和圖8E的處理中的類似過程改變注入角度的同時，經由光致抗蝕劑PR2的開口注入對應的導電類型的雜質，以順序地形成雜質區域RN_CS2、RN_CS4、RP_CS2和RP_CS4。

應當注意，在形成N型高濃度雜質區域RN_CS2時的注入角度θ5(參見圖8G)和在形成P型高濃度雜質區域RP_CS2時的注入角度θ7(參見圖8I)基本上等于注入角度θ1和θ3。另外，在形成N型雜質區域RN_CS4時的注入角度θ6(參見圖8H)和在形成P型雜質區域RP_CS4時的注入角度θ8(參見圖8J)基本上等于注入角度θ2和θ4。

其它示例

在上文中已經例示了一些模式，但是本發明不限于這些示例。在不脫離本發明的要旨的范圍內，可以部分地改變構造。例如，上述示例中的一些可以相互部分地組合。

例如，如圖9所示，第二示例和第三示例可以相互組合(為了比較起見，圖9被示出為對應于第二示例的圖6A或第三示例的圖7A)。根據該示例，雖然元件分離部P_ISO中的部分P_ISOa圍繞浮置擴散區FD1_N等，但是，沿部分P_ISOa的側面和底面形成雜質區域RP_CS1等。根據本示例，可以獲得第二示例和第三示例兩者的效果。

圖10A1是用于描述在平面圖(關于半導體基板的頂面或與該頂面平行的面的平面圖。以下將此被簡稱為“平面圖”)中的單位像素PX的第一布局的示意圖。這里，為了區別于將在下面描述的單位像素PX的第二布局，第一布局的單位像素PX將被表示為“像素PX_A”。圖10B是示出如由切割線XB-XB切割的橫截面結構的示意圖。圖10C是示出如由切割線XC-XC切割的橫截面結構的示意圖。圖10D是示出如由切割線XD-XD切割的橫截面結構的示意圖。在附圖中，為了便于理解本結構，通過使用X方向(對應于第一方向)、與X方向相交的Y方向(對應于第二方向)、以及與由X方向和Y方向形成的平面相交的Z方向來示出各個附圖的對應關系。應當注意，X方向和Y方向可以分別對應于上述像素陣列210的行方向和列方向。

例如，P型半導體區域RP1形成在對應于半導體基板的至少一部分的N型半導體區域RN1中。這里，“形成在N型區域RN1中”的狀態是指“被N型區域RN1圍繞”的狀態。也就是說，P型區域RP1被N型區域RN1圍繞。這同樣適用于以下對其它區域的描述。

上述的光電二極管PD_N、晶體管MN1和MN2以及電容C1_N和C2_N形成在P型區域RP1中。例如，通過在P型區域RP1中形成N型半導體區域RN2來構成光電二極管PD_N。通過在P型區域RP1中形成N型浮置擴散區FD1_N(第一浮置擴散區)來構成電容C1_N。類似地，通過在P型區域RP1中形成N型浮置擴散區FD2_N來構成電容C2_N。

應當注意，與光電二極管PD_N的陰極相對應的N型區域RN2對應于NMOS晶體管MN1的源極(與源極集成)，并且浮置擴散區FD2_N對應于NMOS晶體管MN1的漏極(與漏極集成)。從這個觀點來看，與用于電荷傳輸的MOS晶體管相對應的NMOS晶體管MN1可以被表示為傳輸部。這同樣適用于其它晶體管MN2、MP1和MP2。

對應于NMOS晶體管MN1的柵極的電極GTX1在平面圖中被布置在浮置擴散區FD1_N與N型區域RN2之間，并且還經由絕緣膜F被布置在半導體基板上。類似地，對應于NMOS晶體管MN2的柵極的電極GTX2在平面圖中被布置在浮置擴散區FD2_N與N型區域RN2之間，并且還經由絕緣膜F被布置在半導體基板上。

上述的光電二極管PD_P、PMOS晶體管MP1和MP2以及電容C1_P和C2_P形成在N型區域RN1中。例如，通過在N型區域RN1中形成P型半導體區域RP2來構成光電二極管PD_P。通過在N型區域RN1中形成P型浮置擴散區FD1_P(第二浮置擴散區)來構成電容C1_P。類似地，通過在N型區域RN1中形成P型浮置擴散區FD2_P來構成電容C2_P。電極GTX1不僅對應于NMOS晶體管MN1的柵極，而且對應于PMOS晶體管MP1的柵極。也就是說，NMOS晶體管MN1的柵極和PMOS晶體管MP1的柵極由電極GTX1共同形成。類似地，電極GTX2也對應于PMOS晶體管MP2的柵極。應當注意，即使當柵電極GTX1(GTX2)不是共同形成，并且可以單獨地形成與NMOS晶體管MN1和PMOS晶體管MP1(MN2和MP2)中的各個相對應的電極時，這也是足夠的。

在P型區域RP1中形成的元件組(光電二極管PD_N、晶體管MN1和MN2以及電容C1_N和C2_N)沿著Y方向布置。例如，光電二極管PD_N被布置在電容C1_N與C2_N之間。這里，對應于讀出目標的電容C1_N位于將在下面描述的布置晶體管MN3至MN6的一側，并且，電容C2_N位于上述側的相對側，但是，這些側可以被顛倒。NMOS晶體管MN1被布置在電容C1_N與光電二極管PD_N之間，并且NMOS晶體管MN2被布置在電容C2_N與光電二極管PD_N之間。這些元件的組在附圖中被表示為“第一元件組EG1”。

這同樣適用于在N型區域RN1中形成的元件組(光電二極管PD_P、PMOS晶體管MP1和MP2、以及電容C1_P和C2_P)。這些元件的組在附圖中被表示為“第二元件組EG2”。

元件組EG1和元件組EG2在X方向上排齊以彼此對應，并且，這些元件組可以被構造為在結構或電特性方面具有相互對稱的關系。也就是說，光電二極管PD_N、晶體管MN1和MN2以及電容C1_N和C2_N可以被布置為在X方向上分別與光電二極管PD_P、PMOS晶體管MP1和MP2以及電容C1_P和C2_P排齊。

對應于晶體管MN3至MN6的元件或部分分別被布置在在Y方向上更遠離布置上述元件組EG1和EG2的位置的位置處。圖中的電極GRES1、GRES2、GSF和GSEL分別對應于晶體管MN3、MN4、MN5和MN6的柵極。這些元件的組在附圖中被表示為“第三元件組EG3”。應當注意，圖10B和圖10C所示的R型區域RP3對應于晶體管MN3至MN6的P型阱。在本示例中示出了P型區域RP1和RP3彼此獨立(與N型區域RN1分離)的模式，但是，這些區域可以以集成的方式形成。

元件組EG1、元件組EG2和元件組EG3可以通過PN結彼此電分離。在本示例中，PN結在X方向和Y方向上由P型區域RP1和N型區域RN1形成，并且，在Y方向上由N型區域RN1和R型區域RP3形成。基于PN結的電分離可以通過在具有相互不同的導電類型的兩個區域之間形成的勢壘來實現，并且，本征區域(i型區域)可以存在于上述兩個區域之間。

圖10A2是用于描述平面圖中的單位像素PX的第二布局的示意圖。這里，為了區別于上述第一布局的單位像素PX_A，將第二布局的單位像素PX表示為“像素PX_B”。單位像素PX_B具有與單位像素PX_A基本相同的電路結構，但是與單位像素PX_A的不同之處在于元件組EG1的位置和元件組EG2的位置關于頂面布局相對。也就是說，光電二極管PD_N和光電二極管PD_P按所述順序在X方向上被布置在單位像素PX_A中，并且按與上述順序相反的順序在X方向上被布置在單位像素PX_B中。這同樣適用于晶體管MN1、MN2、MP1和MP2以及電容C1_N、C2_N、C1_P和C2_P。

圖11A是用于描述像素陣列210中的像素陣列的第一示例的說明圖。這里，為了便于描述，示出了具有三行×三列的單位像素PX。根據第一示例，上述的單位像素PX_A和PX_B沿著X方向(這里，行方向)交替地布置。具體地，關于第一行，單位像素PX_A被布置在第一列中，單位像素PX_B被布置在第二列中，并且，單位像素PX_A被布置在第三列中。這同樣適用于第二行和第三行。也就是說，在圖11A所示的布局中，相應的第一行至第三行中的單位像素PX的組在列方向上具有相互平移對稱的關系。

根據上述像素陣列，在行方向上彼此鄰接的兩個單位像素PX_A和PX_B共享P型區域RP1。另外，行方向上的另兩個彼此鄰接的單位像素PX_A和PX_B共享N型區域RN1。這里，例如，“共享P型區域RP1”是指“整體(連續)形成的單個(一塊)P型區域RP1對應于兩個或更多個元件”，并且P型區域RP1沒有被所述兩個或更多個元件之間的不同于P型區域RP1的另一元件分離。也就是說，P型區域RP1被整體地形成為橫跨鄰接單位像素PX_A和PX_B的邊界部分及其附近，并且沒有被N型區域或元件分離部(淺溝槽隔離(STI)等)分離。

應當注意，P型雜質的濃度分布可以存在于共享的P型區域RP1中。例如，可以采用這樣的構造，其中，單位像素PX之間的電荷通過由P型雜質的這種濃度分布形成的電位梯度彼此電分離。這也適用于共享N型區域RN1的情況。關于N型區域RN1，N型區域RN1經由鄰接像素PX_A與PX_B之間的P型區域RP1下方的部分延續。

共享的P型區域RP1對應于光電二極管PD_N的陽極，并且還對應于電容C1_N和C2_N的電壓V1側上的端子。共享的N型區域RN1對應于光電二極管PD_P的陽極，并且還對應于電容C1_P和C2_P的電壓V2側上的端子。

這里，根據第一示例，由于與僅排齊單位像素PX_A(或PX_B)的情況相比，在鄰接像素之間共享P型區域RP1或N型區域RN1，所以可以減少基于PN結的分離部分的數量。因此，可以增加或確保相應像素中的元件組EG1與元件組EG2之間的距離(例如，光電二極管PD_N與光電二極管PD_P之間的距離)。

兩個光電二極管之間的距離可以基于在關于光電二極管PD_N的平面圖中對應于陰極的N型區域RN2的外邊緣和在關于光電二極管PD_P的平面圖中對應于陽極的P型區域RP2的外邊緣來測量。例如，光電二極管PD_N與光電二極管PD_P之間的距離是在平面圖中對應于光電二極管PD_N的陰極的N型區域RN2與對應于光電二極管PD_P的陽極的P型區域RP2之間的距離。

例如，如圖11A的放大圖所示，第三行第二列中的單位像素PX_B中的光電二極管PD_N與光電二極管PD_P之間的距離被設置為距離L1。此外，將第三行第二列中的單位像素PX_B中的光電二極管PD_N、和與其鄰接像素對應的第三行第三列中的單位像素PX_A中的光電二極管PD_N之間的距離設置為距離L2。在這種情況下，L1>L2成立。在下文中，將詳細地描述此狀態。

當不能充分確保各個像素中的元件組EG1與元件組EG2之間的距離(用于通過PN結彼此適當地分離這些元件組的距離)時，例如，可能會產生閂鎖。另外，為了實現這些元件的分離(或者防止閂鎖的產生)，P型區域RP1中的P型雜質濃度和N型區域RN1中的N型雜質濃度可以被分別設置為相對高(與其他鄰近區域相比)。由于反向偏壓被施加到P型區域RP1與N型區域RN1之間的PN結，所以可能會產生擊穿。因此，根據第一實施例，可以增大元件組EG1和元件組EG2之間的距離，并且可以提及的是，這樣有利于提高閂鎖抗擾性或擊穿耐受壓力。

另一方面，在鄰接像素之間的兩個元件組EG1之間(或兩個元件組EG2之間)不需要基于PN結的分離。由于這個原因，不需要將相互的元件組EG1之間的距離(或相互的元件組EG2之間的距離)設置為與元件組EG1和元件組EG2之間的距離一樣長。也就是說，與具有相互不同種類或類型的兩個元件的情況相比，彼此具有相同種類或類型(例如，極性，導電類型等)的兩個元件可以被布置成彼此靠近。

因此，根據圖11A所示的第一示例中的像素陣列，在提高了閂鎖抗擾性或擊穿耐受壓力的同時，元件組EG1和EG2的各個元件可以在各個像素中和在鄰接像素之間彼此適當地電分離。另外，根據第一示例，由于P型區域RP1和N型區域RN1中的至少一個在鄰接像素之間被共享，所以也可以布置被構造為向在鄰接像素之間的邊界部分處的那些像素供給預定電壓或電力的接觸插塞CT(電源部)，這在布局設計方面也是有利的。

圖11B是用于描述像素陣列210中的像素陣列的第二示例的說明圖。在上述第一示例(參見圖11A)中，單位像素PX_A和PX_B在行方向上交替地排齊，并且，單位像素PX_A或單位像素PX_B在列方向上排齊。與此相對，在第二示例中，單位像素PX_A和PX_B在行方向和列方向上交替地排齊。也就是說，根據第二示例，關于第二行，單位像素PX_B被布置在第一列中，單位像素PX_A被布置在第二列中，并且，單位像素PX_B被布置在第三列中。根據第二示例，例如，可以使列方向上的鄰接像素之間的相互作用(例如，列方向上的各個元件的寄生電容)均衡，并且，例如，在裝置100用作攝像裝置的情況下可以防止在圖像上產生垂直條紋。

上面已經例示了幾種模式，但是本發明不限于這些示例，并且在不脫離本發明的要旨的范圍內，還可以部分地改變構造。例如，在上述示例中例示了元件組EG1至EG3通過PN結彼此電分離的結構，但是這些元件組也可以通過單位像素PX中的另一部分彼此分離。另一部分可以包括例如具有STI結構的元件分離部、由硅的局部氧化(LOCOS)形成的元件分離部等。

另外，在本說明書中，與本發明的應用示例性實施例相對應的裝置100被例示為攝像裝置。然而，本發明的實施例當然可以用于其他目的，并且不限于本文例示的模式。例如，本發明的實施例可以應用于可安裝到汽車等的人檢測傳感器、障礙物傳感器等，或者可以應用于實現虛擬空間的游戲控制臺等。另外，例如，本發明的實施例不限于用于基于TOF法進行聚焦的結構，并且可以應用于用于基于相位差檢測法調整焦點位置的結構。

除了上述內容之外，本說明書中描述的各術語僅用于描述本發明的示例性實施例的目的，并且本發明當然不限于該術語的嚴格意義，還可以包括其等同物。

雖然針對示例性實施例描述了本發明，但是，應該理解，本發明不限于公開的示例性實施例。下述權利要求的范圍應當被賦予最寬的解釋，以便涵蓋所有這類修改以及等同的結構和功能。