本發明涉及電子器件技術領域,具體涉及一種橫向雙擴散晶體管及其漂移區的制造方法。
背景技術:
橫向雙擴散晶體管(LDMOS)是一種短溝道的橫向導電的MOSFET,通過兩次擴散制作而成的器件。隨著橫向雙擴散晶體管(LDMOS)在集成電路中的廣泛應用,對于LDMOS的性能要求也越來越高。為了獲得較高的關斷擊穿電壓(off-BV)和較低的導通阻抗(Rdson),經常會將漂移區(drift)做成線性梯度摻雜。
如圖1所示,為現有技術的NLDMOS,其線性梯度漂移區是通過Ndrift1和Ndrift2兩次光刻和注入實現。以上現有技術的工藝步驟如圖2、3和4所示,先在硅表面淀積一層氧化層,然后分別通過Ndrift1和Ndrift2兩次光刻和兩次注入形成。
在上述現有技術當中,由于漂移區的線性摻雜一般是通過兩次,甚至多次光刻和注入實現的,因此增加了工藝流程,極大地增加了工藝成本。
技術實現要素:
為了提供一種滿足較高關斷擊穿電壓和較低導通阻抗,且工藝流程少的橫向雙擴散晶體管及其漂移區的制造方法,用以解決現有技術存在的工藝成本高的問題,以降低工藝成本,本發明中提供了一種橫向雙擴散晶體管漂移區的制造方法。
本發明的技術解決方案是,提供一種以下步驟的橫向雙擴散晶體管漂移區的制造方法,包括以下步驟:
在襯底表面依次至少淀積第一介質層和第二介質層,形成掩膜層;
通過涂覆膠層曝光打開漂移區的中間位置,利用膠層作為阻擋,對第二介質層進行各向異性刻蝕,并進行第一次漂移區的注入,形成第一摻雜區;
利用涂覆在最后介質層上的膠層作為阻擋,對第二介質層進行各向同性刻蝕;
去除膠層,利用第二介質層進行阻擋,再進行第二次漂移區的注入,形成第二摻雜區;
其中,所述第一摻雜區和第二摻雜區的類型相同,二者共同組成線性梯度摻雜的漂移區。
可選地,所述的第一介質層為氧化層,所述第二介質層為氮化硅層。
可選地,所述的第一介質層的厚度為50~1000埃,所述的第二介質層的厚度為50~3000埃。
本發明的另一技術解決方案是,提供一種以下步驟的橫向雙擴散晶體管的制造方法,包括以下步驟:
在襯底表面依次至少淀積第一介質層、第二介質層和第三介質層,形成掩膜層;
通過涂覆膠層曝光打開漂移區的中間位置,利用膠層作為阻擋,對第二介質層和第三介質層進行各向異性刻蝕,并進行第一次漂移區的注入,形成第一摻雜區;
去掉膠層,并進行第一次退火;利用第三介質層的阻擋,對第二介質層進行各向同性刻蝕;
去除第三介質層,利用第二介質層進行阻擋,再進行第二次漂移區的注入,形成第二摻雜區;
其中,所述第一摻雜區和第二摻雜區的類型相同,二者共同組成線性梯度摻雜的漂移區。
可選地,所述的第一介質層為氧化層,所述第二介質層為氮化硅層,所述的第三介質層也為氧化層。
可選地,所述的第一介質層的厚度為50~1000埃,所述的第二介質層的厚度為50~3000埃,所述的第三介質層的厚度為50~3000埃。
本發明的又一技術解決方案是,提供一種以下步驟的橫向雙擴散晶體管的制造方法,包括以下步驟:
在襯底表面依次至少淀積第一介質層和第二介質層,形成掩膜層;
通過涂覆膠層曝光打開漂移區的中間位置,利用膠層作為阻擋,對第二介質層進行各向異性刻蝕,并進行第一次漂移區的注入,形成第一摻雜區;
利用涂覆在最后介質層上的膠層作為阻擋,對第二介質層進行各向同性刻蝕;
去除膠層,利用第二介質層進行阻擋,再進行第二次漂移區的注入,形成第二摻雜區;
其中,所述第一摻雜區和第二摻雜區的類型相反,第一摻雜區與襯底層的摻雜類型相同。
可選地,所述橫向雙擴散晶體管的漏端引出處設置有與第二摻雜類型相同的阱,并將第一摻雜區切斷為左右兩部分,以實現對第二摻雜區的引出;第一摻雜區和襯底對第二摻雜區的共同耗盡作用,使第二摻雜區濃度更高,以獲得高關斷擊穿電壓和低導通阻抗。
本發明的又一技術解決方案是,提供一種以下步驟的橫向雙擴散晶體管的制造方法,包括以下步驟:
在襯底表面依次至少淀積第一介質層、第二介質層和第三介質層,形成掩膜層;
通過涂覆膠層曝光打開漂移區的中間位置,利用膠層作為阻擋,對第二介質層和第三介質層進行各向異性刻蝕,并進行第一次漂移區的注入,形成第一摻雜區;
去掉膠層,并進行第一次退火;利用第三介質層的阻擋,對第二介質層進行各向同性刻蝕;
去除第三介質層,利用第二介質層進行阻擋,再進行第二次漂移區的注入,形成第二摻雜區;
其中,所述第一摻雜區和第二摻雜區的類型相反,第一摻雜區與襯底摻雜類型相同。
可選地,所述橫向雙擴散晶體管的漏端引出處設置有與第二摻雜類型相同的阱,并將第一摻雜區切斷為左右兩部分,以實現對第二摻雜區的引出;第一摻雜區和襯底對第二摻雜區的共同耗盡作用,使第二摻雜區濃度更高,以獲得高關斷擊穿電壓和低導通阻抗。
本發明的又一技術解決方案是,提供一種橫向雙擴散晶體管,其漂移區由以上任意一種制造方法制造而成。
采用本發明的方法,與現有技術相比,具有以下優點:本發明中,利用了膠層和掩膜層的設計,利用涂覆在最后介質層上的膠層作為阻擋,先對第二介質層,或第二和第三介質層,進行各向異性刻蝕,打開漂移區的中間區域,進行第一次漂移區注入,再利用膠層或第三介質層作為阻擋,對第二介質層進行各向同性刻蝕,去除膠層或膠層和第三介質層,利用第二介質層作為阻擋,進行第二次漂移區注入。在兩次漂移區注入之間,僅需要進行一次光刻,形成了線性梯度漂移區。本發明減少了工藝流程和制作成本,并能夠滿足較高關斷擊穿電壓和較低導通阻抗。
附圖說明
圖1為現有技術的N型橫向雙擴散晶體管的結構示意圖;
圖2為現有技術中在襯底上敷設氧化層的示意圖;
圖3為現有技術中第一次光刻和注入的示意圖;
圖4為現有技術中第二次光刻和注入的示意圖;
圖5為本發明N型橫向雙擴散晶體管實施例一的結構示意圖;
圖6為本發明實施例一在襯底上敷設掩膜層的示意圖;
圖7為本發明實施例一第一次注入的示意圖;
圖8為本發明實施例一各向同性刻蝕的示意圖;
圖9為本發明實施例一第二次注入的示意圖。
圖10為本發明N型橫向雙擴散晶體管實施例二的結構示意圖;
圖11為本發明實施例二第一次注入的示意圖;
圖12為本發明實施例二各向同性刻蝕的示意圖;
圖13為本發明實施例二第二次注入的示意圖。
具體實施方式
以下結合附圖對本發明的優選實施例進行詳細描述,但本發明并不僅僅限于這些實施例。本發明涵蓋任何在本發明的精神和范圍上做的替代、修改、等效方法以及方案。
為了使公眾對本發明有徹底的了解,在以下本發明優選實施例中詳細說明了具體的細節,而對本領域技術人員來說沒有這些細節的描述也可以完全理解本發明。
在下列段落中參照附圖以舉例方式更具體地描述本發明。需說明的是,附圖均采用較為簡化的形式且均使用非精準的比例,僅用以方便、明晰地輔助說明本發明實施例的目的。
參考圖5所示,示意了本發明N型橫向雙擴散晶體管實施例一的結構。本發明通過一次光刻和兩次注入即可形成如圖所示的線性梯度漂移區,主要利用掩膜層和步驟順序的設計,并根據是否需要退火過程,分兩個實施例實施。
在不需要退火過程的場合,將膠層作為阻擋層予以利用,可以減少掩膜層的層數,并采用如下步驟實現:
在襯底P-sub(襯底為P型)表面依次至少淀積第一介質層和第二介質層,形成掩膜層;為了描述方便,僅以兩層為例進行描述,第一介質層為氧化層,第二介質層為氮化硅層。同時,由于是至少兩層設計,從方案實現來看,可以在第一介質層和第二介質層之間再設置其他介質層,或者在第一介質層的下方或第二介質層的上方設置其他介質層。
通過涂覆膠層曝光打開N型漂移區的中間位置,利用膠層作為阻擋,對第二介質層進行各向異性刻蝕,并進行第一次漂移區的注入,形成第一摻雜區;根據器件的特性,本實施例中優選第一摻雜區的深度比第二摻雜區深。
利用涂覆在最后介質層上的膠層作為阻擋,對第二介質層進行各向同性刻蝕;在第二介質層位于最后一層的情況,則最后介質層為第二介質層。
去除膠層,利用第二介質層進行阻擋,再進行第二次漂移區的注入,形成第二摻雜區;第二摻雜區的深度較第一摻雜區淺,并位于第一摻雜區的周圍。
其中,所述第一摻雜區和第二摻雜區的類型相同,若為N型LDMOS,二者共同組成線性梯度摻雜的N型漂移區。同理,P型LDMOS則由二者組成線性梯度摻雜的P型漂移區。
所述的第一介質層的厚度為50~1000埃,所述的第二介質層的厚度為50~3000埃。埃單位的全稱為埃格斯特朗,1埃(A)等0.1納米。
在需要退火過程的場合,退火之前需要先去掉膠層,故采用至少三層介質層的掩膜層,其具體實現原理與上述方法一致,但實施的具體過程略有不同。本發明將在以下附圖中,詳細描述該場合下的LDMOS的制造方法,同樣地以N型為例。
參考圖6所示,示意了本發明實施例一在襯底上敷設掩膜層的狀態。所述的掩膜層包括三層結構,第一介質層、第二介質層和第三介質層。如圖所示,第一介質層為位于襯底P-sub表面的氧化層oxide,第二介質層Nitride為氮化硅層,位于第一介質層oxide的上面,第三介質層也為氧化層oxide位于第二介質層Nitride的上面。所述的第一介質層的厚度為50~1000埃,所述的第二介質層的厚度為50~3000埃,所述的第三介質層的厚度為50~3000埃。
除了如圖6的掩膜層結構,還可以對各層進行替換,在各層之間還可以設置其他介質層。
參考圖7所示,示意了本發明實施例一第一次注入時的狀態。在第三介質層oxide上設置曝光膠層Photoresist,打開N型漂移區的中間位置,利用膠層作為阻擋,對第二介質層和第三介質層進行各向異性刻蝕,并進行第一次漂移區Ndrift的注入,形成第一摻雜區。
參考圖8所示,示意了本發明實施例一各向同性刻蝕的狀態。在完成如圖7所示的第一次注入后,然后去掉膠層,并進行第一次退火。利用作為第三介質層的氧化層阻擋,對作為第二介質層的氮化硅層進行各向同性刻蝕。以形成供第二次注入的區域,便于下一步的第二次漂移區Ndrift注入。
參考圖9所示,示意了本發明實施例一第二次注入的狀態。在完成如圖8所示的對第二介質層的各向同性刻蝕后,去除第三介質層,利用第二介質層進行阻擋,并進行第二次漂移區Ndrift注入,形成第二摻雜區。第一摻雜區和第二摻雜區的類型相同,所述的第一摻雜區和第二摻雜區共同組成線性梯度摻雜的N型漂移區。同理,P型LDMOS則由二者組成線性梯度摻雜的P型漂移區。
參考圖10所示,示意了本發明N型橫向雙擴散晶體管實施例二的結構。本發明通過一次光刻和兩次注入即可形成如圖所示的漂移區,主要利用掩膜層和步驟順序的設計,并根據是否需要退火過程,分兩個實施例實施。
在不需要退火過程的場合,將膠層作為阻擋層予以利用,可以減少掩膜層的層數,并采用如下步驟實現:
在襯底P-sub(襯底為P型)表面依次至少淀積第一介質層和第二介質層,形成掩膜層;為了描述方便,僅以兩層為例進行描述,第一介質層為氧化層,第二介質層為氮化硅層。同時,由于是至少兩層設計,從方案實現來看,可以在第一介質層和第二介質層之間再設置其他介質層,或者在第一介質層的下方或第二介質層的上方設置其他介質層。
通過涂覆膠層曝光打開N型漂移區的中間位置,利用膠層作為阻擋,對第二介質層進行各向異性刻蝕,并進行第一次漂移區P-top的注入,形成第一摻雜區;在本實施例中,與實施例一不同的是,第一摻雜區的深度比第二摻雜區淺。
利用涂覆在最后介質層上的膠層作為阻擋,對第二介質層進行各向同性刻蝕;
去除膠層,利用第二介質層進行阻擋,再進行第二次漂移區N-drfit的注入,形成第二摻雜區;在本實施例中,與實施例一不同的是,第二摻雜區的深度比第一摻雜區深,并將第一摻雜區與襯底隔離開,第二摻雜區的范圍大于第一摻雜區。
其中,所述第一摻雜區和第二摻雜區的類型相反,第一摻雜區與襯底層的摻雜類型相同。圖中的襯底為P型,第一摻雜區為P型,第二摻雜區為N型。所述橫向雙擴散晶體管的漏端引出處設置有與第二摻雜類型相同的N阱nwell,并將第一摻雜區切斷為左右兩部分,以實現對第二摻雜區的引出;第一摻雜區和襯底對第二摻雜區的共同耗盡作用,使第二摻雜區濃度更高,以獲得高關斷擊穿電壓和低導通阻抗。同理,在P型LDMOS的場合,襯底則為N型,所以第一摻雜區為N型,第二摻雜區為P型。
在需要退火過程的場合,退火之前需要先去掉膠層,故采用至少三層介質層的掩膜層,其具體實現原理與上述方法一致,但實施的具體過程略有不同。本發明將在以下附圖中,詳細描述該場合下的LDMOS的制造方法,同樣地以N型為例。
參考圖11所示,示意了本發明實施例二第一注入時的狀態。因在襯底上敷設掩膜層的狀態與圖6相同,故該部分內容可參考圖6所示,不再另行附圖。在完成三層結構的掩膜層敷設后,通過涂覆膠層曝光打開N型漂移區的中間位置,利用膠層作為阻擋,對第二介質層和第三介質層進行各向異性刻蝕,并進行第一次漂移區P-top的注入,形成第一摻雜區,第一摻雜區的類型為P型,與襯底的類型相同。
參考圖12所示,示意了本發明實施例二各向同性刻蝕的狀態。在完成如圖11所示的第一次注入后,然后去掉膠層,并進行第一次退火。利用作為第三介質層的氧化層阻擋,對作為第二介質層的氮化硅層進行各向同性刻蝕。以形成供第二次注入的區域,便于下一步的第二次漂移區Ndrift注入。
參考圖13所示,示意了本發明實施例二第二次注入的狀態。在完成如圖12所示的對第二介質層的各向同性刻蝕后,去除第三介質層,利用第二介質層進行阻擋,并進行第二次漂移區Ndrift注入,形成第二摻雜區,第二摻雜區為N型。即所述第一摻雜區和第二摻雜區的類型相反,第一摻雜區與襯底摻雜類型相同。
圖中的襯底為P型,第一摻雜區為P型,第二摻雜區為N型。所述橫向雙擴散晶體管的漏端引出處設置有與第二摻雜類型相同的N阱nwell,并將第一摻雜區切斷為左右兩部分,以實現對第二摻雜區的引出;第一摻雜區和襯底對第二摻雜區的共同耗盡作用,使第二摻雜區濃度更高,以獲得高關斷擊穿電壓和低導通阻抗。同理,在P型LDMOS的場合,襯底則為N型,所以第一摻雜區為N型,第二摻雜區為P型,所述橫向雙擴散晶體管的漏端引出處設置有與第二摻雜類型相同的P阱pwell。
本發明當中,所述的漂移區有場氧(locos)、小場氧(mini-locos)或淺溝槽隔離結構(STI)。
除此之外,雖然以上將實施例分開說明和闡述,但涉及部分共通之技術,在本領域普通技術人員看來,可以在實施例之間進行替換和整合,涉及其中一個實施例未明確記載的內容,則可參考有記載的另一個實施例。
以上所述的實施方式,并不構成對該技術方案保護范圍的限定。任何在上述實施方式的精神和原則之內所作的修改、等同替換和改進等,均應包含在該技術方案的保護范圍之內。