一種GaN基增強型電子器件的材料結構的制作方法

本發明涉及GaN基功率電子和微波功率放大器應用技術領域，尤其涉及一種GaN基增強型電子器件的材料結構。

背景技術：

高效功率電子器件(又稱功率開關器件)在智能電網、工業控制、新能源發電、電動汽車以及消費電子等領域具有重大應用價值，全球70％以上的電力電子系統均由基于功率半導體器件的電力管理系統來調控管理。傳統Si功率電子器件性能已經接近Si半導體材料的物理極限，以SiC和GaN為代表的新型寬禁帶半導體器件憑借更高的擊穿電場、更高的工作頻率和更低的導通電阻有望成為下一代高效功率電子技術的強有力競爭者。

增強型是功率電子器件安全工作的關鍵要求，即在高壓工作時，器件即使失去柵控的狀態下也是安全的，不會導致系統的燒毀。這就要求功率電子器件必須是增強型的(enhancement-mode，也稱normally-off)，即器件的閾值要在0V以上。而目前GaN基增強型功率電子器件主要是基于Al(In，Ga)N/GaN異質結構制備的，依靠Al(In，Ga)N勢壘層和GaN緩沖層間較強的自發和壓電極化效應，在Al(In，Ga)N/GaN異質結溝道中會誘導出高達1013cm-2的二維電子氣(2-D Electron Gas，2-DEG)，因此基于該結構制備的GaN基功率電子器件(包括HEMTs和MIS-HEMTs)一般是耗盡型的，為了實現GaN基增強型器件，目前國際上主要有五種技術：1)柵槽刻蝕減薄Al(In，Ga)N勢壘層；2)在Al(In，Ga)N勢壘層中注入帶負電的氟離子；3)在勢壘層表面生長P-(Al)GaN蓋帽層；4)在勢壘層表面生長InGaN或厚GaN反極化層；5)增強型Si-MOSFET與GaN基耗盡型HEMT/MIS-HEMT級聯結構。

柵槽刻蝕是通過等離子體干法刻蝕Al(In，Ga)N勢壘層實現，由于勢壘層一般只有20nm左右，通過該技術很難實現同一批次不同晶圓之間，尤其是不同批次的晶圓之間刻蝕深度的重復性，制約了該技術的產業化。氟離子注入技術同樣面臨工藝的重復性問題。P-(Al)GaN蓋帽層和厚GaN反極化層技術是通過MOCVD或MBE外延生長厚度和摻雜控制來實現增強型，一般能獲得較好的閾值一致性，特別是P-(Al)GaN技術已經有相關的示范產品報道。第5種級聯技術利用成熟的Si-MOSFET(已產業化)實現增強型，也推出了相關的600V功率電子產品。

因此，采用無需柵槽刻蝕的薄勢壘Al(In，Ga)N/GaN異質結構，以及具有極化或n型摻雜效應的表面鈍化層恢復柵極以外薄勢壘Al(In，Ga)N/GaN異質結溝道中的二維電子氣(2-DEG)，有助于制備閾值一致性良好，低動態導通電阻的GaN基增強型功率電子器件，從而有效提高GaN基增強型器件的工藝重復性和成品率，推動GaN基功率電子器件的產業化進程。

技術實現要素：

(一)要解決的技術問題

有鑒于此，本發明的主要目的在于提供一種GaN基增強型電子器件的材料結構，以解決GaN基功率電子器件的增強型閾值一致性和重復性，提高GaN基功率電子器件的工藝成品率，促進GaN基功率電子器件的產業化。

(二)技術方案

為達到上述目的，本發明提供了一種GaN基增強型電子器件的材料結構，該材料結構包括：襯底、薄勢壘Al(In，Ga)N/GaN異質結構，薄勢壘Al(In，Ga)N/GaN異質結構位于襯底之上，其中，材料結構還包括：鈍化層，鈍化層的制備材料是n-GaN、SiO₂或SiN_x，其位于薄勢壘Al(In，Ga)N/GaN異質結構之上。

鈍化層是具有極化特性的薄膜，或是能在Al(In，Ga)N表面產生n型摻雜效果的薄膜。

鈍化層厚度介于1nm至200nm之間。

薄勢壘Al(In，Ga)N/GaN異質結構包括GaN緩沖層、Al(In，Ga)N勢壘層，GaN緩沖層位于襯底上，Al(In，Ga)N勢壘層位于GaN緩沖層上。

Al(In，Ga)N勢壘層厚度介于0nm至10nm之間。

Al(In，Ga)N勢壘層可以是AlxGa_(1-x)N三元合金勢壘層，其中Al組分介于0至100％之間；Al(In，Ga)N勢壘層還可以是AlxIn_(1-x)N三元合金勢壘層，其中Al組分介于75％至90％之間；Al(In，Ga)N勢壘層還可以是AlxInyGa_(1-x-y)N四元合金勢壘層，其中Al和In組分介于0至100％之間。

除此之外，基于本發明提出的上述GaN基增強型電子器件的材料結構，本發明同時提出了該材料結構的制備方法，包括：

S1、在襯底上制備薄勢壘Al(In，Ga)N/GaN異質結構；

S2、在薄勢壘Al(In，Ga)N/GaN異質結構上制備鈍化層。

其中，在步驟S2中，采用n-GaN、SiO₂或SiN_x材料制備鈍化層，采用金屬有機化學氣相沉積法、分子束外延法、原子層沉積法、低壓化學氣相沉積法、等離子增強化學氣相沉積法制備鈍化層。

(三)有益效果

從上述技術方案可以看出，本發明具有以下有益效果：

1、本發明提供的GaN基增強型電子器件的材料結構，從材料結構角度提供一種精確調控GaN基增強型功率電子器件閾值電壓的技術，通過采用薄勢壘Al(In，Ga)N/GaN異質結構和n-GaN，SiO₂或SiN_x鈍化層，能有效提高GaN基增強型器件閾值電壓的可控度和一致性，解決了GaN基增強型器件的工藝重復性，有助于提高GaN基增強型電子器件的成品率，促進GaN基功率電子器件的產業化。

2、本發明提供的GaN基增強型電子器件的材料結構，由于在薄勢壘Al(In，Ga)N/GaN異質結構中，勢壘層厚度介于0到10nm之間，無需柵槽刻蝕即能形成增強型柵結構。

3、本發明提供的GaN基增強型電子器件的材料結構，由于在薄勢壘Al(In，Ga)N/GaN異質結構中，勢壘層厚度介于0到10nm之間，能有效降低歐姆接觸的合金溫度(850℃以下)。

4、本發明提供的GaN基增強型電子器件的材料結構，為了彌補上述Al(In，Ga)N/GaN薄勢壘技術導致的溝道電阻的增加，利用n型摻雜GaN，SiN_x或SiO₂鈍化層提高薄勢壘Al(In，Ga)N/GaN異質結溝道的2-DEG密度，從而有效降低電子器件的導通電阻。

5、本發明提供的GaN基增強型電子器件的材料結構，所采用的n型摻雜GaN，SiN_x或SiO₂鈍化層不僅能夠降低平面型GaN基增強型電子器件的溝道電阻，而且能有效鈍化Al(In，Ga)N/GaN異質結構的表面態，顯著抑制其制備的功率電子器件的高壓電流坍塌。

附圖說明

圖1是本發明提出的GaN基增強型電子器件的材料結構具體實施例的示意圖；

圖2是用于實現無柵槽刻蝕工藝的GaN基增強型電子器件的材料結構薄勢壘Al(In，Ga)N/GaN異質結構的示意圖；

圖3是利用n型摻雜GaN，SiN_x或SiO₂鈍化層實現GaN基增強型功率電子器件2-DEG恢復的示意圖。

其中，1是襯底，2是GaN緩沖層，3是Al(In，Ga)N勢壘層，4是鈍化層，5是柵極，6是二維電子氣(2-DEG)

具體實施方式

為使本發明的目的、技術方案和優點更加清楚明白，以下結合具體實施例，并參照附圖，對本發明作進一步的詳細說明。

本發明提供的GaN基增強型電子器件的材料結構，如圖1所示，包括：襯底；形成于襯底之上的薄勢壘Al(In，Ga)N/GaN異質結構；形成于薄勢壘Al(In，Ga)N層之上的n-GaN，SiO₂或SiN_x鈍化層。

圖1中，薄勢壘Al(In，Ga)N/GaN異質結構是利用金屬有機物化學氣相沉積或分子束外延技術直接在襯底上依次外延GaN緩沖層和Al(In，Ga)N勢壘層而形成，以實現增強型柵結構。在薄勢壘Al(In，Ga)N/GaN異質結構中，Al(In，Ga)N勢壘層是厚度介于0到10nm的AlGaN或AlInN三元合金勢壘層，或者是AlInGaN四元合金勢壘層。

圖1中，形成于薄勢壘Al(In，Ga)N層之上的n-GaN，SiO₂或SiN_x鈍化層，可采用金屬有機化學氣相沉積法(MOCVD)、分子束外延法(MBE)、原子層沉積法(ALD)、低壓化學氣相沉積法(LPCVD)、等離子增強化學氣相沉積法(PECVD)等方法制備，鈍化層厚度介于1到200nm之間。鈍化層可以是具有極化特性的薄膜，也可以是能在Al(In，Ga)N表面產生n型摻雜效果的薄膜。

圖2顯示了用于實現GaN基增強型的薄勢壘Al(In，Ga)N/GaN異質結構，通過在MOCVD或MBE外延過程中控制Al(In，Ga)N勢壘層厚度(0到10nm)，削弱勢壘層的自發和壓電極化，從而降低該異質結溝道中的2-DEG密度，實現增強型閾值。

圖3顯示了利用n型摻雜GaN，SiN_x或SiO₂鈍化層恢復其下溝道中的二維電子氣(2-DEG)，而柵極區域的2-DEG仍然保持耗盡狀態，從而實現了增強型器件結構。n型摻雜GaN，SiN_x或SiO₂鈍化層同樣抑制了GaN基增強型功率電子器件的高壓電流坍塌，進一步提高了器

以上所述的具體實施例，對本發明的目的、技術方案和有益效果進行了進一步詳細說明，所應理解的是，以上所述僅為本發明的具體實施例而已，并不用于限制本發明，凡在本發明的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本發明的保護范圍之內。