本發明屬于微電子領域，具體涉及一種硅基異質結遂穿場效應晶體管結構。
背景技術：
基于硅基CMOS技術的現代集成電路隨著CMOS器件的特征尺寸的不斷縮小，在集成度、功耗和器件特性方面不斷進步。在CMOS技術節點進入10納米以后，面臨著工藝與物理特性兩方面的挑戰，鍺材料以其高電子遷移率特性和與硅工藝兼容特性，被認為是替代硅作為器件溝道材料的可選項之一，成為當前的研究熱點和技術攻關的重要方向。另一方面采用遂穿效應研制的遂穿場效應晶體管(TFET)，以其低功耗、低亞閾值擺副的特點成為存儲器單元應用器件的重要研究方向。在此背景下，將硅鍺或者鍺材料用于提高硅基遂穿場效應晶體管特性的研究備受科技領域和工業領域的關注，成為提高遂穿場效應晶體管器件性能的重要技術突破方向。
技術實現要素：
本發明的目的在于提出一種硅基異質結溝道的場效應晶體管結構，以提供硅基TFET器件無法達到的最大飽和電流的同時，保持器件的電流開關比。
本發明提供一種硅基異質結遂穿場效應晶體管結構，具體包括：
一N型摻雜的硅半導體層；
一本征的硅基半導體層；
一P型硅鍺過渡層；
一P型鍺半導體層；
一在本征半導體層上生長的氧化鉿介質層；
一在氧化鉿介質層上形成的柵金屬電極；
一在P型鍺半導體材料上形成的源電極；
一在N型摻雜的硅半導體層上形成的漏電極。
根據所述的一種硅基異質結遂穿場效應晶體管結構，其特征在于P型硅鍺過渡層厚度為16納米，材料結構為Si0.8Ge0.2(4納米)，Si0.5Ge0.5(4納米)，Si0.3Ge0.7(4納米)，Si0.2Ge0.8(4納米)，摻雜濃度為5×1019cm-3。
根據所述的一種硅基異質結遂穿場效應晶體管結構，其特征在于P型鍺半導體層的厚度為5納米，摻雜濃度為5×1019cm-3。
根據案所述的一種硅基異質結遂穿場效應晶體管結構，其特征在于本征半導體層上的氧化鉿介質層厚度為3納米。
根據所述的一種硅基異質結遂穿場效應晶體管結構，其特征在于柵金屬電極為鎢金屬，采用ICP刻蝕的方法在垂直結構側壁形成金屬電極。
有益效果
通過本方發明的實施，本發明可以通過硅鍺與硅半導體能嗲結構的差異，將源端材料的價帶提高，高于漏端材料的價帶，從而實現PN結遂穿勢壘和遂穿距離的減少，提高器件電子遂穿效率，提高器件的最大飽和電流；另一方面，通過PN結中間加入本征層，降低器件在零偏壓下的泄露電流；從而提高器件的電流開關比。
附圖說明：
為了全面理解實施例的優勢，參考圖如下：
圖1：本實施例的器件結構。
具體實施例：
下面詳細討論本發明實施例的制造和使用。本實施例僅僅是說明性的，不能用于限制本發明的范圍。
本發明提供一種硅基異質結遂穿場效應晶體管結構，具體包括：
一100納米厚度的N型摻雜的硅半導體層(101)；
一在N型摻雜硅半導體層(101)上生長的10納米厚度的本征的硅基半導體層(102)；
一在本征硅基半導體層(102)上生長的P型硅鍺過渡層(103)；
一在P型硅鍺過渡層(103)上生長的P型鍺半導體層(104)；
一在本征半導體層上生長的氧化鉿介質層(105)；
一在氧化鉿介質層(105)上形成的柵金屬電極(106)；
一在P型鍺半導體材料(104)上形成的源電極(107)；
一在N型摻雜的硅半導體層(101)上形成的漏電極(108)。
根據所述的一種硅基異質結遂穿場效應晶體管結構，其特征在于P型硅鍺過渡層(103)厚度為16納米，材料結構為Si0.8Ge0.2(4納米)，Si0.5Ge0.5(4納米)，Si0.3Ge0.7(4納米)，Si0.2Ge0.8(4納米)，摻雜濃度為5×1019cm-3。
根據所述的一種硅基異質結遂穿場效應晶體管結構，其特征在于P型鍺半導體層(104)的厚度為5納米，摻雜濃度為5×1019cm-3。
根據案所述的一種硅基異質結遂穿場效應晶體管結構，其特征在于本征半導體層上的氧化鉿介質層(105)厚度為3納米。
根據所述的一種硅基異質結遂穿場效應晶體管結構，其特征在于柵金屬電極(106)為鎢金屬，采用ICP刻蝕的方法在垂直結構側壁形成金屬電極。