一種硅基鍺溝道MOS器件的制作方法與流程

本發明屬于集成電路工藝制造技術領域，具體涉及一種硅基鍺溝道MOS器件的制作方法。

背景技術：

隨著硅基CMOS技術的不斷進步，通過縮小特征尺寸MOS器件的特性得以不斷提升。但是在7納米技術節點以后，硅基半導體面臨諸多挑戰：遷移率退化、源漏穿通漏電、熱載流子效應等等。其中遷移率退化是影響集成電路速度提升的主要難點。為此，新型的溝道材料和器件結構被認為是推進硅基MOS器件繼續提升性能的關鍵。鍺材料的電子遷移率和空穴遷移率都優于硅，與硅基半導體工藝兼容性好，從而被廣泛關注。但是，新型溝道材料與器件結構只有集成到硅基半導體上，才能實現其最大的優勢，實現硅基鰭狀結構鍺溝道MOSFET器件成為一種重要的研究方向和工業應用方向。但是硅基鍺MOS器件的集成技術并不成熟，結構仍需不斷優化。

技術實現要素：

本發明的目的在于提供一種硅基鍺溝道MOS器件從而實現鍺MOS器件的硅基集成，主要采用側墻工藝將硅基半導體上的槽的寬度縮小至30納米以下，在高深寬比的硅槽內，采用超高真空化學汽相沉積的方法沉積硅鍺半導體和高質量鍺材料層，并制備柵介質和柵金屬，實現鍺溝道MOS器件。

技術方案

本發明提出的硅基鍺溝道MOS器件的制作方法，其具體步驟如下：

(1)準備一硅基半導體作為基片(101)；

(2)在硅基半導體基片上以光刻膠為掩膜，采用干法刻蝕的方法制作以100納米寬的槽狀結構；

(3)在該硅槽中制作SiNx側墻(102)；

(4)在該硅槽的SiNx側墻上制作SiO2側墻(103)；

(5)在該硅槽中采用超高真空化學汽相沉積的方法生長硅鍺緩沖層(104)；

(6)在硅鍺緩沖層上生長高質量的鍺溝道層(105)；

(7)在鍺溝道層上制作柵介質層(106)；

(8)在柵介質層上制作柵金屬層(107)。

在本方案的步驟(2)中硅槽的深度為300納米。

在本方案的步驟(3)中SiNx側墻的厚度為20納米。

在本方案的步驟(4)中SiO2側墻的厚度為20納米。

在本方案的步驟(5)中生長的硅鍺緩沖層的厚度為150納米。

在本方案的步驟(6)中鍺溝道層的厚度為50納米。

在本方案的步驟(7)中柵介質為三氧化二鋁高K介質，厚度為2納米；

在本方案的步驟(8)中柵金屬為鋁金屬，厚度為200納米。

有益效果

由于本發明采用硅槽內制作側墻的工藝方法縮小鍺溝道尺寸，并采用高深寬比的槽內外延生長技術，使得本發明在柵長縮小工藝上的光刻成本更低，鍺材料外延質量更高。實現的硅基鍺溝道MOS器件足以滿足15納米技術節點以后的硅基CMOS技術要求。

附圖說明：

圖1-圖8為硅基鍺MOS器件的制作工藝流程示意圖，圖8為最后形成的器件的側視圖。

圖中標號：101為硅襯底，102為SiNx側墻，103為SiO2側墻，104為硅鍺緩沖層，105為鍺溝道層，106為柵介質層，107為柵金屬層。

具體實施例

下面結合附圖1-8，通過具體實施方法對本發明進行說明：

步驟(1):準備一8寸(100)晶向的硅片作為基片，進行丙酮、乙醇、去離子水三步常規清洗。

步驟(2):采用電子束光刻膠ZEP520為掩膜，電子束曝光出100納米寬的電子束膠線條，并采用ICP刻蝕的方法刻蝕硅槽，刻蝕氣體為SF₆,氣流量為30sccm，射頻功率為30瓦，ICP功率為180瓦。刻蝕時間為6-8分鐘，去膠清洗。

步驟(3):采用PECVD的方法在硅槽內生長30納米厚度的SiNx介質，然后采用ICP刻蝕的方法刻蝕SiNx介質,在槽內壁側墻上形成20納米厚度SiNx側墻。

步驟(4)采用PECVD的方法在硅槽內生長30納米厚度的SiO2介質，然后采用ICP刻蝕的方法刻蝕SiO2介質,在槽內壁側墻上形成20納米厚度SiO2側墻。

步驟(5)在該硅槽中采用超高真空化學汽相沉積的方法生長150納米厚度的硅鍺緩沖層(104)；

步驟(6)在硅鍺緩沖層上生長50納米厚的高質量鍺溝道層(105)；

步驟(7)在鍺溝道層上采用原子層沉積的方法生長2納米氧化鋁柵介質層(106)；

步驟(8)在柵介質層上采用電子束蒸發的方式制作200納米厚的鋁柵金屬層(107)。