技術領域
本發明涉及芯片電容器及其制造方法。
背景技術:
專利文獻1公開了一種激光微調電容器,其在基底基板的表面隔著內部電極而形成電介質層,并在該電介質層上與所述內部電極對置地形成有可通過激光微調的上部電極。上部電極的一部分通過激光而被去除,由此,電極間的靜電電容調整為期望的值。
先行技術文獻
專利文獻
專利文獻1:JP特開2001-284166號公報
技術實現要素:
發明要解決的課題
在上述那樣的構造中,在需要多種電容值的電容器的情況下,需要分個設計與該多個電容值對應的多種電容器。故而,為了設計而需要長的期間,且為了設計而需要投入很多精力。而且,在搭載電容器的設備的規格變更而需要新的電容值的電容器時,不能迅速地對應。
為此,本發明的目的在于,提供能以公共的設計來容易且迅速地與多種電容值對應的芯片電容器及其制造方法。
用于解決課題的手段
技術方案1記載的發明是一種芯片電容器,包含:基板;第1外部電極,其配置于所述基板上;第2外部電極,其配置于所述基板上;多個電容器元件,其包含形成于所述基板上的第1電極膜、形成于所述第1電極膜上的第1電容膜、按照與所述第1電極膜對置的方式形成于所述第1電容膜上的第2電極膜、形成于所述第2電極膜上的第2電容膜、以及按照與所述第2電極膜對置的方式形成于所述第2電容膜上的第3電極膜,且所述多個電容器元件連接于所述第1外部電極以及所述第2外部電極之間;以及多個熔斷器,其形成于所述基板上,分別插在所述多個電容器元件與所述第1外部電極或所述第2外部電極之間,且能將所述多個電容器元件分別隔出。
根據該構成,在配置于基板上的第1以及第2外部電極之間連接有多個電容器元件。而且,在多個電容器元件與第1或第2外部電極之間,設置有能將該多個電容器元件分別隔出的多個熔斷器。為此,通過選擇一個或多個熔斷器來切斷,能容易且迅速地與多種電容值對應。換言之,能對多種電容值的芯片電容器應用公共的設計。
進而在本發明中,由第1電極膜、第1電容膜以及第2電極膜來形成一個電容器構造,由第2電極膜、第2電容膜以及第3電極膜形成另外的電容器構造。即,在基板上形成有多層的電容器構造,因此能謀求芯片電容器的大電容化。即,即使以小的基板尺寸也能提供大電容電容器,若為相同的電容,則能提供更小型的芯片電容器。
技術方案2記載的發明是所述多個電容器元件具有彼此不同的電容值的技術方案1中記載的芯片電容器。基于該構成,通過將電容值不同的多個電容器元件進行組合,能以公共的設計來實現各種電容值的芯片電容器。技術方案3記載的發明是所述多個電容器元件的電容值被設定為呈等比數列的技術方案2中記載的芯片電容器。基于該構成,通過適當地選擇要連接于第1外部電極以及第2外部電極之間的多個電容器元件,能將芯片電容器的電容值準確地契合至期望的電容值。例如,通過將所述等比數列的公比設為2,從而能以該等比數列的初項(該數列內為最小值的項)的精度來契合芯片電容器的電容值。
技術方案4記載的發明是所述多個熔斷器當中的至少一個被切斷的技術方案1~3的任一項中記載的芯片電容器。契合至電容值的芯片電容器存在1個或多個熔斷器被切斷的情況。通過熔斷器的切斷,能選擇連接于第1外部電極以及第2外部電極之間的電容器元件,由此,能實現需要的電容值的芯片電容器。
技術方案5記載的發明是所述第2電極膜被分割為多個第2電極膜部分、且所述多個熔斷器與所述多個第2電極膜部分分別連接的技術方案1~4的任一項中記載的芯片電容器。根據該構成,不僅通過在第1電極膜與第2電極膜之間夾持第1電容膜來構成了電容器構造,而且通過在第2電極膜與第3電極膜之間夾持第2電容膜來構成了另外的電容器構造。而且,通過將第2電極膜分割為多個第2電極膜部分,從而各第2電極膜部分與第1以及第3電極膜對置,由此多個電容器元件被設置于基板上。而且,通過將多個電容器元件當中與相應的第2電極膜部分對應的熔斷器切斷,能構成具有需要的電容值的芯片電容器。
技術方案6記載的發明是所述多個第2電極膜部分以彼此不同的對置面積來與所述第1電極膜以及所述第3電極膜對置的技術方案5中記載的芯片電容器。基于該構成,與對置面積彼此不同的多個第2電極膜部分對應的多個電容器元件將具有彼此不同的電容值。由此,通過對它們適當地組合,能實現多種電容值的芯片電容器。更具體而言,通過將與選擇出的多個電容器元件以外的電容器元件對應的熔斷器切斷來將它們從第1以及第2外部電極之間隔出,能構成具有需要的電容值的芯片電容器。
技術方案7記載的發明是所述多個第2電極膜部分的所述對置面積被設定為呈等比數列的技術方案6中記載的芯片電容器。基于該構成,能將被設定為電容值呈等比數列的多個電容器元件設置于基板上。由此,能實現多種電容值的芯片電容器,且電容值的微調整也能通過熔斷器的切斷來進行。
技術方案8記載的發明是所述第1電極膜被分割為多個第1電極膜部分,且所述多個熔斷器與所述多個第1電極膜部分分別連接的技術方案1~7的任一項中記載的芯片電容器。根據該構成,通過將第1電極膜分割為多個第1電極膜部分,從而各第1電極膜部分與第2電極膜對置,由此多個電容器元件將被設置于基板上。而且,通過將多個電容器元件當中與相應的第1電極膜部分對應的熔斷器切斷,能構成具有需要的電容值的芯片電容器。
技術方案9記載的發明是所述多個第1電極膜部分以彼此不同的對置面積來與所述第2電極膜對置的技術方案8中記載的芯片電容器。基于該構成,與對置面積彼此不同的多個第1電極膜部分對應的多個電容器元件將具有彼此不同的電容值。由此,通過將它們適當地組合,能實現多種電容值的芯片電容器。更具體而言,通過將與選擇出的多個電容器元件以外的電容器元件對應的熔斷器切斷來將它們從第1以及第2外部電極之間隔出,能構成具有需要的電容值的芯片電容器。
技術方案10記載的發明是所述多個第1電極膜部分的所述對置面積被設定為呈等比數列的技術方案9中記載的芯片電容器。基于該構成,能將被設定為電容值呈等比數列的多個電容器元件設置于基板上。由此,能實現多種電容值的芯片電容器,且電容值的微調整也能通過熔斷器的切斷來進行。
技術方案11記載的發明是所述第3電極膜被分割為多個第3電極膜部分,且所述多個熔斷器與所述多個第3電極膜部分分別連接的技術方案1~10的任一項中記載的芯片電容器。根據該構成,通過將第3電極膜分割為多個第3電極膜部分,從而各第3電極膜部分與第2電極膜對置,由此多個電容器元件將被設置于基板上。而且,通過將多個電容器元件當中與相應的第3電極膜部分對應的熔斷器切斷,能構成具有需要的電容值的芯片電容器。
技術方案12記載的發明是所述多個第3電極膜部分以彼此不同的對置面積來與所述第2電極膜對置的技術方案11中記載的芯片電容器。基于該構成,與對置面積彼此不同的多個第3電極膜部分對應的多個電容器元件將具有彼此不同的電容值。由此,通過將它們適當地組合,能實現多種電容值的芯片電容器。更具體而言,通過將與選擇出的多個電容器元件以外的電容器元件對應的熔斷器切斷來將它們從第1以及第2外部電極之間隔出,能構成具有需要的電容值的芯片電容器。
技術方案13記載的發明是所述多個第3電極膜部分的所述對置面積被設定為呈等比數列的技術方案12中記載的芯片電容器。基于該構成,能將被設定為電容值呈等比數列的多個電容器元件設置于基板上。由此,能實現多種電容值的芯片電容器,且電容值的微調整也能通過熔斷器的切斷來進行。
技術方案14記載的發明是所述多個熔斷器錯開位置地進行配置使得在垂直朝下看所述基板的主面的俯視下不相重疊的技術方案1~13的任一項中記載的芯片電容器。根據該構成,通過從相對于基板的主面而垂直的方向照射激光,能僅切斷期望的熔斷器,能避免誤將另外的熔斷器切斷。由此,能將芯片電容器的電容值可靠地契合至目標值。
技術方案15記載的發明是所述第1電極膜、所述第2電極膜或所述第3電極膜與所述熔斷器由相同的導電性材料的膜形成的技術方案5~13的任一項中記載的芯片電容器。基于該構成,能將電極膜部分與熔斷器由公共的導電性材料膜構成。而且,通過將與各電極膜部分對應的熔斷器切斷,能將該電極膜部分隔出。
技術方案16記載的發明是一種芯片電容器的制造方法,包含:在基板上形成多個電容器元件的工序;在基板上形成第1外部電極以及第2外部電極的工序;以及在所述基板上形成按照能將所述多個電容器元件分別隔出的方式與所述第1外部電極或第2外部電極連接的多個熔斷器的工序,所述形成多個電容器元件的工序包含:在所述基板上形成第1電極膜的工序;在所述第1電極膜上形成第1電容膜的工序;在所述第1電容膜上按照與所述第1電極膜對置的方式形成第2電極膜的工序;在所述第2電極膜上形成第2電容膜的工序;在所述第2電容膜上按照與所述第2電極膜對置的方式形成第3電極膜的工序;以及將所述第1電極膜、所述第2電極膜以及所述第3電極膜的至少一個分割為多個電極膜部分的工序。
基于該方法,通過將根據需要的電容值而選擇出的熔斷器切斷,從而能在成為公共的設計的同時,制造多個電容值的芯片電容器。另外,即使以小的基板尺寸也能提供大電容電容器,若是相同的電容則能提供更小型的芯片電容器。技術方案17記載的發明是所述熔斷器形成為與所述多個電極膜部分分別連接的技術方案16中記載的芯片電容器的制造方法。根據該方法,通過將由多個電極膜部分設置于基板上的多個電容器元件當中與相應的電極膜部分對應的熔斷器切斷,能構成具有需要的電容值的芯片電容器。
技術方案18記載的發明是所述多個電極膜部分形成為對于按照夾持所述第1電容膜或所述第2電容膜的方式而對置的電極膜,以彼此不同的對置面積來對置的技術方案16或17中記載的芯片電容器的制造方法。基于該方法,通過使多個電極膜部分以彼此不同的對置面積來與電極膜對置,能將電容值不同的多個電容器元件形成于基板上。因此,通過適當地選擇不同的電容值的電容器元件來組合,能制造多種電容值的芯片電容器。
技術方案19記載的發明是所述多個電極膜部分的所述對置面積被設定為呈等比數列的技術方案18中記載的芯片電容器的制造方法。基于該方法,能將電容值被設定為呈等比數列的多個電容器元件形成于基板上。由此,通過適當地選擇多個電容器元件來組合,能提供多種電容值的芯片電容器,且能實現對期望的電容值的準確的契合。
技術方案20記載的發明是所述多個熔斷器錯開位置地進行配置從而形成為在垂直朝下看所述基板的主面的俯視下不相重疊的技術方案16~19的任一項中記載的芯片電容器的制造方法。基于該方法,通過從相對于基板的主面而垂直的方向照射激光,能僅切斷期望的熔斷器,能避免誤將另外的熔斷器切斷。由此,能將芯片電容器的電容值可靠地契合至目標值。
技術方案21記載的發明是所述第1電極膜、所述第2電極膜或所述第3電極膜與所述熔斷器由相同的導電性材料的膜形成的技術方案16~20的任一項中記載的芯片電容器的制造方法。基于該方法,能使電極膜部分與熔斷器由相同的導電性材料的膜形成,因此能將它們從同一膜進行圖案化而形成。由此,制造工序變得簡單。
技術方案22記載的發明是還包含切斷所述多個熔斷器當中的至少一個的熔斷器切斷工序的技術方案16~21的任一項中記載的芯片電容器的制造方法。基于該方法,通過適當地選擇要切斷的熔斷器,能將芯片電容器的電容值契合至期望的電容值。即,通過適當地選擇要與第1以及第2外部電極連接的電容器元件,并將與除此以外的電容器元件對應的熔斷器切斷,能制造契合至期望的電容值的芯片電容器。
技術方案23記載的發明是還包含對所述多個電容器元件的總電容值進行測量的工序、以及基于所述測量出的總電容值來選擇應進行所述切斷的熔斷器的工序,且在所述熔斷器切斷工序中切斷選擇出的所述熔斷器的技術方案22中記載的芯片電容器的制造方法。基于該方法,對多個電容器元件的總電容值進行測量,并基于其測量結果來選擇要切斷的熔斷器,因此能使芯片電容器的電容值可靠地成為目的電容值。
技術方案24記載的發明是還包含在切斷了所述熔斷器后形成覆蓋所述熔斷器的切斷部的保護膜的工序的技術方案22或23中記載的芯片電容器的制造方法。基于該方法,熔斷器的切斷部被保護膜覆蓋,因此能避免異物或水分侵入切斷部,從而不僅能以公共的設計來實現多種電容值,而且能制造可靠性高的芯片電容器。
附圖說明
圖1是本發明的第1實施方式所涉及的芯片電容器的俯視圖。
圖2是從圖1的切斷面線II-II觀察的斷面圖。
圖3是將所述芯片電容器的一部分的構成分離出來表示的分解立體圖。
圖4是表示所述芯片電容器的內部的電氣構成的電路圖。
圖5是用于說明所述芯片電容器的制造工序的一例的流程圖。
圖6A、圖6B以及圖6C是用于說明與熔斷器的切斷關聯的工序的斷面圖。
圖7是用于說明本發明的第2實施方式所涉及的芯片電容器的構成的俯視圖。
圖8是用于說明本發明的第3實施方式所涉及的芯片電容器的構成的分解立體圖。
圖9是本發明的第3實施方式所涉及的芯片電容器的示意性的俯視圖。
圖10是第1參考例的第1實施方式所涉及的芯片電容器的俯視圖。
圖11是從圖10的切斷面線XI-XI觀察的斷面圖。
圖12是將所述芯片電容器的一部分的構成分離出來表示的分解立體圖。
圖13是表示所述芯片電容器的內部的電氣構成的電路圖。
圖14是用于說明所述芯片電容器的制造工序的一例的流程圖。
圖15A、圖15B以及圖15C是用于說明與熔斷器的切斷關聯的工序的斷面圖。
圖16是用于說明第1參考例的第2實施方式所涉及的芯片電容器的構成的俯視圖。
圖17是用于說明第1參考例的第3實施方式所涉及的芯片電容器的構成的分解立體圖。
圖18是第2參考例的第1實施方式所涉及的芯片電容器的俯視圖。
圖19是從圖18的切斷面線IXX-IXX觀察的斷面圖。
圖20是將所述芯片電容器的一部分的構成分離出來表示的分解立體圖。
圖21是所述芯片電容器的電氣等效電路圖。
圖22是表示所述芯片電容器的內部的電氣構成的電路圖。
圖23是用于說明所述芯片電容器的制造工序的一例的流程圖。
圖24A、圖24B以及圖24C是用于說明與熔斷器的切斷關聯的工序的斷面圖。
圖25是用于說明第2參考例的第2實施方式所涉及的芯片電容器的構成的俯視圖。
圖26是用于說明第2參考例的第3實施方式所涉及的芯片電容器的構成的分解立體圖。
圖27是第3參考例的第1實施方式所涉及的芯片電容器的俯視圖。
圖28是從圖27的切斷面線XXVIII-XXVIII觀察的斷面圖。
圖29是將所述芯片電容器的一部分的構成分離出來表示的分解立體圖。
圖30是所述芯片電容器的電氣等效電路圖。
圖31是表示所述芯片電容器的阻抗特性的曲線圖。
圖32是表示基板的有效電阻區域的大小的芯片形狀的圖。
圖33是表示所述芯片電容器的內部的電氣構成的電路圖。
圖34是用于說明所述芯片電容器的制造工序的一例的流程圖。
圖35A、圖35B以及圖35C是用于說明與熔斷器的切斷關聯的工序的斷面圖。
圖36是用于說明第3參考例的第2實施方式所涉及的芯片電容器的構成的俯視圖。
圖37是用于說明第3參考例的第3實施方式所涉及的芯片電容器的構成的分解立體圖。
圖38是第4參考例的第1實施方式所涉及的芯片電容器的俯視圖。
圖39是從圖38的切斷面線XXXIX-XXXIX觀察的斷面圖。
圖40是將所述芯片電容器的一部分的構成分離出來表示的分解立體圖。
圖41是表示所述芯片電容器的內部的電氣構成的電路圖。
圖42是用于說明所述芯片電容器的制造工序的一例的流程圖。
圖43A、圖43B以及圖43C是用于說明與熔斷器的切斷關聯的工序的斷面圖。
圖44是用于說明第4參考例的第2實施方式所涉及的芯片電容器的構成的俯視圖。
圖45是用于說明第4參考例的第3實施方式所涉及的芯片電容器的構成的斷面圖。
圖46是將圖45的芯片電容器的一部分的構成分離出來表示的分解立體圖。
圖47是用于說明第4參考例的第4實施方式所涉及的芯片電容器的構成的斷面圖。
圖48是第5參考例的第1實施方式所涉及的芯片電容器的俯視圖。
圖49是從圖48的切斷面線XLIX-XLIX觀察的斷面圖。
圖50是將所述芯片電容器的一部分的構成分離出來表示的分解立體圖。
圖51是表示所述芯片電容器的內部的電氣構成的電路圖。
圖52是用于說明所述芯片電容器的制造工序的一例的流程圖。
圖53A、圖53B以及圖53C是用于說明與熔斷器的切斷關聯的工序的斷面圖。
圖54是用于說明第5參考例的第2實施方式所涉及的芯片電容器的構成的俯視圖。
圖55是用于說明第5參考例的第3實施方式所涉及的芯片電容器的構成的分解立體圖。
具體實施方式
以下,參照附圖來詳細說明本發明的實施方式。圖1是本發明的第1實施方式所涉及的芯片電容器的俯視圖,圖2是其斷面圖,示出了從圖1的切斷面線II-II觀察的切斷面。進而,圖3是將所述芯片電容器的一部分的構成分離出來表示的分解立體圖。芯片電容器1具備:基板2、配置于基板2上的第1外部電極3、以及同樣配置于基板2上的第2外部電極4。基板2在本實施方式中,在垂直朝下看基板2的主面(表面)2A的俯視下具有將四個角倒角后的矩形形狀。在基板2的長邊方向兩端部分別配置有第1外部電極3以及第2外部電極4。第1外部電極3以及第2外部電極4在本實施方式中具有沿基板2的短邊方向延伸的大致矩形的平面形狀,在與基板2的角對應的各2處具有倒角部。在基板2上,在第1外部電極3以及第2外部電極4之間的電容器配置區域5內配置有多個電容器元件C1~C19。多個電容器元件C1~C19經由多個熔斷器組件7(熔斷器)而分別與第1外部電極3電連接。在本實施方式中,電容器元件C11位于電容器元件C1的正上方,同樣,在電容器元件C12~C19中對應的電容器元件(標號的末尾的數字相同的電容器元件)位于電容器元件C2~C9的各自的正上方。故而,該芯片電容器1具有將電容器元件上下層疊后的多層(在此2層)的電容器構造。
如圖2以及圖3所示,在基板2的表面形成有絕緣膜8,在絕緣膜8的表面形成有第1電極膜11。第1電極膜11形成為不僅跨電容器配置區域5的大致全域,而且延伸至第2外部電極4的正下方的區域。更具體而言,第1電極膜11具有:作為電容器元件C1~C9的公共的下部電極而發揮功能的電容器電極區域11A、以及用于外部電極引出的焊盤區域11B。電容器電極區域11A位于電容器配置區域5,焊盤區域11B位于第2外部電極4的正下方。
在電容器配置區域5按照覆蓋第1電極膜11(電容器電極區域11A)的方式形成有第1電容膜(電介質膜)12。第1電容膜12跨電容器電極區域11A的全域而連續,在本實施方式中,進而延伸至第1外部電極3的正下方的區域,覆蓋了電容器配置區域5外的絕緣膜8。在第1電容膜12之上,形成有第2電極膜(電容調整電極膜)13。在圖1中,為了明確,將第2電極膜13著色示出。第2電極膜13具有:位于電容器配置區域5的電容器電極區域13A、位于第1外部電極3的正下方的焊盤區域13B、以及配置于焊盤區域13B與電容器電極區域13A之間的熔斷器區域13C。
在電容器電極區域13A,第2電極膜13被分割為多個(第2)電極膜部分131~139。在本實施方式中,各電極膜部分131~139均形成為矩形形狀,從熔斷器區域13C起向著第2外部電極4以帶狀延伸。多個電極膜部分131~139以多種彼此不同的對置面積,夾持第1電容膜12而與第1電極膜11對置。更具體而言,電極膜部分131~139相對于第1電極膜11的對置面積可以規定為1∶2∶4∶8∶16∶32∶64∶128∶128。即,多個電極膜部分131~139包含對置面積不同的多個電極膜部分,更具體而言,包含具有被設定為呈公比為2的等比數列的(相對于第1電極膜11的)對置面積的多個電極膜部分131~138(或131~137,139)。由此,由各電極膜部分131~139以及夾持第1電容膜12而對置的第1電極膜11分別構成的多個電容器元件C1~C9包含具有彼此不同的電容值的多個電容器元件。在電極膜部分131~139的對置面積之比如前所述的情況下,電容器元件C1~C9的電容值之比與該對置面積之比相等,成為1∶2∶4∶8∶16∶32∶64∶128∶128。即,多個電容器元件C1~C9將包含電容值被設定為呈公比為2的等比數列的多個電容器元件C1~C8(或C1~C7,C9)。
在本實施方式中,電極膜部分131~135形成為寬度相等、且長度之比設定為1∶2∶4∶8∶16的帶狀。另外,電極膜部分135,136,137,138,139形成為長度相等、且寬度之比設定為1∶2∶4∶8∶8的帶狀。電極膜部分135~139延伸形成為跨從電容器配置區域5的第1外部電極3側的端緣起至第2外部電極4側的端緣為止的范圍,電極膜部分131~134形成得比其短。
焊盤區域13B形成為與第1外部電極3為大致相似形,具有包含與基板2的角部對應的2個倒角部的大致矩形的平面形狀。沿該焊盤區域13B的一個長邊(相對于基板2的周緣為內方側的長邊)配置有熔斷器區域13C。熔斷器區域13C包含沿焊盤區域13B的所述1個長邊而排列的多個熔斷器組件7。熔斷器組件7以相同的材料與第2電極膜13的焊盤區域13B一體形成。多個電極膜部分131~139與1個或多個熔斷器組件7一體形成,經由這些熔斷器組件7與焊盤區域13B連接,并經由該焊盤區域13B與第1外部電極3電連接。面積較小的電極膜部分131~136通過一個熔斷器組件7而與焊盤區域13B連接,面積較大的電極膜部分137~139經由多個熔斷器組件7而與焊盤區域13B連接。不需要使用全部的熔斷器組件7,在本實施方式中,一部分的熔斷器組件7處于未使用狀態。
熔斷器組件7包含:用于與焊盤區域13B進行連接的第1幅寬部7A和用于與電極膜部分131~139進行連接的第2幅寬部7B;以及對第1以及第2幅寬部7A、7B之間進行連接的幅窄部7C。幅窄部7C構成為能通過激光進行切斷(熔斷)。由此,能將電極膜部分131~139當中不需要的電極膜部分通過熔斷器組件7的切斷而從第1以及第2外部電極3、4電氣式隔出。
如圖2所示,按照覆蓋第2電極膜13的方式形成有第2電容膜(電介質膜)17。第2電容膜17跨第2電極膜13的全域而連續,在本實施方式中,進而,還覆蓋在第1電容膜12中未配置第2電極膜13的部分。在第2電容膜17之上形成有第3電極膜16。第3電極膜16具有:位于電容器配置區域5的電容器電極區域16A、以及位于第1電極膜11的焊盤區域11B的正上方(俯視下重疊的區域)的焊盤區域16B。
在此情況下,在電容器配置區域5,第1電極膜11的電容器電極區域11A與第2電極膜13的電容器電極區域13A夾持第1電容膜12而對置,第2電極膜13的電容器電極區域13A與第3電極膜16的電容器電極區域16A夾持第2電容膜17而對置。另外,第2電極膜13的電容器電極區域13A中的多個電極膜部分131~139(參照圖1)以多種彼此不同的對置面積夾持第2電容膜17而與第3電極膜16對置。更具體而言,電極膜部分131~139相對于第3電極膜16的對置面積與相對于第1電極膜11的情況同樣,可以規定為1∶2∶4∶8∶16∶32∶64∶128∶128。即,多個電極膜部分131~139包含對置面積不同的多個電極膜部分,更具體而言,包含具有被設定為呈公比為2的等比數列的(相對于第3電極膜16的)對置面積的多個電極膜部分131~138(或131~137,139)。由此,由各電極膜部分131~139以及夾持第2電容膜17而對置的第3電極膜16分別構成的多個電容器元件C11~C19包含具有彼此不同的電容值的多個電容器元件。在電極膜部分131~139的對置面積之比如前所述的情況下,電容器元件C11~C19的電容值之比與該對置面積之比相等,成為1∶2∶4∶8∶16∶32∶64∶128∶128。即,多個電容器元件C11~C19將包含電容值被設定為呈公比為2的等比數列的多個電容器元件C11~C18(或C11~C17,C19)。
而且,在本實施方式中,電容器元件C1~C9的每一個、與電容器元件C11~C19中的對應的電容器元件(標號的末尾的數字相同的電容器元件)具有電極膜部分131~138當中公共的電極膜部分,因此具有相等的電容值。如此,在芯片電容器1中,由第1電極膜11、第1電容膜12以及第2電極膜13形成一個電容器構造,由第2電極膜13、第2電容膜17以及第3電極膜16形成另外的電容器構造。即,在基板2上形成有多層(在此2層)的電容器構造,因此能謀求芯片電容器1的大電容化。即,即使以小的基板2尺寸也能提供大電容電容器,若是相同的電容則能提供更小型的芯片電容器1。
盡管在圖1以及圖3中省略了圖示,但如圖2所示,包含第3電極膜16的表面在內的芯片電容器1的表面由鈍化膜9覆蓋。鈍化膜9例如由氮化膜構成,形成為:不僅在芯片電容器1的上表面,還延伸至基板2的側面,覆蓋該側面。進而,在鈍化膜9之上形成有由聚酰亞胺樹脂等構成的樹脂膜10。樹脂膜10形成為:覆蓋芯片電容器1的上表面,進而延伸至基板2的側面,覆蓋該側面上的鈍化膜9。
鈍化膜9以及樹脂膜10是對芯片電容器1的表面進行保護的保護膜。在這些膜,在與第1外部電極3以及第2外部電極4對應的區域分別形成有焊盤開口21,22。焊盤開口21與第1外部電極3對應,按照使第2電極膜13的焊盤區域13B的一部分的區域露出的方式貫通鈍化膜9、樹脂膜10以及第2電容膜17。焊盤開口22與第2外部電極4對應,按照使第1電極膜11的焊盤區域11B以及第3電極膜16的焊盤區域16B的一部分的區域露出的方式貫通鈍化膜9、樹脂膜10、第3電極膜16、第1電容膜12以及第2電容膜17。
在焊盤開口21,22,分別埋入第1外部電極3以及第2外部電極4。由此,第1外部電極3與第2電極膜13的焊盤區域13B接合,第2外部電極4與第1電極膜11的焊盤區域11B以及第3電極膜16的焊盤區域16B接合。第1以及第2外部電極3,4形成為從樹脂膜10的表面突出。由此,能將芯片電容器1相對于安裝基板進行倒裝芯片接合。
圖4是表示芯片電容器1的內部的電氣構成的電路圖。在第1外部電極3與第2外部電極4之間并聯連接有多個電容器元件C1~C19。在各電容器元件C1~C19與第1外部電極3之間,串聯地插入分別由一個或多個熔斷器組件7構成的熔斷器F1~F9。具體而言,上下重疊的電容器元件的組(標號的末尾的數字相同的電容器元件)經由公共的熔斷器而對第1外部電極3(第1外部電極3以及第2外部電極4之間)進行了連接。例如,電容器元件C1以及C11的組經由公共的熔斷器F1對第1外部電極3進行了連接。
在將熔斷器F1~F9全部進行了連接時,芯片電容器1的電容值等于電容器元件C1~C19的電容值的總和。若將從多個熔斷器F1~F19中選擇出的1個或2個以上的熔斷器切斷,則與該切斷的熔斷器對應的電容器元件的組被隔出,芯片電容器1的電容值減少該隔出的電容器元件的組的電容值那么多。例如,若切斷熔斷器F1,則對應的電容器元件C1以及C11的組被隔出,芯片電容器1的電容值減少該隔出的電容器元件的組的電容值那么多。
為此,若對焊盤區域11B(16B),13B之間的電容值(電容器元件C1~C19的總電容值)進行測量,并在其后以激光來熔斷根據期望的電容值而從熔斷器F1~F9中適當地選擇出的一個或多個熔斷器,則能進行向期望的電容值的契合(激光微調)。尤其是,若電容器元件C1~C8(C11~C18)的電容值被設定為呈公比為2的等比數列,則能以與處于最小的電容值(該等比數列的初項的值)的電容器元件C1的電容值對應的精度而實現向目標的電容值的契合的微調整。
例如,電容器元件C1~C19的電容值可以規定如下。如前所述,電容器元件C1~C9的每一個與電容器元件C11~C19中的對應的電容器元件(標號的末尾的數字相同的電容器元件)具有相等的電容值。C1=C11=0.03125pF C2=C12=0.0625pF C3=C13=0.125pF C4=C14=0.25pF C5=C15=0.5pF C6=C16=1pF C7=C17=2pF C8=C18=4pF C9=C19=4pF。在此情況下,能以0.03125pF的最小契合精度來對芯片電容器1的電容進行微調整。另外,通過從熔斷器F1~F9中適當地選擇要切斷的熔斷器,能提供0.1pF~20pF之間的任意的電容值的芯片電容器1。
如上所述,根據本實施方式,在第1外部電極3以及第2外部電極4之間,設置有能由熔斷器F1~F9隔出的多個電容器元件C1~C19。電容器元件C1~C19包含不同的電容值的多個電容器元件,更具體而言,電容值被設定為呈等比數列的多個電容器元件。由此,通過從熔斷器F1~F9中選擇1個或多個熔斷器并以激光進行熔斷,能提供不變更設計就能對應多種電容值、且準確地契合至期望的電容值的芯片電容器1。
關于芯片電容器1的各部的細節,以下加入說明。參照圖1,基板2例如可以具有俯視下0.3mm×0.15mm、0.4mm×0.2mm、或0.2mm×0.1mm等的矩形形狀(優選為0.4mm×0.2mm以下的大小)。電容器配置區域5大致成為具有相當于基板2的短邊的長度的一邊的正方形區域。基板2的厚度可以是150μm左右。基板2例如可以是通過從背面側(未形成電容器元件C1~C19的表面)起的研削或研磨而被薄型化的基板。作為基板2的材料,既可以使用以硅基板為代表的半導體基板,也可以使用玻璃基板,還可以使用樹脂薄膜。
參照圖2,絕緣膜8可以是氧化硅膜等的氧化膜。其膜厚可以是左右。第1電極膜11優選是導電性膜,尤其優選是金屬膜,例如可以是鋁膜。由鋁膜構成的第1電極膜11能通過濺射法來形成。第2電極膜13也同樣,優選由導電性膜,尤其優選由金屬膜構成,可以是鋁膜。由鋁膜構成的第2電極膜13能通過濺射法來形成。用于將第2電極膜13的電容器電極區域13A分割為電極膜部分131~139且將熔斷器區域13C整形為多個熔斷器組件7的圖案化能通過光刻以及蝕刻工序來執行。第3電極膜16也同樣,優選由導電性膜,尤其優選由金屬膜構成,可以是鋁膜。由鋁膜構成的第3電極膜16能通過濺射法來形成。
如此,第1電極膜11、第2電極膜13以及第3電極膜16的至少一者(在此為全部)由與熔斷器組件7相同的導電性材料的膜來形成。在此情況下,能以相同的導電性材料的膜來形成電極膜和熔斷器組件7,因此能將它們從同一膜進行圖案化來形成,故制造工序變得簡單。
第1電容膜12以及第2電容膜17例如能由氮化硅膜構成,其膜厚能設為(例如)。第1電容膜12以及第2電容膜17可以是通過等離子CVD(化學氣相生長)而形成的氮化硅膜。鈍化膜9例如能由氮化硅膜構成,例如能通過等離子CVD法來形成。其膜厚可以設為左右。樹脂膜10如前所述,能由聚酰亞胺膜以外的樹脂膜構成。
第1以及第2外部電極3,4例如可以由將與第1電極膜11(第3電極膜16)或第2電極膜13相接的鎳層、層疊于該鎳層上的鈀層、以及層疊于該鈀層上的金層進行了層疊后的層疊構造膜構成,例如能以鍍覆法(更具體而言為無電解鍍覆法)來形成。鎳層有助于對第1電極膜11(第3電極膜16)或第2電極膜13的緊貼性的提高,鈀層作為對第1電極膜11(第3電極膜16)或第2電極膜13的材料與第1以及第2外部電極3,4的最上層的金的相互擴散進行抑制的擴散防止層發揮功能。
圖5是用于說明芯片電容器1的制造工序的一例的流程圖。在基板2的表面,通過熱氧化法和/或CVD法,來形成由氧化膜(例如氧化硅膜)構成的絕緣膜8(步驟S1)。接下來,例如通過濺射法,在絕緣膜8的表面全域形成由鋁膜構成的第1電極膜11(步驟S2)。第1電極膜11的膜厚可設為左右。接下來,在該第1電極膜11的表面,通過光刻來形成與第1電極膜11的最終形狀對應的抗蝕圖案(步驟S3)。通過將該抗蝕圖案作為掩模來蝕刻第1電極膜11,從而得到圖3等所示的圖案的第1電極膜11(步驟S4)。第1電極膜11的蝕刻例如能通過反應性離子蝕刻來進行。
接下來,例如通過等離子CVD法,在第1電極膜11上形成由氮化硅膜等構成的第1電容膜12(步驟S5)。在未形成第1電極膜11的區域,在絕緣膜8的表面將形成第1電容膜12。接著,在該第1電容膜12之上形成第2電極膜13(步驟S6)。第2電極膜13例如由鋁膜構成,能通過濺射法來形成。其膜厚可設為左右。接著,在第2電極膜13的表面,通過光刻來形成與第2電極膜13的最終形狀對應的抗蝕圖案(步驟S7)。通過以該抗蝕圖案為掩模的蝕刻,將第2電極膜13圖案化為最終形狀(參照圖3等)(步驟S8)。由此,第2電極膜13被整形為如下圖案:在電容器電極區域13A具有多個電極膜部分131~139,在熔斷器區域13C具有多個熔斷器組件7,并具有與這些熔斷器組件7連接的焊盤區域13B。用于第2電極膜13的圖案化的蝕刻既可以通過利用了磷酸等的蝕刻液的濕式蝕刻來進行,也可以通過反應性離子蝕刻來進行。
接下來,例如通過等離子CVD法,在第2電極膜13上形成由氮化硅膜等構成的第2電容膜17(步驟S9)。在未形成第2電極膜13的區域,在第1電容膜12的表面將形成第2電容膜17。接著,在該第2電容膜17之上,形成第3電極膜16(步驟S10)。接下來,在該第3電極膜16的表面,通過光刻來形成與第3電極膜16的最終形狀對應的抗蝕圖案(步驟S11)。通過以該抗蝕圖案為掩模來蝕刻第3電極膜16,從而得到圖3等所示的具有焊盤區域16B的圖案的第3電極膜16(步驟S12)。第3電極膜16的蝕刻例如能通過反應性離子蝕刻來進行。
其后,將檢查用探頭推到第2電極膜13的焊盤區域13B和第1電極膜11的焊盤區域11B(第3電極膜16的焊盤區域16B),來測量多個電容器元件C1~C19的總電容值(步驟S13)。基于該測量出的總電容值,對應于作為目的的芯片電容器1的電容值,來選擇要隔出的電容器元件,即要切斷的熔斷器(步驟S14)。
接著,如圖6A所示,在基板2上的整面例如形成由氮化膜構成的覆蓋膜23(步驟S15)。該覆蓋膜23的形成可以通過等離子CVD法來進行,例如可以形成膜厚左右的氮化硅膜。覆蓋膜23覆蓋經圖案化的第3電極膜16,在未形成第3電極膜16的區域覆蓋第1電容膜12、第2電容膜17、焊盤區域11B中的第1電極膜11。覆蓋膜23將在熔斷器區域13C覆蓋熔斷器組件7。
從該狀態起,進行用于熔斷熔斷器組件7的激光微調(步驟S16)。即,如圖6B所示,對構成根據所述總電容值的測量結果而選擇出的熔斷器的熔斷器組件7投射激光24,來熔斷該熔斷器組件7的幅窄部7C。由此,對應的電容器元件(電容器元件的組)被從焊盤區域13B隔出。在對熔斷器組件7投射激光24時,基于覆蓋膜23的作用,在熔斷器組件7的附近蓄積激光24的能量,由此來熔斷熔斷器組件7。
此外,若第2電容膜17厚至能作為用于蓄積激光的能量的覆蓋膜來進行利用的程度,則可以省略在前緊挨激光微調的覆蓋膜23的形成(步驟S15)。接下來,如圖6C所示,例如通過等離子CVD法,來使氮化硅膜沉積于覆蓋膜23上,形成鈍化膜9(步驟S17)。前述的覆蓋膜23在最終形態下,與鈍化膜9一體化,構成該鈍化膜9的一部分。在熔斷器的切斷后所形成的鈍化膜9進入到在熔斷器熔斷時同時被破壞了的覆蓋膜23的開口內,覆蓋熔斷器組件7的切斷面來進行保護。因此,鈍化膜9能防止在熔斷器組件7的切斷處進入異物或浸入水分,使芯片電容器1的可靠性得以提高。鈍化膜9整體上例如可以形成為具有左右的膜厚。
接下來,在鈍化膜9上形成在要形成第1以及第2外部電極3,4的位置上具有貫通孔的抗蝕圖案(步驟S18)。以該抗蝕圖案為掩模來進行鈍化膜9的蝕刻。此時,根據需要,對第2電容膜17也進行蝕刻。由此,將形成使第1電極膜11在焊盤區域11B露出、且使第3電極膜16在焊盤區域16B露出的焊盤開口;以及使第2電極膜13在焊盤區域13B露出的焊盤開口(步驟S19)。鈍化膜9的蝕刻可以通過反應性離子蝕刻來進行。
接著,對整面涂敷樹脂膜(步驟S20)。作為樹脂膜,例如使用感光性的聚酰亞胺的涂敷膜。通過對于該樹脂膜,進行針對與所述焊盤開口對應的區域的曝光工序、以及其后的顯影工序,從而能進行基于光刻的樹脂膜的圖案化(步驟S21)。由此,形成將樹脂膜10以及鈍化膜9等貫通了的焊盤開口21,22。其后,執行用于對樹脂膜進行硬化的熱處理(固化處理)(步驟S22),進而,在焊盤開口21,22內,例如通過無電解鍍覆法,來使第1外部電極3以及第2外部電極4生長(步驟S23)。如此,得到圖1等所示的構造的芯片電容器1。
在利用了光刻工序的第2電極膜13的圖案化中,能精度良好地形成微小面積的電極膜部分131~139,進而能形成精細的圖案的熔斷器組件7。而且,在第3電極膜16的圖案化之后,經過總電容值的測量,來決定要切斷的熔斷器。通過對該決定出的熔斷器進行切斷,能得到準確地契合至期望的電容值的芯片電容器1。
圖7是用于說明本發明的第2實施方式所涉及的芯片電容器25的構成的俯視圖。在圖7中,對與前述的圖1所示的各部對應的部分賦予同一參照標號來表示。在前述的第1實施方式中,第2電極膜13的電容器電極區域13A分別被分割為帶狀的電極膜部分131~139。在此情況下,如圖1所示,在電容器配置區域5內會產生不能作為電容器元件利用的區域,不能對小的基板2上的受限的區域進行有效活用。
為此,在圖7所示的實施方式中,多個電極膜部分131~139被分割為L字形的電極膜部分141~149。由此,例如,圖7的構成中的電極膜部分149能以圖1的構成的電極膜部分139的1.5倍的面積而與第1電極膜11以及第3電極膜16各自對置。由此,在圖1的第1實施方式中,若設與電極膜部分139對應的電容器元件C9(C19)具有4pF的電容,則通過使用本實施方式中的電極膜部分149,電容器元件C9(C19)能具有6pF的電容。由此,能對電容器配置區域5內有效活用,以更寬的范圍來設定芯片電容器1的電容值。
本實施方式所涉及的芯片電容器25的制造工序與圖5所示的工序實質上相同。但在第2電極膜13的圖案化(步驟S7,S8)中,電容器電極區域13A被分割為圖7所示的形狀的多個電極膜部分131~139。圖8是用于說明本發明的第3實施方式所涉及的芯片電容器26的構成的分解立體圖,與在前述的第1實施方式的說明中用到的圖3同樣地表現了芯片電容器26的各部。
在第1實施方式中,第1電極膜11以及第3電極膜16各自具有由跨電容器配置區域5的大致全域的連續圖案構成的電容器電極區域11A,16A,第2電極膜13的電容器電極區域13A被分割為多個電極膜部分131~139(參照圖3)。與此相對,在本實施方式中,第2電極膜13的電容器電極區域13形成為跨電容器配置區域5的大致全域而連續的連續膜圖案,另一方面,第1電極膜11的電容器電極區域11A被分割為多個(第1)電極膜部分151~159,第3電極膜16的電容器電極區域16A被分割為多個(第3)電極膜部分181~184。電極膜部分151~159既可以形成為與第1實施方式中的電極膜部分131~139同樣的形狀以及面積比,也可以形成為與第2實施方式中的電極膜部分141~149同樣的形狀以及面積比。另外,電極膜部分181~184也與電極膜部分151~159同樣地形成。也就是,電極膜部分151~159以彼此不同的對置面積來與第2電極膜13對置,該對置面積可以被設定為呈等比數列。同樣地,電極膜部分181~184也以彼此不同的對置面積來與第2電極膜13對置,該對置面積可以被設定為呈等比數列。
如此,通過電極膜部分151~159、第1電容膜12以及第2電極膜13來構成了多個電容器元件C21~C29。該多個電容器元件C21~C29的至少一部分構成了電容值不同的(例如各電容值被設定為呈等比數列)電容器元件群。進而,通過電極膜部分181~184、第2電容膜17以及第2電極膜13來構成了多個電容器元件C31~C34。該多個電容器元件C31~C34的至少一部分構成了電容值不同的(例如各電容值被設定為呈等比數列)電容器元件群。
第1電極膜11進而在電容器電極區域11A與焊盤區域11B之間具有熔斷器區域11C。在熔斷器區域11C,將與第1實施方式的熔斷器組件7同樣的多個熔斷器組件27沿焊盤區域11B排列成一列。各電極膜部分151~159(電容器元件C21~C29)經由一個或多個熔斷器組件27而與焊盤區域11B連接。也就是,多個熔斷器組件27分別插至電容器元件C21~C2與焊盤區域11B的第2外部電極4之間。與電容器元件C21~C29分別對應的熔斷器組件27構成了熔斷器F11~F19(參照圖9)。
第3電極膜16進而在電容器電極區域16A與焊盤區域16B之間具有熔斷器區域16C。在熔斷器區域16C,將與第1實施方式的熔斷器組件7同樣的多個熔斷器組件28沿焊盤區域16B排列成一列。各電極膜部分181~184(電容器元件C31~C34)經由一個或多個熔斷器組件28與焊盤區域16B連接。也就是,多個熔斷器組件28分別插至電容器元件C31~C34與焊盤區域16B的第2外部電極4之間。與電容器元件C31~C34各自對應的熔斷器組件28構成了熔斷器F21~F24(參照圖9)。
多個熔斷器組件27(熔斷器F11~F19)以及28(熔斷器F21~F24)錯開位置地進行配置,使得俯視下不相重疊(參照圖9)。具體而言,熔斷器組件27以及28沿第2外部電極4的延伸方向(基板2的短邊方向)空出間隔地逐個排列。故而,通過從相對于基板2的主面2A垂直的方向照射激光24(參照圖6B),能僅切斷期望的熔斷器(熔斷器組件27,28),能避免誤切斷另外的熔斷器。由此,能將芯片電容器1的電容值可靠地契合至目標值。此外,需要將第2電極膜13配置成在俯視下與熔斷器組件27以及28不相重疊,以使得不被激光24切斷。
基于第3實施方式的構成,電極膜部分151~159以彼此不同的對置面積按照夾持第1電容膜12的方式與第2電極膜13對置,它們通過切斷熔斷器組件27而能分個隔出。同樣地,電極膜部分181~184也以彼此不同的對置面積按照夾持第2電容膜17的方式與第2電極膜13對置,它們通過切斷熔斷器組件28而能分個隔出。因此,得到與第1實施方式的情況同樣的效果。尤其是,通過形成為使多個電極膜部分151~159的至少一部分以及多個電極膜部分181~184的至少一部分以被設定為呈公比為2的等比數列的對置面積來與第2電極膜13對置,從而與第1實施方式的情況同樣地,能提供以高精度契合至需要的電容值的芯片電容器。
在第1以及第2實施方式的情況下,如前所述上下重疊的電容器元件(例如,電容器元件C1以及C11)經由公共的熔斷器(電容器元件C1以及C11的情況下為熔斷器F1)與第1外部電極3連接(參照圖1~圖3),因此若切斷該公共的熔斷器,則上下的電容器元件會一同被分離。另一方面,在第3實施方式的情況下,電容器元件C21~C29以及C31~C34各自經由專用的熔斷器(熔斷器組件27,28)與第2外部電極4連接。故而,能將各電容器元件分個隔出,因此較之于第1以及第2實施方式,電容器元件的組合范圍寬,故能將芯片電容器26整體的電容值設定至更寬范圍。進而,若使電容器元件C21~C29以及C31~C34全部的電容值不同,則能將芯片電容器26整體的電容值設定至進一步更寬范圍。
第3實施方式所涉及的芯片電容器26的制造工序與圖5所示的工序實質上相同。但在第1電極膜11的圖案化(步驟S3,S4)中,電容器電極區域11A被分割為電極膜部分151~159,且在熔斷器區域11C將形成多個熔斷器組件27。另外,在第2電極膜13的圖案化(步驟S7,S8)中,不進行多個電極膜部分的形成,也不進行熔斷器組件的形成。另外,在第3電極膜16的圖案化(步驟S11,S12)中,電容器電極區域16A被分割為電極膜部分181~184,且在熔斷器區域16C將形成多個熔斷器組件28。進而,在激光微調(步驟S16)中,從形成于第1電極膜11的熔斷器組件27以及形成于第3電極膜16的熔斷器組件28當中選擇出的那一個被激光切斷。
若僅對形成于第1電極膜11的熔斷器組件27進行激光微調,則在激光微調之際,第1電極膜11被第1電容膜12覆蓋,因此能將該第1電容膜12用作用于蓄積激光的能量的覆蓋膜。因此,可以省略在前緊挨激光微調的覆蓋膜的形成(步驟S15)。
此外,在第3實施方式中,通過將第1電極膜11分割為9個電極膜部分151~159、另一方面將第3電極膜16分割為4個電極膜部分181~184,從而使第1電極膜11的電容器電極區域11A與第3電極膜16的電容器電極區域16A成為了不同的形狀。但這只是一例,當然,也可以使電容器電極區域11A以及電容器電極區域16A的彼此的形狀(電極膜部分的數目)一致。但在該情況下,多個熔斷器組件27以及28需要錯開位置地進行配置,使得在俯視下不相重疊(參照圖9)。
盡管以上針對本發明的實施方式進行了說明,但本發明還能以其他的形態來實施。例如,盡管在前述的實施方式中示出了僅第2電極膜13被分割為多個電極膜的構成、或第2電極膜13以外的第1電極膜11以及第3電極膜16被分割為多個電極膜的構成,但也可以是,第1電極膜11、第2電極膜13以及第3電極膜16全部被分割為多個電極膜部分。不管怎樣,通過將多個電容器元件(C1~C19,C21~C29,C31~C34)當中與相應的電極膜部分(131~139,141~149,151~159,181~184)對應的熔斷器(熔斷器組件7,27,28)切斷,能構成具有需要的電容值的芯片電容器1。
另外,盡管在以上的實施方式中針對具有2層的電容器構造的芯片電容器1,25,26進行了說明,但還可考慮具有3層以上的電容器構造的芯片電容器。例如,在圖8的芯片電容器26的情況下,通過在第3電極膜16之上形成第3電容膜,并在該第3電容膜上形成與第1外部電極3連接的第4電極膜,從而能實現3層構造的芯片電容器。進而,若在該第4電極膜之上隔著第4電容膜而形成第5電極膜,則能實現4層構造的芯片電容器。通過構成這樣的多層構造的芯片電容器,能進一步達成芯片電容器的小型化以及大電容化的兼顧,提供能寬范圍且高精度地調整電容值的電容器。
但在構成多層構造的芯片電容器的情況下,需要留意的是,如前所述將各電極膜的熔斷器配置成在俯視下不重疊。進而,盡管在前述的實施方式中示出了第1電極膜11、第2電極膜13以及第3電極膜16的任一者與熔斷器組件一體化的例子,但也可以是由與第1電極膜11、第2電極膜13以及第3電極膜16不同的導體膜來形成熔斷器組件。進而,盡管在前述的實施方式中示出了包括多個電容器元件具有呈公比為r(0<r,r≠1)=2的等比數列的電容值的多個電容器元件的例子,但該等比數列的公比也可以是2以外的數。另外,盡管在前述的實施方式中示出了在基板2的表面形成絕緣膜8,但只要基板2是絕緣性的基板,就還能省略絕緣膜8。另外,可以使用導電性基板來作為基板2,使用該導電性基板作為下部電極,按照與導電性基板的表面相接的方式來形成第1電容膜12。在此情況下,可以從導電性基板的背面引出一者的外部電極。
此外,能在權利要求書中記載的事項的范圍內實施各種設計變更。<第1參考例所涉及的發明>(1)第1參考例所涉及的發明的特征例如,第1參考例所涉及的發明的特征是以下的A1~A20。(A1)一種芯片電容器,包含:基板;配置于所述基板上的第1外部電極;配置于所述基板上的第2外部電極;形成于所述基板上,并連接于所述第1外部電極以及所述第2外部電極之間的多個電容器元件;以及形成于所述基板上,分別插在所述多個電容器元件與所述第1外部電極或所述第2外部電極之間,且能將所述多個電容器元件分別隔出的多個熔斷器。
根據A1記載的發明,在配置于基板上的第1以及第2外部電極之間連接有多個電容器元件。而且,在多個電容器元件與第1或第2外部電極之間,設置有能將該多個電容器元件分別隔出的多個熔斷器。為此,通過選擇一個或多個熔斷器來切斷,能容易且迅速地對應多種電容值。換言之,能對多種電容值的芯片電容器應用公共的設計。(A2)所述多個電容器元件具有彼此不同的電容值的、A1中記載的芯片電容器。
根據A2記載的發明,通過對電容值不同的多個電容器元件進行組合,能以公共的設計來實現各種電容值的芯片電容器。(A3)所述多個電容器元件的電容值被設定為呈等比數列的、A2中記載的芯片電容器。根據A3記載的發明,通過適當地選擇要連接于第1外部電極以及第2外部電極之間的多個電容器元件,能將芯片電容器的電容值準確地契合至期望的電容值。例如,通過將所述等比數列的公比設為2,能以該等比數列的初項(在該數列內為最小值的項)的精度來契合芯片電容器的電容值。(A4)所述多個熔斷器當中的至少一個被切斷的、A1~A3的任一項中記載的芯片電容器。
契合了電容值的芯片電容器存在1個或多個熔斷器被切斷的情況。通過熔斷器的切斷,能選擇連接于第1外部電極以及第2外部電極之間的電容器元件,由此,能實現需要的電容值的芯片電容器。(A5)包含形成于所述基板上的下部電極膜、形成于所述下部電極膜上的電容膜、以及形成為在所述電容膜上與所述下部電極膜對置的上部電極膜,所述上部電極膜以及上述下部電極膜當中的一者的電極膜包含經分割得到的多個電極膜部分,所述多個電極膜部分經由所述電容膜而與所述上部電極膜以及所述下部電極膜當中的另一者的電極膜對置,由此形成所述多個電容器元件的、A1~A4的任一項中記載的芯片電容器。
根據A5記載的發明,通過在下部電極膜與上部電極膜之間夾持電容膜,來構成了電容器構造。而且,通過將上部電極膜以及下部電極膜當中的一者的電極膜分割為多個電極膜部分,從而各電極膜部分與另一者的電極膜對置,由此,多個電容器元件將被設置于基板上。(A6)所述多個電極膜部分以彼此不同的對置面積與所述另一者的電極膜對置的、A5中記載的芯片電容器。
根據A6記載的發明,與對置面積彼此不同的多個電極膜部分對應的多個電容器元件將具有彼此不同的電容值。由此,通過將它們適當地組合,能實現多種電容值的芯片電容器。更具體而言,通過將與選擇出的多個電容器元件以外的電容器元件對應的熔斷器切斷來將它們從第1以及第2外部電極之間隔出,能構成具有需要的電容值的芯片電容器。(A7)所述多個電極膜部分的所述對置面積被設定為呈等比數列的、A6中記載的芯片電容器。
根據A7記載的發明,能將被設定為電容值呈等比數列的多個電容器元件設置于基板上。由此,能實現多種電容值的芯片電容器,且電容值的微調整也能通過熔斷器的切斷來進行。(A8)所述多個電極膜部分與所述熔斷器由相同的導電性材料的膜形成的、A5~A7的任一項中記載的芯片電容器。
在A8記載的發明中,能將電極膜部分與熔斷器由公共的導電性材料膜來構成。而且,通過切斷與各電極膜部分對應的熔斷器,能隔出該電極膜部分。(A9)還包含形成為覆蓋所述上部電極膜、且使所述第1外部電極以及所述第2外部電極露出的保護膜的、A1~A8的任一項中記載的芯片電容器。
根據A9記載的發明,使第1以及第2外部電極露出,另一方面,將上部電極膜以保護膜覆蓋,因此能以公共的設計實現多種電容值,且能提供可靠性高的芯片電容器。(A10)所述保護膜延伸至所述基板的側面且覆蓋該側面的、A9中記載的芯片電容器。
根據A10記載的發明,還能從基板的側面進行保護,因此能進一步提高芯片電容器的可靠性。(A11)一種具有第1外部電極以及第2外部電極的芯片電容器的制造方法,包含:在基板上形成多個電容器元件的工序;在所述基板上形成用于將所述多個電容器元件可分別隔出地與所述第1外部電極或第2外部電極連接的多個熔斷器的工序;以及在基板上形成第1外部電極以及第2外部電極的工序。
根據A11記載的發明,通過將對應于需要的電容值而選擇出的熔斷器切斷,能在成為公共的設計的同時,制造多個電容值的芯片電容器。(A12)所述多個電容器元件形成為具有彼此不同的電容值的、A11中記載的芯片電容器的制造方法。
根據A12記載的發明,通過適當地選擇多個電容器元件來進行組合,能實現多種電容值。(A13)所述多個電容器元件的電容值被設定為呈等比數列的、A12中記載的芯片電容器的制造方法。根據A13記載的發明,通過適當地選擇多個電容器元件來進行組合,能實現多種電容值,且還能實現針對期望的電容值的微調整(契合)。例如,通過將所述等比數列的公比設為2,能以該等比數列的初項(在該數列內為最小值的項)的精度來契合芯片電容器的電容值。(A14)還包含將所述多個熔斷器當中的至少一個切斷的熔斷器切斷工序的、A11~A13的任一項中記載的芯片電容器的制造方法。
根據A14記載的發明,通過適當地選擇要切斷的熔斷器,能將芯片電容器的電容值契合至期望的電容值。即,通過適當地選擇要連接于第1以及第2外部電極的電容器元件,并切斷與除此以外的電容器元件對應的熔斷器,能制造契合至期望的電容值的芯片電容器。(A15)還包含對所述多個電容器元件的總電容值進行測量的工序、以及基于所述測量出的總電容值來選擇應進行所述切斷的熔斷器的工序,且在所述熔斷器切斷工序中,切斷選擇出的所述熔斷器的、A14中記載的芯片電容器的制造方法。
根據A15記載的發明,對多個電容器元件的總電容值進行測量,并基于其測量結果來選擇要切斷的熔斷器,因此能使芯片電容器的電容值可靠地成為目的的電容值。(A16)還包含在切斷了所述熔斷器后,形成覆蓋所述熔斷器的切斷部的保護膜的工序的、A14或A15中記載的芯片電容器的制造方法。
根據A16記載的發明,熔斷器的切斷部被保護膜覆蓋,因此能避免異物或水分對切斷部的侵入,故不僅能以公共的設計來實現多種電容值,而且能制造可靠性高的芯片電容器。(A17)形成所述多個電容器元件的工序包含:在所述基板上形成下部電極膜的工序;在所述下部電極膜上形成電容膜的工序;在所述電容膜上按照與所述下部電極膜對置的方式形成上部電極膜的工序;以及將所述上部電極膜以及所述下部電極膜當中的一者的電極膜分割為多個電極膜部分的(例如通過光刻來分割)的工序,所述多個電極膜部分經由所述電容膜與所述上部電極膜以及下部電極膜當中的另一者的電極膜對置,由此形成所述多個電容器元件的、A11~A16的任一項中記載的芯片電容器的制造方法。
根據A17記載的發明,能形成在下部電極膜與上部電極膜之間夾持電容膜的電容器構造。而且,通過將上部電極膜以及下部電極膜當中的一者分割為多個電極膜部分,能在基板上形成在該分割出的電極膜部分與另一者的電極膜之間夾持電容膜的構造的多個電容器元件。(A18)按照所述多個電極膜部分以彼此不同的對置面積與所述另一者的電極膜的對置的方式來分割所述一者的電極膜的、A17中記載的芯片電容器的制造方法。
根據A18記載的發明,多個電極膜部分以彼此不同的對置面積與另一者的電極膜對置,從而能將電容值不同的多個電容器元件形成于基板上。因此,通過適當地選擇不同的電容值的電容器元件來進行組合,能制造多種電容值的芯片電容器。(A19)所述多個電極膜部分的所述對置面積被設定為呈等比數列的、A18中記載的芯片電容器的制造方法。
根據A19記載的發明,能將電容值被設定為呈等比數列的多個電容器元件形成于基板上。由此,通過適當地選擇多個電容器元件來進行組合,能提供多種電容值的芯片電容器,且能實現到期望的電容值的準確的契合。(A20)所述一者的電極膜與所述熔斷器由相同的導電性材料的膜形成的、A17~A19的任一項中記載的芯片電容器的制造方法。
根據A20記載的發明,能將電極膜部分與熔斷器以相同的導電性材料的膜來形成,因此能將它們從同一膜進行圖案化而形成。由此,制造工序變得簡單。(2)第1參考例所涉及的發明的實施方式以下,參照附圖來詳細說明第1參考例的實施方式。
圖10是第1參考例的第1實施方式所涉及的芯片電容器的俯視圖,圖11是其斷面圖,示出了從圖10的切斷面線XI-XI觀察的切斷面。進而,圖12是將所述芯片電容器的一部分的構成分離出來表示的分解立體圖。芯片電容器31具備:基板32、配置于基板上的第1外部電極33、以及同樣配置于基板32上的第2外部電極34。基板32在本實施方式中,具有俯視下將四個角倒角后的矩形形狀。在基板32的長邊方向兩端部分別配置有第1外部電極33以及第2外部電極34。第1外部電極33以及第2外部電極34在本實施方式中具有在基板32的短邊方向上延伸的大致矩形的平面形狀,在與基板32的角對應的各2處具有倒角部。在基板32上,在第1外部電極33以及第2外部電極34之間的電容器配置區域35內,配置有多個電容器元件C1~C9。多個電容器元件C1~C9經由多個熔斷器組件37而分別與第1外部電極33電連接。
如圖11以及圖12所示,在基板32的表面形成有絕緣膜38,在絕緣膜38的表面形成有下部電極膜41。下部電極膜41形成為:不僅跨電容器配置區域35的大致全域,而且延伸至第2外部電極34的正下方的區域。更具體而言,下部電極膜41具有:作為電容器元件C1~C9的公共的下部電極而發揮功能的電容器電極區域41A、以及用于外部電極引出的焊盤區域41B。電容器電極區域41A位于電容器配置區域35,焊盤區域41B位于第2外部電極34的正下方。
在電容器配置區域35,按照覆蓋下部電極膜41(電容器電極區域41A)的方式形成有電容膜(電介質膜)42。電容膜42跨電容器電極區域41A的全域而連續,在本實施方式中,進而延伸至第1外部電極33的正下方的區域,覆蓋了電容器配置區域35外的絕緣膜38。在電容膜42之上,形成有上部電極膜43。在圖10中,為了明確,著色示出了上部電極膜43。上部電極膜43具有:位于電容器配置區域35的電容器電極區域43A、位于第1外部電極33的正下方的焊盤區域43B、以及配置于焊盤區域43B與電容器電極區域43A之間的熔斷器區域43C。
在電容器電極區域43A中,上部電極膜43被分割為多個電極膜部分231~239。在本實施方式中,各電極膜部分231~239均形成為矩形形狀,從熔斷器區域43C起朝著第2外部電極34帶狀地延伸。多個電極膜部分231~239以多種對置面積夾持電容膜42而與下部電極膜41對置。更具體而言,電極膜部分231~239相對于下部電極膜41的對置面積可以規定為1∶2∶4∶8∶16∶32∶64∶128∶128。即,多個電極膜部分231~239包含對置面積不同的多個電極膜部分,更具體而言,包含具有被設定為呈公比為2的等比數列的對置面積的多個電極膜部分231~238(或231~237,239)。由此,由各電極膜部分231~239和夾持電容膜42而對置的下部電極膜41分別構成的多個電容器元件C1~C9包含具有彼此不同的電容值的多個電容器元件。在電極膜部分231~239的對置面積之比如前所述的情況下,電容器元件C1~C9的電容值之比等于該對置面積之比,成為1∶2∶4∶8∶16∶32∶64∶128∶128。即,多個電容器元件C1~C9將包含電容值被設定為呈公比為2的等比數列的多個電容器元件C1~C8(或C1~C7,C9)。
在本實施方式中,電極膜部分231~235形成為寬度相等、且長度之比被設定為1∶2∶4∶8∶16的帶狀。另外,電極膜部分235,236,237,238,239形成為長度相等、且寬度之比被設定為1∶2∶4∶8∶8的帶狀。電極膜部分235~239延伸形成為跨從電容器配置區域35的第1外部電極33側的端緣起至第2外部電極34側的端緣為止的范圍,電極膜部分231~234形成得比其短。
焊盤區域43B形成為與第1外部電極33為大致相似形,具有包含與基板32的角部對應的2個倒角部的大致矩形的平面形狀。沿該焊盤區域43B的一個長邊(相對于基板32的周緣為內方側的長邊)而配置有熔斷器區域43C。熔斷器區域43C包含沿焊盤區域43B的所述1個長邊而排列的多個熔斷器組件37。熔斷器組件37與上部電極膜43的焊盤區域43B以相同的材料來一體形成。多個電極膜部分231~239與1個或多個熔斷器組件37一體形成,并經由這些熔斷器組件37與焊盤區域43B連接,且經由該焊盤區域43B與第1外部電極33電連接。面積較小的電極膜部分231~236通過一個熔斷器組件37與焊盤區域43B連接,面積較大的電極膜部分237~239通過多個熔斷器組件37與焊盤區域43B連接。不需要使用全部的熔斷器組件37,在本實施方式中,一部分的熔斷器組件37處于未使用狀態。
熔斷器組件37包含:用于與焊盤區域43B進行連接的第1幅寬部37A和用于與電極膜部分231~239進行連接的第2幅寬部37B、以及對第1以及第2幅寬部37A,37B之間進行連接的幅窄部37C。幅窄部37C構成為能通過激光進行切斷(熔斷)。由此,通過熔斷器組件37的切斷,能將電極膜部分231~239當中不需要的電極膜部分從第1以及第2外部電極33,34電氣式隔出。
盡管在圖10以及圖12中省略了圖示,但如圖11所示,包含上部電極膜43的表面在內的芯片電容器31的表面被鈍化膜39覆蓋。鈍化膜39例如由氮化膜構成,形成為:不僅在芯片電容器31的上表面,而且延伸至基板32的側面,覆蓋該側面。進而,在鈍化膜39之上,形成有由聚酰亞胺樹脂等構成的樹脂膜40。樹脂膜40形成為:覆蓋芯片電容器1的上表面,進而延伸至基板32的側面,覆蓋該側面上的鈍化膜39。
鈍化膜39以及樹脂膜40是保護芯片電容器31的表面的保護膜。在這些膜,在與第1外部電極33以及第2外部電極34對應的區域,分別形成有焊盤開口44,45。焊盤開口44,45分別按照使上部電極膜43的焊盤區域43B的一部分的區域、下部電極膜41的焊盤區域41B的一部分的區域露出的方式貫通鈍化膜39以及樹脂膜40。進而,在本實施方式中,與第2外部電極34對應的焊盤開口45也貫通電容膜42。
在焊盤開口44,45,分別埋入有第1外部電極33以及第2外部電極34。由此,第1外部電極33與上部電極膜43的焊盤區域43B接合,第2外部電極34與下部電極膜41的焊盤區域41B接合。第1以及第2外部電極33,34形成為從樹脂膜40的表面突出。由此,能將芯片電容器31相對于安裝基板進行倒裝芯片接合。
圖13是表示芯片電容器31的內部的電氣構成的電路圖。在第1外部電極33與第2外部電極34之間并聯連接有多個電容器元件C1~C9。在各電容器元件C1~C9與第1外部電極33之間,串聯插入有由一個或多個熔斷器組件37分別構成的熔斷器F1~F9。在將熔斷器F1~F9全部進行了連接時,芯片電容器31的電容值等于電容器元件C1~C9的電容值的總和。若將從多個熔斷器F1~F9選擇出的1個或2個以上的熔斷器切斷,則與該切斷后的熔斷器對應的電容器元件被隔出,芯片電容器31的電容值將減少該隔出的電容器元件的電容值那么多。
為此,對焊盤區域41B,43B之間的電容值(電容器元件C1~C9的總電容值)進行測量,其后若以激光來熔斷對應于期望的電容值而從熔斷器F1~F9適當地選擇出的一個或多個熔斷器,則能進行到期望的電容值的契合(激光微調)。尤其是,若電容器元件C1~C8的電容值被設定為呈公比為2的等比數列,則能以處于最小的電容值(該等比數列的初項的值)的電容器元件C1的電容值對應的精度來實現到目標的電容值的契合的微調整。
例如,電容器元件C1~C9的電容值可以規定如下。C1=0.03125pF C2=0.0625pF C3=0.125pF C4=0.25pF C5=0.5pF C6=1pF C7=2pF C8=4pF C9=4pF。在此情況下,能以0.03125pF的最小契合精度來對芯片電容器31的電容進行微調整。另外,通過從熔斷器F1~F9中適當地選擇要切斷的熔斷器,能提供0.1pF~10pF之間的任意的電容值的芯片電容器31。
如上所述,根據本實施方式,在第1外部電極33以及第2外部電極34之間,設置有能由熔斷器F1~F9進行隔出的多個電容器元件C1~C9。電容器元件C1~C9包含不同的電容值的多個電容器元件,更具體而言包含電容值被設定為呈等比數列的多個電容器元件。由此,通過從熔斷器F1~F9選擇1個或多個熔斷器來以激光進行熔斷,能提供不變更設計就能對應多種電容值、且能準確地契合至期望的電容值的芯片電容器31。
關于芯片電容器31的各部的細節,以下加入說明。基板32例如可以具有俯視下0.3mm×0.15mm、0.4mm×0.2mm、或0.2mm×0.1mm等的矩形形狀(優選為0.4mm×0.2mm以下的大小)。電容器配置區域35大致成為具有相當于基板32的短邊的長度的一邊的正方形區域。基板32的厚度可以是150μm左右。基板32例如可以是通過從背面側(未形成電容器元件C1~C9的表面)起的研削或研磨而被薄型化的基板。作為基板32的材料,既可以使用以硅基板為代表的半導體基板,也可以使用玻璃基板,還可以使用樹脂薄膜。
絕緣膜38可以是氧化硅膜等的氧化膜。其膜厚可以是左右。下部電極膜41優選是導電性膜,尤其優選是金屬膜,例如可以是鋁膜。由鋁膜構成的下部電極膜41能通過濺射法來形成。上部電極膜43也同樣,優選由導電性膜,尤其優選由金屬膜構成,可以是鋁膜。由鋁膜構成的上部電極膜43能通過濺射法來形成。用于將上部電極膜43的電容器電極區域43A分割為電極膜部分231~239且將熔斷器區域43C整形為多個熔斷器組件37的圖案化能通過光刻以及蝕刻工序來執行。
電容膜42例如能由氮化硅膜構成,其膜厚能設為(例如)。電容膜42可以是通過等離子CVD(化學氣相生長)而形成的氮化硅膜。鈍化膜39例如能由氮化硅膜構成,例如能通過等離子CVD法來形成。其膜厚可以設為左右。樹脂膜40如前所述,能由聚酰亞胺膜以外的樹脂膜構成。
第1以及第2外部電極33,34例如可以由將與下部電極膜41或上部電極膜43相接的鎳層、層疊于該鎳層上的鈀層、以及層疊于該鈀層上的金層進行了層疊后的層疊構造膜構成,例如能以鍍覆法(更具體而言為無電解鍍覆法)來形成。鎳層有助于對下部電極膜41或上部電極膜43的緊貼性的提高,鈀層作為對上部電極膜或下部電極膜的材料與第1以及第2外部電極33,34的最上層的金的相互擴散進行抑制的擴散防止層發揮功能。
圖14是用于說明芯片電容器31的制造工序的一例的流程圖。在基板32的表面,通過熱氧化法和/或CVD法,來形成由氧化膜(例如氧化硅膜)構成的絕緣膜38(步驟S1)。接下來,例如通過濺射法,在絕緣膜38的表面全域形成由鋁膜構成的下部電極膜41(步驟S2)。下部電極膜41的膜厚可設為左右。接下來,在該下部電極膜的表面,通過光刻來形成與下部電極膜41的最終形狀對應的抗蝕圖案(步驟S3)。通過將該抗蝕圖案作為掩模來蝕刻下部電極膜41,從而得到圖10等所示的圖案的下部電極膜41(步驟S4)。下部電極膜41的蝕刻例如能通過反應性離子蝕刻來進行。
接下來,例如通過等離子CVD法,在下部電極膜41上形成由氮化硅膜等構成的電容膜42(步驟S5)。在未形成下部電極膜41的區域,在絕緣膜38的表面將形成電容膜42。接著,在該電容膜42之上形成上部電極膜43(步驟S6)。上部電極膜43例如由鋁膜構成,能通過濺射法來形成。其膜厚可設為左右。接著,在上部電極膜43的表面,通過光刻來形成與上部電極膜43的最終形狀對應的抗蝕圖案(步驟S7)。通過以該抗蝕圖案為掩模的蝕刻,將上部電極膜43圖案化為最終形狀(參照圖10等)(步驟S8)。由此,上部電極膜43被整形為如下圖案:在電容器電極區域43A具有多個電極膜部分231~239,在熔斷器區域43C具有多個熔斷器組件37,并具有與這些熔斷器組件37連接的焊盤區域43B。用于上部電極膜43的圖案化的蝕刻既可以通過利用了磷酸等的蝕刻液的濕式蝕刻來進行,也可以通過反應性離子蝕刻來進行。
其后,將檢查用探頭推到上部電極膜43的焊盤區域43B和下部電極膜41的焊盤區域41B,來測量多個電容器元件C1~C9的總電容值(步驟S9)。基于該測量出的總電容值,對應于作為目的的芯片電容器31的電容值,來選擇要隔出的電容器元件,即要切斷的熔斷器(步驟S10)。
接著,如圖15A所示,在基板32上的整面例如形成由氮化膜構成的覆蓋膜46(步驟S11)。該覆蓋膜46的形成可以通過等離子CVD法來進行,例如可以形成膜厚左右的氮化硅膜。覆蓋膜46覆蓋經圖案化的上部電極膜43,在未形成上部電極膜43的區域覆蓋電容膜42。覆蓋膜46將在熔斷器區域43C覆蓋熔斷器組件37。
從該狀態起,進行用于熔斷熔斷器組件37的激光微調(步驟S12)。即,如圖15B所示,對構成根據所述總電容值的測量結果而選擇出的熔斷器的熔斷器組件37投射激光47,來熔斷該熔斷器組件37的幅窄部37C。由此,對應的電容器元件被從焊盤區域43B隔出。在對熔斷器組件37投射激光47時,基于覆蓋膜46的作用,在熔斷器組件37的附近蓄積激光47的能量,由此來熔斷熔斷器組件37。
接下來,如圖15C所示,例如通過等離子CVD法,來使氮化硅膜沉積于覆蓋膜46上,形成鈍化膜39(步驟S13)。前述的覆蓋膜46在最終形態下,與鈍化膜39一體化,構成該鈍化膜39的一部分。在熔斷器的切斷后所形成的鈍化膜39進入到在熔斷器熔斷時同時被破壞了的覆蓋膜46的開口內,保護熔斷器組件37的切斷面。因此,鈍化膜39能防止在熔斷器組件37的切斷處進入異物或浸入水分。鈍化膜39整體上例如可以形成為具有左右的膜厚。
接下來,在鈍化膜39上形成在要形成第1以及第2外部電極33,34的位置上具有貫通孔的抗蝕圖案(步驟S14)。以該抗蝕圖案為掩模來進行鈍化膜39的蝕刻。由此,將形成使下部電極膜41在焊盤區域41B露出的焊盤開口;以及使上部電極膜43在焊盤區域43B露出的焊盤開口(步驟S15)。鈍化膜39的蝕刻可以通過反應性離子蝕刻來進行。在鈍化膜39的蝕刻之際,同樣由氮化膜形成的電容膜42也將開口,由此,下部電極膜41的焊盤區域41B將露出。
接著,對整面涂敷樹脂膜(步驟S16)。作為樹脂膜,例如使用感光性的聚酰亞胺的涂敷膜。通過對于該樹脂膜,進行針對與所述焊盤開口對應的區域的曝光工序、以及其后的顯影工序,從而能進行基于光刻的樹脂膜的圖案化(步驟S17)。由此,形成將樹脂膜40以及鈍化膜39貫通了的焊盤開口44,45。其后,執行用于對樹脂膜進行硬化的熱處理(固化處理)(步驟S18),進而,在焊盤開口44,45內,例如通過無電解鍍覆法,來使第1外部電極33以及第2外部電極34生長(步驟S19)。如此,得到圖10等所示的構造的芯片電容器31。
在利用了光刻工序的上部電極膜43的圖案化中,能精度良好地形成微小面積的電極膜部分231~239,進而能形成精細的圖案的熔斷器組件37。而且,在上部電極膜43的圖案化之后,經過總電容值的測量,來決定要切斷的熔斷器。通過對該決定出的熔斷器進行切斷,能得到準確地契合至期望的電容值的芯片電容器31。
圖16是用于說明第1參考例的第2實施方式所涉及的芯片電容器48的構成的俯視圖。圖16中,對與前述的圖10所示的各部對應的部分賦予同一參照標號來表示。在前述的第1實施方式中,上部電極膜43的電容器電極區域43A分別被分割為帶狀的電極膜部分231~239。在此情況下,如圖10所示,在電容器配置區域35內會產生不能作為電容器元件利用的區域,不能對小的基板32上的受限的區域進行有效活用。
為此,在圖16所示的實施方式中,多個電極膜部分231~239被分割為L字形的電極膜部分241~249。由此,例如,圖16的構成中的電極膜部分249能以圖10的構成的電極膜部分239的1.5倍的面積而與下部電極膜41對置。由此,在圖10的第1實施方式中,若設與電極膜部分239對應的電容器元件C9具有4pF的電容,則通過使用本實施方式中的電極膜部分249,電容器元件C9能具有6pF的電容。由此,能對電容器配置區域35內有效活用,以更寬的范圍來設定芯片電容器48的電容值。
本實施方式所涉及的芯片電容器48的制造工序與圖14所示的工序實質上相同。但在上部電極膜43的圖案化(步驟S7,S8)中,電容器電極區域43A被分割為圖16所示的形狀的多個電極膜部分231~239。圖17是用于說明第1參考例的第3實施方式所涉及的芯片電容器49的構成的分解立體圖,與在前述的第1實施方式的說明中用到的圖12同樣地表現了芯片電容器49的各部。
在第1實施方式中,下部電極膜41具有由跨電容器配置區域35的大致全域的連續圖案構成的電容器電極區域41A,上部電極膜43的電容器電極區域43A被分割為多個電極膜部分231~239。與此相對,在本實施方式中,上部電極膜43的電容器電極區域43形成為跨電容器配置區域35的大致全域而連續的連續膜圖案,另一方面,下部電極膜41的電容器電極區域41A被分割為多個電極膜部分251~259。電極膜部分251~259既可以形成為與第1實施方式中的電極膜部分231~239同樣的形狀以及面積比,也可以形成為與第2實施方式中的電極膜部分241~249同樣的形狀以及面積比。如此,由電極膜部分251~259、電容膜42、以及上部電極膜43來構成了多個電容器元件。該多個電容器元件的至少一部分構成了電容值不同的(例如各電容值被設定為呈等比數列)電容器元件群。
下部電極膜41進而在電容器電極區域41A與焊盤區域41B之間具有熔斷器區域41C。在熔斷器區域41C,與第1實施方式的熔斷器組件37同樣的多個熔斷器組件50沿焊盤區域41B排列成一列。各電極膜部分251~259經由一個或多個熔斷器組件50而與焊盤區域41B連接。
基于這樣的構成,電極膜部分251~259也以彼此不同的對置面積與上部電極膜43對置,它們通過切斷熔斷器組件50而能分個隔出。因此,得到與第1實施方式的情況同樣的效果。尤其是,通過形成為使多個電極膜部分251~259的至少一部分以被設定為呈公比為2的等比數列的對置面積來與上部電極膜43對置,從而與第1實施方式的情況同樣地,能提供以高精度契合至需要的電容值的芯片電容器。
本實施方式所涉及的芯片電容器49的制造工序與圖14所示的工序實質上相同。但在下部電極膜41的圖案化(步驟S3,S4)中,電容器電極區域41A被分割為電極膜部分251、259,且在熔斷器區域41C將形成多個熔斷器組件50。另外,在上部電極膜43的圖案化(步驟S7,S8)中,不進行多個電極膜部分的形成,也不能進行熔斷器組件的形成。進而,在激光微調(步驟S12)中,形成于下部電極膜41的熔斷器組件50被激光切斷。在激光微調之際,下部電極膜41被電容膜42覆蓋,因此能將該電容膜42用作用于蓄積激光的能量的覆蓋膜。因此,可以省略在前緊挨激光微調的覆蓋膜的形成(步驟S11)。
盡管以上針對第1參考例的實施方式進行了說明,但第1參考例還能以其他的形態來實施。例如,盡管在前述的實施方式中示出了上部電極膜以及下部電極膜當中的一者被分割為多個電極膜的構成,但上部電極膜以及下部電極膜兩者也可以均被分割為多個電極膜部分。進而,盡管在前述的實施方式中示出了上部電極膜或下部電極膜與熔斷器組件一體化的例子,但也可以是由與上部電極膜或下部電極膜不同的導體膜來形成熔斷器組件。進而,盡管在前述的實施方式中示出了包括多個電容器元件具有呈公比r(0<r,r≠1)=2的等比數列的電容值的多個電容器元件的例子,但該等比數列的公比也可以是2以外的數。另外,盡管在前述的實施方式中示出了在基板32的表面形成有絕緣膜38,但只要基板32是絕緣性的基板,就還能省略絕緣膜38。另外,可以使用導電性基板來作為基板32,使用該導電性基板作為下部電極,按照與導電性基板的表面相接的方式來形成電容膜42。在此情況下,可以從導電性基板的背面引出一者的外部電極。
此外,能在所述(1)第1參考例所涉及的發明的特征中所記載的事項的范圍內實施各種設計變更。例如,將在各特征A1~A20中未確定的制造的工序進行變更、省去、追加后的技術,也包含在第1參考例的范圍內。<第2參考例所涉及的發明>(1)第2參考例所涉及的發明的特征例如,第2參考例所涉及的發明的特征是以下的B1~B25。(B1)一種芯片電容器,包含:基板;配置于所述基板上的第1外部電極;配置于所述基板上的第2外部電極;形成于所述基板上,并連接于所述第1外部電極以及所述第2外部電極之間的多個電容器元件;形成于所述基板上,分別插在所述多個電容器元件與所述第1外部電極或所述第2外部電極之間,且能將所述多個電容器元件分別隔出的多個熔斷器;以及形成于所述基板內,在包含所述第1外部電極的正下方在內的區域與包含所述第2外部電極的正下方在內的區域之間,彼此逆向連接的一對二極管。
根據B1記載的發明,在配置于基板上的第1以及第2外部電極之間連接有多個電容器元件。而且,在多個電容器元件與第1或第2外部電極之間,設置有能將該多個電容器元件分別隔出的多個熔斷器。為此,通過選擇一個或多個熔斷器來切斷,能容易且迅速地對應多種電容值。換言之,能對多種電容值的芯片電容器應用公共的設計。另外,成為不受寄生電容的影響而能準確地進行電容值的契合的芯片電容器。(B2)所述一對二極管包含:包含所述第1外部電極的正下方或下部電極的正下方在內的所述基板的表面區域中所形成的雜質擴散區域、以及包含所述第2外部電極的正下方或下部電極的正下方在內的所述基板的表面區域中所形成的雜質擴散區域的、B1記載的芯片電容器。
根據B2記載的發明,通過形成雜質擴散區域,能容易地形成一對二極管。(B3)所述基板是半導體基板,所述一對二極管是由所述基板與所述雜質區域的pn結形成的、B2記載的芯片電容器。根據B3記載的發明,一對二極管能使用半導體的pn結來容易地制作。(B4)所述多個電容器元件具有彼此不同的電容值的、B1~B3的任一項中記載的芯片電容器。
根據B4記載的發明,通過將電容值不同的多個電容器元件進行組合,能以公共的設計來實現各種電容值的芯片電容器。(B5)所述多個電容器元件的電容值被設定為呈等比數列的、B4中記載的芯片電容器。根據B5記載的發明,通過適當地選擇要連接于第1外部電極以及第2外部電極之間的多個電容器元件,能將芯片電容器的電容值準確地契合至期望的電容值。例如,通過將所述等比數列的公比設為2,能以該等比數列的初項(在該數列內為最小值的項)的精度來契合芯片電容器的電容值。(B6)所述多個熔斷器當中的至少一個被切斷的、B1~B5的任一項中記載的芯片電容器。
根據B6記載的發明,契合了電容值的芯片電容器存在1個或多個熔斷器被切斷的情況。通過熔斷器的切斷,能選擇連接于第1外部電極以及第2外部電極之間的電容器元件,由此,能實現需要的電容值的芯片電容器。(B7)包含形成于所述基板上的下部電極膜、形成于所述下部電極膜上的電容膜、以及在所述電容膜上形成為與所述下部電極膜對置的上部電極膜,所述上部電極膜以及上述下部電極膜當中的一者的電極膜包含經分割得到的多個電極膜部分,所述多個電極膜部分經由所述電容膜與所述上部電極膜以及所述下部電極膜當中的另一者的電極膜對置,由此形成所述多個電容器元件的、B1~B6的任一項中記載的芯片電容器。
根據B7記載的發明,在下部電極膜與上部電極膜之間,通過夾持電容膜來構成了電容器構造。而且,通過將上部電極膜以及下部電極膜當中的一者的電極膜分割為多個電極膜部分,從而各電極膜部分與另一者的電極膜對置,由此,多個電容器元件將被設置于基板上。(B8)所述多個電極膜部分以彼此不同的對置面積與所述另一者的電極膜對置的、B7中記載的芯片電容器。
根據B8記載的發明,與對置面積彼此不同的多個電極膜部分對應的多個電容器元件將具有彼此不同的電容值。由此,通過將它們適當地組合,能實現多種電容值的芯片電容器。更具體而言,通過切斷與選擇出的多個電容器元件以外的電容器元件對應的熔斷器并將它們從第1以及第2外部電極之間隔出,能構成具有需要的電容值的芯片電容器。(B9)所述多個電極膜部分的所述對置面積被設定為呈等比數列的、B8中記載的芯片電容器。
根據B9記載的發明,能將電容值被設定為呈等比數列的多個電容器元件設置于基板上。由此,能實現多種電容值的芯片電容器,且電容值的微調整也能通過熔斷器的切斷來進行。(B10)所述多個電極膜部分與所述熔斷器由相同的導電性材料的膜形成的、B7~B9的任一項中記載的芯片電容器。
根據B10記載的發明,能將電極膜部分與熔斷器以公共的導電性材料膜來構成。而且,通過切斷與各電極膜部分對應的熔斷器,能隔出該電極膜部分。(B11)還包含覆蓋所述上部電極膜且形成為使所述第1外部電極以及所述第2外部電極露出的保護膜的、B1~B10的任一項中記載的芯片電容器。
根據B11記載的發明,使第1以及第2外部電極露出,另一方面,使上部電極膜由保護膜進行覆蓋,由此能以公共的沒計實現多種電容值,且能提供可靠性高的芯片電容器。(B12)所述保護膜延伸至所述基板的側面且覆蓋該側面的、B11中記載的芯片電容器。
根據B12記載的發明,還能從基板的側面進行保護,因此能進一步提高芯片電容器的可靠性。(B13)一種具有第1外部電極以及第2外部電極的芯片電容器的制造方法,包含:在基板的表面區域的包括所述第1外部電極以及第2外部電極的各自正下方的區域在內的區域,各自形成擴散區域的工序;在所述基板上形成多個電容器元件的工序;在所述基板上形成用于將所述多個電容器元件按照能分別隔出的方式與所述第1外部電極或第2外部電極連接的多個熔斷器的工序;以及在所述基板上形成第1外部電極以及第2外部電極的工序。
根據B13記載的發明,通過將對應于需要的電容值而選擇出的熔斷器切斷,能在成為公共的設計的同時,制造多個電容值的芯片電容器。另外,能制造不受寄生電容的影響的芯片電容器。(B14)所述多個電容器元件形成為具有彼此不同的電容值的、B13中記載的芯片電容器的制造方法。
根據B14記載的發明,通過適當地選擇多個電容器元件來進行組合,能實現多種電容值。(B15)所述多個電容器元件的電容值被設定為呈等比數列的、B14中記載的芯片電容器的制造方法。根據B15記載的發明,通過適當地選擇多個電容器元件來進行組合,能實現多種電容值,且還能實現針對期望的電容值的微調整(契合)。例如,通過將所述等比數列的公比設為2,能以該等比數列的初項(在該數列內為最小值的項)的精度來契合芯片電容器的電容值。(B16)還包含將所述多個熔斷器當中的至少一個切斷的熔斷器切斷工序的、B13~B15的任一項中記載的芯片電容器的制造方法。
根據B16記載的發明,通過適當地選擇要切斷的熔斷器,能將芯片電容器的電容值契合至期望的電容值。即,通過適當地選擇要連接于第1以及第2外部電極的電容器元件,并切斷與除此以外的電容器元件對應的熔斷器,能制造契合至期望的電容值的芯片電容器。(B17)還包含對所述多個電容器元件的總電容值進行測量的工序、以及基于所述測量出的總電容值來選擇應進行所述切斷的熔斷器的工序,且在所述熔斷器切斷工序中,切斷選擇出的所述熔斷器的、B16中記載的芯片電容器的制造方法。
根據B17記載的發明,對多個電容器元件的總電容值進行測量,并基于其測量結果來選擇要切斷的熔斷器,因此能使芯片電容器的電容值可靠地成為目的的電容值。(B18)還包含在切斷了所述熔斷器后,形成覆蓋所述熔斷器的切斷部的保護膜的工序的、B16或B17中記載的芯片電容器的制造方法。
根據B18記載的發明,熔斷器的切斷部被保護膜覆蓋,因此能避免異物或水分對切斷部的侵入,故不僅能以公共的設計來實現多種電容值,而且能制造可靠性高的芯片電容器。(B19)形成所述多個電容器元件的工序包含:在所述基板上形成下部電極膜的工序;在所述下部電極膜上形成電容膜的工序;在所述電容膜上按照與所述下部電極膜對置的方式形成上部電極膜的工序;以及將所述上部電極膜以及所述下部電極膜當中的一者的電極膜分割為多個電極膜部分的(例如通過光刻來分割)的工序,所述多個電極膜部分經由所述電容膜與所述上部電極膜以及下部電極膜當中的另一者的電極膜對置,由此形成所述多個電容器元件的、B13~B18的任一項中記載的芯片電容器的制造方法。
根據B19記載的發明,能形成在下部電極膜與上部電極膜之間夾持電容膜的電容器構造。而且,通過將上部電極膜以及下部電極膜當中的一者分割為多個電極膜部分,能在基板上形成在該分割出的電極膜部分與另一者的電極膜之間夾持電容膜的構造的多個電容器元件。(B20)按照所述多個電極膜部分以彼此不同的對置面積與所述另一者的電極膜的對置的方式來分割所述一者的電極膜的、B19中記載的芯片電容器的制造方法。
根據B20記載的發明,多個電極膜部分以彼此不同的對置面積與另一者的電極膜對置,從而能將電容值不同的多個電容器元件形成于基板上。因此,通過適當地選擇不同的電容值的電容器元件來進行組合,能制造多種電容值的芯片電容器。(B21)所述多個電極膜部分的所述對置面積被設定為呈等比數列的、B19中記載的芯片電容器的制造方法。
根據B21記載的發明,能將電容值被設定為呈等比數列的多個電容器元件形成于基板上。由此,通過適當地選擇多個電容器元件來進行組合,能提供多種電容值的芯片電容器,且能實現到期望的電容值的準確的契合。(B22)所述一者的電極膜與所述熔斷器由相同的導電性材料的膜形成的、B19~B21的任一項中記載的芯片電容器的制造方法。
根據B22記載的發明,能將電極膜部分與熔斷器以相同的導電性材料的膜來形成,因此能將它們從同一膜進行圖案化而形成。由此,制造工序變得簡單。(B23)一種芯片電容器,包含:基板;形成于所述基板上的絕緣膜;形成于所述絕緣膜上的下部電極膜;形成于所述下部電極膜上的電容膜;在所述電容膜上形成為與所述下部電極膜對置的上部電極膜;配置于所述絕緣膜上且與所述下部電極膜連接的第1外部電極;配置于所述絕緣膜上且與所述上部電極膜連接的第2外部電極;形成于所述基板內,且在包含所述第1外部電極的正下方在內的區域與包含所述第2外部電極的正下方在內的區域之間,彼此逆向連接的一對二極管。
根據B23記載的發明,成為不受寄生電容的影響而能準確地進行電容值的契合的芯片電容器。(B24)所述一對二極管包含:包含所述第1外部電極的正下方或下部電極的正下方在內的所述基板的表面區域中所形成的雜質擴散區域;以及包含所述第2外部電極的正下方或下部電極的正下方在內的所述基板的表面區域中所形成的雜質擴散區域的、B23記載的芯片電容器。
根據B24記載的發明,通過形成雜質擴散區域,能容易地形成一對二極管。(B25)所述基板是半導體基板,所述一對二極管由所述基板與所述雜質區域的pn結形成的、B24記載的芯片電容器。根據B25記載的發明,一對二極管能使用半導體的pn結來容易地制作。(2)第2參考例所涉及的發明的實施方式以下,參照附圖來詳細說明第2參考例的實施方式。
圖18是第2參考例的第1實施方式所涉及的芯片電容器的俯視圖,圖19是其斷面圖,示出了從圖18的切斷面線IXX-IXX觀察的切斷面。進而,圖20是將所述芯片電容器的一部分的構成分離出來表示的分解立體圖。芯片電容器51具備:基板52、配置于基板52上的第1外部電極53、以及同樣配置于基板52上的第2外部電極54。基板52在本實施方式中,具有俯視下將四個角倒角后的矩形形狀。矩形形狀例如為0.3mm×0.15mm左右的尺寸。在基板52的長邊方向兩端部分別配置有第1外部電極53以及第2外部電極54。第1外部電極53以及第2外部電極54在本實施方式中具有在基板52的短邊方向上延伸的大致矩形的平面形狀,在與基板52的角對應的各2處具有倒角部。在基板52上,在第1外部電極53以及第2外部電極54之間的電容器配置區域55內,配置有多個電容器元件C1~C9。多個電容器元件C1~C9經由多個熔斷器組件57而分別與第1外部電極53電連接。
如圖19以及圖20所示,在基板52的表面形成有絕緣膜58,在絕緣膜58的表面形成有下部電極膜311。下部電極膜311形成為:不僅跨電容器配置區域55的大致全域,而且延伸至第2外部電極54的正下方的區域。更具體而言,下部電極膜311具有:作為電容器元件C1~C9的公共的下部電極而發揮功能的電容器電極區域311A、以及用于外部電極引出的焊盤區域311B。電容器電極區域311A位于電容器配置區域55,焊盤區域311B位于第2外部電極54的正下方。
在電容器配置區域55,按照覆蓋下部電極膜311(電容器電極區域311A)的方式形成有電容膜(電介質膜)312。電容膜312跨電容器電極區域311A的全域而連續,在本實施方式中,進而延伸至第1外部電極53的正下方的區域,覆蓋了電容器配置區域55外的絕緣膜58。在電容膜312之上,形成有上部電極膜313。在圖18中,為了明確,對上部電極膜313附小圓點來表示。上部電極膜313具有:位于電容器配置區域55的電容器電極區域313A、位于第1外部電極53的正下方的焊盤區域313B、以及配置于焊盤區域313B與電容器電極區域313A之間的熔斷器區域313C。
在電容器電極區域313A中,上部電極膜313被分割為多個電極膜部分331~339。在本實施方式中,各電極膜部分331~339均形成為矩形形狀,從熔斷器區域313C起朝著第2外部電極54帶狀地延伸。多個電極膜部分331~339以多種對置面積夾持電容膜312而與下部電極膜311對置。更具體而言,電極膜部分331~339相對于下部電極膜311的對置面積可以規定為1∶2∶4∶8∶16∶32∶64∶128∶128。即,多個電極膜部分331~339包含對置面積不同的多個電極膜部分,更具體而言,包含具有被設定為呈公比為2的等比數列的對置面積的多個電極膜部分331~338(或331~337,339)。由此,由各電極膜部分331~339和夾持電容膜312而對置的下部電極膜311分別構成的多個電容器元件C1~C9包含具有彼此不同的電容值的多個電容器元件。在電極膜部分331~339的對置面積之比如前所述的情況下,電容器元件C1~C9的電容值之比等于該對置面積之比,成為1∶2∶4∶8∶16∶32∶64∶128∶128。即,多個電容器元件C1~C9將包含電容值被設定為呈公比為2的等比數列的多個電容器元件C1~C8(或C1~C7,C9)。
在本實施方式中,電極膜部分331~335形成為寬度相等、且長度之比設定為1∶2∶4∶8∶16的帶狀。另外,電極膜部分335,336,337,338,339形成為長度相等、且寬度之比設定為1∶2∶4∶8∶8的帶狀。電極膜部分335~339延伸形成為跨從電容器配置區域55的第1外部電極53側的端緣起至第2外部電極54側的端緣為止的范圍,電極膜部分331~334形成得比其短。
焊盤區域313B形成為與第1外部電極53為大致相似形,具有包含與基板52的角部對應的2個倒角部的大致矩形的平面形狀。沿該焊盤區域313B的一個長邊(相對于基板52的周緣為內方側的長邊)配置有熔斷器區域313C。熔斷器區域313C包含沿焊盤區域313B的所述1個長邊而排列的多個熔斷器組件57。熔斷器組件57以相同的材料與上部電極膜313的焊盤區域313B一體形成。多個電極膜部分331~339與1個或多個熔斷器組件57一體形成,經由這些熔斷器組件57與焊盤區域313B連接,并經由該焊盤區域313B與第1外部電極53電連接。面積較小的電極膜部分331~336通過一個熔斷器組件57而與焊盤區域313B連接,面積較大的電極膜部分337~339經由多個熔斷器組件57而與焊盤區域313B連接。不需要使用全部的熔斷器組件57,在本實施方式中,一部分的熔斷器組件57處于未使用狀態。
熔斷器組件57包含:用于與焊盤區域313B進行連接的第1幅寬部57A和用于與電極膜部分331~339進行連接的第2幅寬部57B;以及對第1以及第2幅寬部57A、57B之間進行連接的幅窄部57C。幅窄部57C構成為能通過激光進行切斷(熔斷)。由此,能將電極膜部分331~339當中不需要的電極膜部分通過熔斷器組件57的切斷而從第1以及第2外部電極53、54電氣式隔出。
盡管在圖18以及圖20中省略了圖示,但如圖19所示,包含上部電極膜313的表面在內的芯片電容器51的表面由鈍化膜59覆蓋。鈍化膜59例如由氮化膜構成,形成為:不僅在芯片電容器51的上表面,還延伸至基板52的側面,覆蓋該側面。進而,在鈍化膜59之上形成有由聚酰亞胺樹脂等構成的樹脂膜310。樹脂膜310形成為:覆蓋芯片電容器51的上表面,進而延伸至基板52的側面,覆蓋該側面上的鈍化膜59。
鈍化膜59以及樹脂膜310是對芯片電容器51的表面進行保護的保護膜。在這些膜,在與第1外部電極53以及第2外部電極54對應的區域分別形成有焊盤開口321,322。焊盤開口321,322分別按照使上部電極膜313的焊盤區域313B的一部分的區域、下部電極膜311的焊盤區域311B的一部分的區域露出的方式貫通鈍化膜59以及樹脂膜310。進而,在本實施方式中,與第2外部電極54對應的焊盤開口322還貫通電容膜312。
在焊盤開口321,322,分別埋入有第1外部電極53以及第2外部電極54。由此,第1外部電極53與上部電極膜313的焊盤區域313B接合,第2外部電極54與下部電極膜311的焊盤區域311B接合。第1以及第2外部電極53,54形成為從樹脂膜310的表面突出。由此,能將芯片電容器51相對于安裝基板進行倒裝芯片接合。
在本實施方式中,基板52例如使用了由半導體形成的半導體基板(例如p型硅基板)。故而,若參照圖19來進行說明,則在第1外部電極53的正下方,在該第1外部電極53與基板52之間,形成對絕緣膜58以及電容膜312進行夾持的寄生電容。另外,在第2外部電極54的正下方,在該第2外部電極54與基板52之間,形成夾持絕緣膜58的寄生電容。而且,這些寄生電容將經由基板52而串聯連接于第1外部電極53以及第2外部電極54之間。而且,該寄生電容的串聯電路將相對于所述構成的電容器元件C1~C9并聯連接,對于芯片電容器51加上寄生電容,另外,尤其在要將芯片電容器51契合至期望的電容值(例如1pF以下)的情況下成為障礙。
為此,在本實施方式中,在第1外部電極53的正下方以及焊盤區域313B的正下方的基板52的表面區域,形成有摻雜了n型雜質的n型擴散區域323。另外,在第2外部電極54的正下方以及下部電極膜311的正下方,也形成有摻雜了n型雜質的n型擴散區域324。如此,通過在基板52的表面區域形成擴散區域323,324,從而在基板52、擴散區域323以及第1外部電極53之間形成基于pn結的二極管。同樣地,在基板52、擴散區域324以及第2外部電極54之間也形成基于pn結的二極管。其結果是,芯片電容器51的電氣等效電路如圖21所示。
在圖21中,C是芯片電容器51的本來的電容,CP1以及CP2分別是第1外部電極53以及第2外部電極54側的寄生電容。這些寄生電容CP1以及CP2通過由pn結形成的彼此逆向連接的一對二極管D1,D2而被電氣截止,對第1外部電極53以及第2外部電極54間進行連接的串聯寄生電容電路從外部電極53,54分離。
圖22是表示芯片電容器51的內部的電氣構成的電路圖。在第1外部電極53與第2外部電極54之間并聯連接有多個電容器元件C1~C9。在各電容器元件C1~C9與第1外部電極53之間,串聯插入有分別由一個或多個熔斷器組件57構成的熔斷器F1~F9。在將熔斷器F1~F9全部進行了連接時,芯片電容器51的電容值等于電容器元件C1~C9的電容值的總和。若切斷從多個熔斷器F1~F9中選擇出的1個或2個以上的熔斷器,則與該切斷出的熔斷器對應的電容器元件被隔出,芯片電容器51的電容值減少該隔出的電容器元件的電容值那么多。
為此,若對焊盤區域311B,313B之間的電容值(電容器元件C1~C9的總電容值)進行測量,并在其后以激光來熔斷根據期望的電容值而從熔斷器F1~F9中適當地選擇出的一個或多個熔斷器,則能進行向期望的電容值的契合(激光微調)。尤其是,若電容器元件C1~C8的電容值被設定為呈公比為2的等比數列,則能以與處于最小的電容值(該等比數列的初項的值)的電容器元件C1的電容值對應的精度而實現向目標的電容值的契合的微調整。
例如,電容器元件C1~C9的電容值可以規定如下。C1=0.03125pF C2=0.0625pF C3=0.125pF C4=0.25pF C5=0.5pF C6=1pF C7=2pF C8=4pF C9=4pF。在此情況下,能以0.03125pF的最小契合精度來對芯片電容器51的電容進行微調整。另外,通過從熔斷器F1~F9適當地選擇要切斷的熔斷器,能提供0.1pF~10pF之間的任意的電容值的芯片電容器51。
如上所述,根據本實施方式,在第1外部電極53以及第2外部電極54之間,設置有能由熔斷器F1~F9隔出的多個電容器元件C1~C9。電容器元件C1~C9包含不同的電容值的多個電容器元件,更具體而言包含電容值被設定為呈等比數列的多個電容器元件。由此,通過從熔斷器F1~F9中選擇1個或多個熔斷器并以激光進行熔斷,能提供不變更設計就能對應多種電容值、且準確地契合至期望的電容值的芯片電容器51。
關于芯片電容器51的各部的細節,以下加入說明。基板52例如可以具有俯視下0.3mm×0.15mm、0.4mm×0.2mm、或0.2mm×0.1mm等的矩形形狀(優選為0.4mm×0.2mm以下的大小)。電容器配置區域55大致成為具有相當于基板52的短邊的長度的一邊的正方形區域。基板52的厚度可以是150μm左右。基板52例如可以是通過從背面側(未形成電容器元件C1~C9的表面)起的研削或研磨而被薄型化的基板。作為基板52的材料,既可以使用以硅基板為代表的半導體基板,也可以使用玻璃基板,還可以使用樹脂薄膜。
絕緣膜58可以是氧化硅膜等的氧化膜。其膜厚可以是左右。下部電極膜311優選是導電性膜,尤其優選是金屬膜,例如可以是鋁膜。由鋁膜構成的下部電極膜311能通過濺射法來形成。上部電極膜313也同樣,優選由導電性膜,尤其優選由金屬膜構成,可以是鋁膜。由鋁膜構成的上部電極膜313能通過濺射法來形成。用于將上部電極膜313的電容器電極區域313A分割為電極膜部分331~339且將熔斷器區域313C整形為多個熔斷器組件57的圖案化能通過光刻以及蝕刻工序來執行。
電容膜312例如能由氮化硅膜構成,其膜厚能設為(例如)。電容膜312可以是通過等離子CVD(化學氣相生長)而形成的氮化硅膜。鈍化膜59例如能由氮化硅膜構成,例如能通過等離子CVD法來形成。其膜厚可以設為左右。樹脂膜310如前所述,能由聚酰亞胺膜以外的樹脂膜構成。
第1以及第2外部電極53,54例如可以由將與下部電極膜311或上部電極膜313相接的鎳層、層疊于該鎳層上的鈀層、以及層疊于該鈀層上的金層進行了層疊后的層疊構造膜構成,例如能以鍍覆法(更具體而言為無電解鍍覆法)來形成。鎳層有助于對下部電極膜311或上部電極膜313的緊貼性的提高,鈀層作為對上部電極膜或下部電極膜的材料與第1以及第2外部電極53,54的最上層的金的相互擴散進行抑制的擴散防止層發揮功能。
圖23是用于說明芯片電容器51的制造工序的一例的流程圖。作為基板52,例如準備p型硅基板。而且,在基板52的表面區域的、成為下部電極膜311的正下方的區域以及成為上部電極膜313的焊盤區域313B的正下方的區域,摻雜n型雜質,來形成n型擴散區域323,324(步驟S0)。接著,在基板52的表面,通過熱氧化法和/或CVD法,來形成由氧化膜(例如氧化硅膜)構成的絕緣膜58(步驟S1)。接下來,例如通過濺射法,將由鋁膜構成的下部電極膜311形成于絕緣膜58的表面全域(步驟S2)。下部電極膜311的膜厚可以設為左右。接下來,在該下部電極膜的表面,通過光刻來形成與下部電極膜311的最終形狀對應的抗蝕圖案(步驟S3)。將該抗蝕圖案作為掩模,通過對下部電極膜進行蝕刻,來得到圖18等所示的圖案的下部電極膜311(步驟S4)。下部電極膜311的蝕刻例如能通過反應性離子蝕刻來進行。
接下來,例如通過等離子CVD法,在下部電極膜311上形成由氮化硅膜等構成的電容膜312(步驟S5)。在未形成下部電極膜311的區域,在絕緣膜58的表面將形成電容膜312。接著,在該電容膜312之上形成上部電極膜313(步驟S6)。上部電極膜313例如由鋁膜構成,能通過濺射法來形成。其膜厚可設為左右。接著,在上部電極膜313的表面,通過光刻來形成與上部電極膜313的最終形狀對應的抗蝕圖案(步驟S7)。通過以該抗蝕圖案為掩模的蝕刻,將上部電極膜313圖案化為最終形狀(參照圖18等)(步驟S8)。由此,上部電極膜313被整形為如下圖案:在電容器電極區域313A具有多個電極膜部分331~339,在熔斷器區域313C具有多個熔斷器組件57,并具有與這些熔斷器組件57連接的焊盤區域313B。用于上部電極膜313的圖案化的蝕刻既可以通過利用了磷酸等的蝕刻液的濕式蝕刻來進行,也可以通過反應性離子蝕刻來進行。
其后,將檢查用探頭推到上部電極膜313的焊盤區域313B和下部電極膜311的焊盤區域311B,來測量多個電容器元件C1~C9的總電容值(步驟S9)。基于該測量出的總電容值,對應于作為目的的芯片電容器51的電容值,來選擇要隔出的電容器元件,即要切斷的熔斷器(步驟S10)。
接著,如圖24A所示,在基板52上的整面例如形成由氮化膜構成的覆蓋膜326(步驟S11)。該覆蓋膜326的形成可以通過等離子CVD法來進行,例如可以形成膜厚左右的氮化硅膜。覆蓋膜326覆蓋經圖案化的上部電極膜313,在未形成上部電極膜313的區域覆蓋電容膜312。覆蓋膜326將在熔斷器區域313C覆蓋熔斷器組件57。
從該狀態起,進行用于熔斷熔斷器組件57的激光微調(步驟S12)。即,如圖24B所示,對構成根據所述總電容值的測量結果而選擇出的熔斷器的熔斷器組件57投射激光327,來熔斷該熔斷器組件57的幅窄部57C。由此,對應的電容器元件被從焊盤區域313B隔出。在對熔斷器組件57投射激光327時,基于覆蓋膜326的作用,在熔斷器組件57的附近蓄積激光327的能量,由此來熔斷熔斷器組件57。
接下來,如圖24C所示,例如通過等離子CVD法,來使氮化硅膜沉積于覆蓋膜326上,形成鈍化膜59(步驟S13)。前述的覆蓋膜326在最終形態下,與鈍化膜59一體化,構成該鈍化膜59的一部分。在熔斷器的切斷后所形成的鈍化膜59進入到在熔斷器熔斷時同時被破壞了的覆蓋膜326的開口內,保護熔斷器組件57的切斷面。因此,鈍化膜59能防止在熔斷器組件57的切斷處進入異物或浸入水分。鈍化膜59整體上例如可以形成為具有左右的膜厚。
接下來,在鈍化膜59上形成在要形成第1以及第2外部電極53,54的位置上具有貫通孔的抗蝕圖案(步驟S14)。以該抗蝕圖案為掩模來進行鈍化膜59的蝕刻。由此,將形成使下部電極膜311在焊盤區域311B露出的焊盤開口;以及使上部電極膜313在焊盤區域313B露出的焊盤開口(步驟S15)。鈍化膜59的蝕刻可以通過反應性離子蝕刻來進行。在鈍化膜59的蝕刻之際,同樣由氮化膜形成的電容膜312也將開口,由此,下部電極膜311的焊盤區域311B將露出。
接著,對整面涂敷樹脂膜(步驟S16)。作為樹脂膜,例如使用感光性的聚酰亞胺的涂敷膜。通過對于該樹脂膜,進行針對與所述焊盤開口對應的區域的曝光工序、以及其后的顯影工序,從而能進行基于光刻的樹脂膜的圖案化(步驟S17)。由此,形成將樹脂膜310以及鈍化膜59貫通了的焊盤開口321,322。其后,執行用于對樹脂膜進行硬化的熱處理(固化處理)(步驟S18),進而,在焊盤開口321,322內,例如通過無電解鍍覆法,來使第1外部電極53以及第2外部電極54生長(步驟S19)。如此,得到圖18等所示的構造的芯片電容器51。
在利用了光刻工序的上部電極膜313的圖案化中,能精度良好地形成微小面積的電極膜部分331~339,進而能形成精細的圖案的熔斷器組件57。而且,在上部電極膜313的圖案化之后,經過總電容值的測量,來決定要切斷的熔斷器。通過對該決定出的熔斷器進行切斷,能得到準確地契合至期望的電容值的芯片電容器51。
圖25是用于說明第2參考例的第2實施方式所涉及的芯片電容器325的構成的俯視圖。在圖25中,對與前述的圖18所示的各部對應的部分賦予同一參照標號來表示。在前述的第1實施方式中,上部電極膜313的電容器電極區域313A分別被分割為帶狀的電極膜部分331~339。在此情況下,如圖18所示,在電容器配置區域55內會產生不能作為電容器元件利用的區域,不能對小的基板52上的受限的區域進行有效活用。
為此,在圖25所示的實施方式中,多個電極膜部分331~339被分割為L字形的電極膜部分341~349。由此,例如,圖25的構成中的電極膜部分349能以圖18的構成的電極膜部分339的1.5倍的面積而與下部電極膜311對置。由此,在圖18的第1實施方式中,若設與電極膜部分339對應的電容器元件C9具有4pF的電容,則通過使用本實施方式中的電極膜部分349,電容器元件C9能具有6pF的電容。由此,能對電容器配置區域55內有效活用,以更寬的范圍來設定芯片電容器51的電容值。
此外,在本實施方式中同樣,為了隔出寄生電容,在作為基板52的表面區域的、第1外部電極53的正下方的區域以及下部電極膜311正下方的區域形成擴散區域,形成有基于pn結的一對二極管。本實施方式所涉及的芯片電容器325的制造工序與圖23所示的工序實質上相同。但在上部電極膜313的圖案化(步驟S7,S8)中,電容器電極區域313A被分割為圖25所示的形狀的多個電極膜部分331~339。
圖26是用于說明第2參考例的第3實施方式所涉及的芯片電容器328的構成的分解立體圖,與在前述的第1實施方式的說明中用到的圖20同樣地表現了芯片電容器328的各部。在第1實施方式中,下部電極膜311具有由跨電容器配置區域55的大致全域的連續圖案構成的電容器電極區域311A,上部電極膜313的電容器電極區域313A被分割為多個電極膜部分331~339。
與此相對,在本實施方式中,上部電極膜313的電容器電極區域313A形成為跨電容器配置區域55的大致全域而連續的連續膜圖案,另一方面,下部電極膜311的電容器電極區域311A被分割為多個電極膜部分351~359。電極膜部分351~359既可以形成為與第1實施方式中的電極膜部分331~339同樣的形狀以及面積比,也可以形成為與第2實施方式中的電極膜部分341~349同樣的形狀以及面積比。如此,由電極膜部分351~359、電容膜312、以及上部電極膜313來構成了多個電容器元件。該多個電容器元件的至少一部分構成了電容值不同的(例如各電容值被設定為呈等比數列)電容器元件群。
下部電極膜311進而在電容器電極區域311A與焊盤區域311B之間具有熔斷器區域311C。在熔斷器區域311C,與第1實施方式的熔斷器組件57同樣的多個熔斷器組件329沿焊盤區域311B排列成一列。各電極膜部分351~359經由一個或多個熔斷器組件329而與焊盤區域311B連接。
基于這樣的構成,電極膜部分351~359也以彼此不同的對置面積與上部電極膜313對置,它們通過切斷熔斷器組件329而能分個隔出。因此,得到與第1實施方式的情況同樣的效果。尤其是,通過形成為使多個電極膜部分351~359的至少一部分以被設定為呈公比為2的等比數列的對置面積來與上部電極膜313對置,從而與第1實施方式的情況同樣地,能提供以高精度契合至需要的電容值的芯片電容器。
此外,在本實施方式中也與上述的各實施方式同樣地,為了隔出寄生電容,在作為基板52的表面區域的、第1外部電極53的正下方的區域以及第2外部電極54的正下方的區域形成擴散區域,形成有基于pn結的一對二極管。本實施方式所涉及的芯片電容器328的制造工序與圖23所示的工序實質上相同。但在下部電極膜311的圖案化(步驟S3,S4)中,電容器電極區域311A被分割為電極膜部分351,359,且在熔斷器區域311C將形成多個熔斷器組件329。另外,在上部電極膜313的圖案化(步驟S7,S8)中,不進行多個電極膜部分的形成,也不能進行熔斷器組件的形成。進而,在激光微調(步驟S12)中,通過激光來切斷形成于下部電極膜311的熔斷器組件329。在激光微調之際,下部電極膜311被電容膜312覆蓋,因此能將該電容膜312用作用于蓄積激光的能量的覆蓋膜。因此,可以將在前緊挨激光微調的覆蓋膜的形成進行省略(步驟S11)。
盡管以上針對第2參考例的實施方式進行了說明,但第2參考例還能以其他的形態來實施。例如,盡管在前述的實施方式中示出了上部電極膜以及下部電極膜當中的一者被分割為多個電極膜的構成,但上部電極膜以及下部電極膜兩者也可以均被分割為多個電極膜部分。進而,盡管在前述的實施方式中示出了上部電極膜或下部電極膜與熔斷器組件一體化的例子,但也可以是由與上部電極膜或下部電極膜不同的導體膜來形成熔斷器組件。進而,盡管在前述的實施方式中示出了包括多個電容器元件具有呈公比r(0<r,r≠1)=2的等比數列的電容值的多個電容器元件的例子,但該等比數列的公比也可以是2以外的數。另外,盡管在前述的實施方式中示出了在基板52的表面形成有絕緣膜58,但只要基板52是絕緣性的基板,就還能省略絕緣膜58。另外,可以使用導電性基板來作為基板52,使用該導電性基板作為下部電極,按照與導電性基板的表面相接的方式來形成電容膜312。在此情況下,可以從導電性基板的背面引出一者的外部電極。進而,在使用導電性基板的情況下,可以利用基于pn結的二極管以外的二極管,進行易于在基板與外部電極之間發生的寄生電容的隔出。
此外,能在所述(1)第2參考例所涉及的發明的特征中所記載的事項的范圍內實施各種設計變更。例如,將在各特征B1~B25中未確定的制造的工序進行變更、省去、追加后的技術,也包含在第2參考例的范圍內。<第3參考例所涉及的發明>(1)第3參考例所涉及的發明的特征例如,第3參考例所涉及的發明的特征是以下的C1~C23。(C1)一種芯片電容器,包含:基板;配置于所述基板上的第1外部電極;配置于所述基板上的第2外部電極;形成于所述基板上,并連接于所述第1外部電極以及所述第2外部電極之間的多個電容器元件;以及形成于所述基板上,分別插在所述多個電容器元件與所述第1外部電極或所述第2外部電極之間,且能將所述多個電容器元件分別隔出的多個熔斷器,作為所述基板,使用了電阻率為30Ω·cm以上的基板。
根據C1記載的發明,在配置于基板上的第1以及第2外部電極之間連接有多個電容器元件。而且,在多個電容器元件與第1或第2外部電極之間,設置有能將該多個電容器元件分別隔出的多個熔斷器。為此,通過選擇一個或多個熔斷器來切斷,能容易且迅速地對應多種電容值。換言之,能對多種電容值的芯片電容器應用公共的設計。另外,成為不受寄生電容的影響而能準確地進行電容值的契合的芯片電容器。
更具體而言,若基板的電阻率高,則形成于第1外部電極以及第2外部電極的正下方的寄生電容不會通過基板而彼此電連接。由此,使這些寄生電容通過的電路不會在第1外部電極以及第2外部電極之間形成。由此,能將在第1外部電極以及第2外部電極與基板之間生成了的寄生電容從芯片電容器本來的電路隔出,因此即使選擇半導體來作為基板材料,也能制造無妨礙的芯片電容器。(C2)所述基板具有100Ω·cm以上的電阻率的、C1記載的芯片電容器。
根據C2記載的發明,使用電阻率大的基板,能更可靠地分離寄生電容,即使本來的電容器電容小,也能去除寄生電容造成的影響。(C3)所述多個電容器元件具有彼此不同的電容值的、C1或C2中記載的芯片電容器。
根據該構成,通過將電容值不同的多個電容器元件進行組合,能以公共的設計來實現各種電容值的芯片電容器。(C4)所述多個電容器元件的電容值被設定為呈等比數列的、C3中記載的芯片電容器。根據C4記載的發明,通過適當地選擇要連接于第1外部電極以及第2外部電極之間的多個電容器元件,能將芯片電容器的電容值準確地契合至期望的電容值。例如,通過將所述等比數列的公比設為2,能以該等比數列的初項(在該數列內為最小值的項)的精度來契合芯片電容器的電容值。(C5)所述多個熔斷器當中的至少一個被切斷的、C1~C4的任一項中記載的芯片電容器。
根據C5記載的發明,契合了電容值的芯片電容器存在1個或多個熔斷器被切斷的情況。通過熔斷器的切斷,能選擇連接于第1外部電極以及第2外部電極之間的電容器元件,由此,能實現需要的電容值的芯片電容器。(C6)包含形成于所述基板上的下部電極膜、形成于所述下部電極膜上的電容膜、以及在所述電容膜上形成為與所述下部電極膜對置的上部電極膜,所述上部電極膜以及上述下部電極膜當中的一者的電極膜包含經分割得到的多個電極膜部分,所述多個電極膜部分經由所述電容膜與所述上部電極膜以及所述下部電極膜當中的另一者的電極膜對置,由此形成所述多個電容器元件的、C1~C5的任一項中記載的芯片電容器。
根據C6記載的發明,在下部電極膜與上部電極膜之間,通過夾持電容膜來構成了電容器構造。而且,通過將上部電極膜以及下部電極膜當中的一者的電極膜分割為多個電極膜部分,從而各電極膜部分與另一者的電極膜對置,由此,多個電容器元件將被設置于基板上。(C7)所述多個電極膜部分以彼此不同的對置面積與所述另一者的電極膜對置的、C6中記載的芯片電容器。
根據C7記載的發明,與對置面積彼此不同的多個電極膜部分對應的多個電容器元件將具有彼此不同的電容值。由此,通過將它們適當地組合,能實現多種電容值的芯片電容器。更具體而言,通過切斷與選擇出的多個電容器元件以外的電容器元件對應的熔斷器并將它們從第1以及第2外部電極之間隔出,能構成具有需要的電容值的芯片電容器。(C8)所述多個電極膜部分的所述對置面積被設定為呈等比數列的、C7中記載的芯片電容器。
根據C8記載的發明,能將電容值被設定為呈等比數列的多個電容器元件設置于基板上。由此,能實現多種電容值的芯片電容器,且電容值的微調整也能通過熔斷器的切斷來進行。(C9)所述多個電極膜部分與所述熔斷器由相同的導電性材料的膜形成的、C6~C8的任一項中記載的芯片電容器。
根據C9記載的發明,能將電極膜部分與熔斷器以公共的導電性材料膜來構成。而且,通過切斷與各電極膜部分對應的熔斷器,能隔出該電極膜部分。(C10)還包含覆蓋所述上部電極膜且形成為使所述第1外部電極以及所述第2外部電極露出的保護膜的、C1~C9的任一項中記載的芯片電容器。
根據C10記載的發明,使第1以及第2外部電極露出,另一方面,使上部電極膜由保護膜進行覆蓋,由此能以公共的沒計實現多種電容值,且能提供可靠性高的芯片電容器。(C11)所述保護膜延伸至所述基板的側面且覆蓋該側面的、C10中記載的芯片電容器。
根據C11記載的發明,還能從基板的側面進行保護,因此能進一步提高芯片電容器的可靠性。(C12)一種具有第1外部電極以及第2外部電極的芯片電容器的制造方法,包含:準備具有電阻率為30Ω·cm以上優選為100Ω·cm以上的電阻率的基板來作為所述基板的工序;在所述基板上形成多個電容器元件的工序;在所述基板上形成用于將所述多個電容器元件按照能分別隔出的方式與所述第1外部電極或第2外部電極連接的多個熔斷器的工序;以及在所述基板上形成第1外部電極以及第2外部電極的工序。
根據C12記載的發明,通過將對應于需要的電容值而選擇出的熔斷器切斷,能在成為公共的設計的同時,制造多個電容值的芯片電容器。另外,能制造不受寄生電容的影響的芯片電容器。(C13)所述多個電容器元件形成為具有彼此不同的電容值的、C12中記載的芯片電容器的制造方法。
根據C13記載的發明,通過適當地選擇多個電容器元件來進行組合,能實現多種電容值。(C14)所述多個電容器元件的電容值被設定為呈等比數列的、C13中記載的芯片電容器的制造方法。根據C14記載的發明,通過適當地選擇多個電容器元件來進行組合,能實現多種電容值,且還能實現針對期望的電容值的微調整(契合)。例如,通過將所述等比數列的公比設為2,能以該等比數列的初項(在該數列內為最小值的項)的精度來契合芯片電容器的電容值。(C15)還包含將所述多個熔斷器當中的至少一個切斷的熔斷器切斷工序的、C12~C14的任一項中記載的芯片電容器的制造方法。
根據C15記載的發明,通過適當地選擇要切斷的熔斷器,能將芯片電容器的電容值契合至期望的電容值。即,通過適當地選擇要連接于第1以及第2外部電極的電容器元件,并切斷與除此以外的電容器元件對應的熔斷器,能制造契合至期望的電容值的芯片電容器。(C16)還包含對所述多個電容器元件的總電容值進行測量的工序、以及基于所述測量出的總電容值來選擇應進行所述切斷的熔斷器的工序,且在所述熔斷器切斷工序中,切斷選擇出的所述熔斷器的、C15中記載的芯片電容器的制造方法。
根據C16記載的發明,對多個電容器元件的總電容值進行測量,并基于其測量結果來選擇要切斷的熔斷器,因此能使芯片電容器的電容值可靠地成為目的的電容值。(C17)還包含在切斷了所述熔斷器后,形成覆蓋所述熔斷器的切斷部的保護膜的工序的、C15或C16中記載的芯片電容器的制造方法。
根據C17記載的發明,熔斷器的切斷部被保護膜覆蓋,因此能避免異物或水分對切斷部的侵入,故不僅能以公共的設計來實現多種電容值,而且能制造可靠性高的芯片電容器。(C18)形成所述多個電容器元件的工序包含:在所述基板上形成下部電極膜的工序;在所述下部電極膜上形成電容膜的工序;在所述電容膜上按照與所述下部電極膜對置的方式形成上部電極膜的工序;以及將所述上部電極膜以及所述下部電極膜當中的一者的電極膜分割為多個電極膜部分的(例如通過光刻來分割)的工序,所述多個電極膜部分經由所述電容膜與所述上部電極膜以及下部電極膜當中的另一者的電極膜對置,由此形成所述多個電容器元件的、C12~C17的任一項中記載的芯片電容器的制造方法。
根據C18記載的發明,能形成在下部電極膜與上部電極膜之間夾持電容膜的電容器構造。而且,通過將上部電極膜以及下部電極膜當中的一者分割為多個電極膜部分,能在基板上形成在該分割出的電極膜部分與另一者的電極膜之間夾持電容膜的構造的多個電容器元件。(C19)按照所述多個電極膜部分以彼此不同的對置面積與所述另一者的電極膜的對置的方式來分割所述一者的電極膜的、C18中記載的芯片電容器的制造方法。
根據C19記載的發明,多個電極膜部分以彼此不同的對置面積與另一者的電極膜對置,從而能將電容值不同的多個電容器元件形成于基板上。因此,通過適當地選擇不同的電容值的電容器元件來進行組合,能制造多種電容值的芯片電容器。(C20)所述多個電極膜部分的所述對置面積被設定為呈等比數列的、C18中記載的芯片電容器的制造方法。
根據C20記載的發明,能將電容值被設定為呈等比數列的多個電容器元件形成于基板上。由此,通過適當地選擇多個電容器元件來進行組合,能提供多種電容值的芯片電容器,且能實現到期望的電容值的準確的契合。(C21)所述一者的電極膜與所述熔斷器由相同的導電性材料的膜形成的、C18~C20的任一項中記載的芯片電容器的制造方法。
根據C21記載的發明,能將電極膜部分與熔斷器以相同的導電性材料的膜來形成,因此能將它們從同一膜進行圖案化而形成。由此,制造工序變得簡單。(C22)一種芯片電容器,包含:具有30Ω·cm以上的電阻率的基板;形成于所述基板上的絕緣膜;形成于所述絕緣膜上的下部電極膜;形成于所述下部電極膜上的電容膜;在所述電容膜上形成為與所述下部電極膜對置的上部電極膜;配置于所述絕緣膜上且與所述下部電極膜連接的第1外部電極;以及配置于所述絕緣膜上且與所述上部電極膜連接的第2外部電極。(C23)所述基板具有100Ω·cm以上的電阻率的、C22記載的芯片電容器。
根據C22,23記載的發明,對于基板能使用半導體,且成為不受寄生電容的影響而能準確地進行電容值的契合的芯片電容器。(2)第3參考例所涉及的發明的實施方式以下,參照附圖來詳細說明第3參考例的實施方式。圖27是第3參考例的第1實施方式所涉及的芯片電容器的俯視圖,圖28是其斷面圖,示出了從圖27的切斷面線XXVIII-XXVIII觀察的切斷面。進而,圖29是將所述芯片電容器的一部分的構成分離出來表示的分解立體圖。
芯片電容器61具備:基板62;配置于基板62上的第1外部電極63;以及同樣配置于基板62上的第2外部電極64。基板62在本實施方式中具有俯視下將四個角倒角后的矩形形狀。矩形形狀例如為0.3mm×0.15mm左右的尺寸。在基板62的長邊方向兩端部分別配置有第1外部電極63以及第2外部電極64。第1外部電極63以及第2外部電極64在本實施方式中具有在基板62的短邊方向上延伸的大致矩形的平面形狀,在與基板62的角對應的各2處具有倒角部。在基板62上,在第1外部電極63以及第2外部電極64之間的電容器配置區域65內,配置有多個電容器元件C1~C9。多個電容器元件C1~C9經由多個熔斷器組件67而分別與第1外部電極63電連接。
如圖28以及圖29所示,在基板62的表面形成有絕緣膜68,在絕緣膜68的表面形成有下部電極膜411。下部電極膜411形成為:不僅跨電容器配置區域65的大致全域,而且延伸至第2外部電極64的正下方的區域。更具體而言,下部電極膜411具有:作為電容器元件C1~C9的公共的下部電極而發揮功能的電容器電極區域411A、以及用于外部電極引出的焊盤區域411B。電容器電極區域411A位于電容器配置區域65,焊盤區域411B位于第2外部電極64的正下方。
在電容器配置區域65,按照覆蓋下部電極膜411(電容器電極區域411A)的方式形成有電容膜(電介質膜)412。電容膜412跨電容器電極區域411A的全域而連續,在本實施方式中,進而延伸至第1外部電極63的正下方的區域,覆蓋了電容器配置區域65外的絕緣膜68。在電容膜412之上,形成有上部電極膜413。在圖27中,為了明確,對上部電極膜413附小圓點來表示。上部電極膜413具有:位于電容器配置區域65的電容器電極區域413A、位于第1外部電極63的正下方的焊盤區域413B、以及配置于焊盤區域413B與電容器電極區域413A之間的熔斷器區域413C。
在電容器電極區域413A中,上部電極膜413被分割為多個電極膜部分431~439。在本實施方式中,各電極膜部分431~439均形成為矩形形狀,從熔斷器區域413C起朝著第2外部電極64帶狀地延伸。多個電極膜部分431~439以多種對置面積夾持電容膜412而與下部電極膜411對置。更具體而言,電極膜部分431~439相對于下部電極膜411的對置面積可以規定為1∶2∶4∶8∶16∶32∶64∶128∶128。即,多個電極膜部分431~439包含對置面積不同的多個電極膜部分,更具體而言,包含具有被設定為呈公比為2的等比數列的對置面積的多個電極膜部分431~438(或431~437,439)。由此,由各電極膜部分431~439和夾持電容膜412而對置的下部電極膜411分別構成的多個電容器元件C1~C9包含具有彼此不同的電容值的多個電容器元件。在電極膜部分431~439的對置面積之比如前所述的情況下,電容器元件C1~C9的電容值之比等于該對置面積之比,成為1∶2∶4∶8∶16∶32∶64∶128∶128。即,多個電容器元件C1~C9將包含電容值被設定為呈公比為2的等比數列的多個電容器元件C1~C8(或C1~C7,C9)。
在本實施方式中,電極膜部分431~435形成為寬度相等、且長度之比設定為1∶2∶4∶8∶16的帶狀。另外,電極膜部分435,436,437,438,439形成為長度相等、且寬度之比設定為1∶2∶4∶8∶8的帶狀。電極膜部分435~439延伸形成為跨從電容器配置區域65的第1外部電極63側的端緣起延伸至第2外部電極64側的端緣為止的范圍,電極膜部分431~434形成得比其短。
焊盤區域413B形成為與第1外部電極63為大致相似形,具有包含與基板62的角部對應的2個倒角部的大致矩形的平面形狀。沿該焊盤區域413B的一個長邊(相對于基板62的周緣為內方側的長邊)配置有熔斷器區域413C。熔斷器區域413C包含沿焊盤區域413B的所述1個長邊而排列的多個熔斷器組件67。熔斷器組件67以相同的材料與上部電極膜413的焊盤區域413B一體形成。多個電極膜部分431~439與1個或多個熔斷器組件67一體形成,經由這些熔斷器組件67與焊盤區域413B連接,并經由該焊盤區域413B與第1外部電極63電連接。面積較小的電極膜部分431~436通過一個熔斷器組件67而與焊盤區域413B連接,面積較大的電極膜部分437~439經由多個熔斷器組件67而與焊盤區域413B連接。不需要使用全部的熔斷器組件67,在本實施方式中,一部分的熔斷器組件67處于未使用狀態。
熔斷器組件67包含:用于與焊盤區域413B進行連接的第1幅寬部67A和用于與電極膜部分431~439進行連接的第2幅寬部67B;以及對第1以及第2幅寬部67A、67B之間進行連接的幅窄部67C。幅窄部67C構成為能通過激光進行切斷(熔斷)。由此,能將電極膜部分431~439當中不需要的電極膜部分通過熔斷器組件67的切斷而從第1以及第2外部電極63、64電氣式隔出。
盡管在圖27以及圖29中省略了圖示,但如圖28所示,包含上部電極膜413的表面在內的芯片電容器61的表面由鈍化膜69覆蓋。鈍化膜69例如由氮化膜構成,形成為:不僅在芯片電容器61的上表面,還延伸至基板62的側面,覆蓋該側面。進而,在鈍化膜69之上形成有由聚酰亞胺樹脂等構成的樹脂膜410。樹脂膜410形成為:覆蓋芯片電容器61的上表面,進而延伸至基板62的側面,覆蓋該側面上的鈍化膜69。
鈍化膜69以及樹脂膜410是對芯片電容器61的表面進行保護的保護膜。在這些膜,在與第1外部電極63以及第2外部電極64對應的區域分別形成有焊盤開口414,415。焊盤開口414,415分別按照使上部電極膜413的焊盤區域413B的一部分的區域、下部電極膜411的焊盤區域411B的一部分的區域露出的方式貫通鈍化膜69以及樹脂膜410。進而,在本實施方式中,與第2外部電極64對應的焊盤開口415還貫通電容膜412。
在焊盤開口414,415,分別埋入有第1外部電極63以及第2外部電極64。由此,第1外部電極63與上部電極膜413的焊盤區域413B接合,第2外部電極64與下部電極膜411的焊盤區域411B接合。第1以及第2外部電極63,64形成為從樹脂膜410的表面突出。由此,能將芯片電容器61相對于安裝基板進行倒裝芯片接合。
在本實施方式所涉及的構成的芯片電容器61,會產生寄生電容。若參照圖28來進行說明,則在第1外部電極63的正下方,在該第1外部電極63與基板62之間,形成對絕緣膜68以及電容膜412進行夾持的寄生電容CP1。另外,在第2外部電極64的正下方,在該第2外部電極64與基板62之間,形成夾持絕緣膜68的寄生電容CP2。而且,這些寄生電容CP1,CP2將經由基板62而串聯連接于第1外部電極63以及第2外部電極64之間。而且,該寄生電容的串聯電路將相對于所述構成的電容器元件C1~C9并聯連接,使芯片電容器61整體的電容值下降,另外,將妨礙芯片電容器61契合至期望的電容值。
但是,在本實施方式中,使用了具有30Ω·cm以上更優選為100Ω·cm以上的電阻率的基板62來作為基板62,因此能分離寄生電容CP1,CP2,能去除寄生電容CP1,CP2對本來的電容器電容造成的影響。更具體地,參照圖30來進行說明。
圖30(A)是芯片電容器61的電氣等效電路。在圖30(A)中,C是芯片電容器61本來的電容,CP1以及CP2分別是第1外部電極63以及第2外部電極64側的寄生電容。另外,R是與芯片電容器61的本來的電容器電路串聯存在的電阻。另一方面,Rs是基板62的電阻。
圖30(A)的等效電路能重寫為圖30(B)所示的等效電路。在圖30(B)中,Cp表示寄生電容CP1以及CP2的合成電容。在圖30(B)的等效電路中,R與C的串聯電路是阻抗Z0的芯片電容器61固有的值,合成電容Cp與基板62的電阻Rs的串聯電路能表現為阻抗Zp。
為此,如圖30(C)所示,在包含寄生電容Cp以及基板電阻Rs在內的等效電路中,設Cp=0.3pF,R=0.5Ω,以C=0.2pF,1pF,10pF的方式變化,且使Rs以10Ω~10MΩ的方式變化,確認了f=5GHz時的阻抗特性。
圖31是表示頻率f=5GHz時的僅R以及C的阻抗(Z0)特性、以及在對Cp,Rs進行了合成的情況下的阻抗(Z0//Zp)特性的曲線圖。從圖31能確認:為了使芯片電容器61在電容0.2pF以上時不受寄生電容的影響,需要使基板62的電阻值至少為1KΩ以上。
關于為了使基板62的電阻值為1KΩ以上而所需的基板62的電阻率,若將基板62的有效電阻區域設想為圖32所示的尺寸,即1邊為0.15mm的立方體芯片的情形,則電阻率p(Ω·cm)需要設為ρ*10/0.15*10/0.15*0.15/10=Rs*66.7>1KΩ。
由此,ρ>15Ω·cm成為基板62的最低電阻率。關于本實施方式的芯片電容器61,基板62的大小為圖32中說明的尺寸的約2倍,因此用于芯片電容器61的基板62的電阻率為30Ω·cm以上即可。
此外,在本實施方式的芯片電容器61中,即使是0.2pF的低電容,為了不受寄生電容的影響,也使用電阻率100Ω·cm以上的硅基板來進行了制造。圖33是表示芯片電容器61的內部的電氣構成的電路圖。在第1外部電極63與第2外部電極64之間并聯連接有多個電容器元件C1~C9。在各電容器元件C1~C9與第1外部電極63之間,串聯插入有由一個或多個熔斷器組件67分別構成的熔斷器F1~F9。
在將熔斷器F1~F9全部進行了連接時,芯片電容器61的電容值等于電容器元件C1~C9的電容值的總和。若切斷從多個熔斷器F1~F9中選擇出的1個或2個以上的熔斷器,則與該切斷出的熔斷器對應的電容器元件被隔出,芯片電容器61的電容值減少該隔出的電容器元件的電容值那么多。
為此,若對焊盤區域411B,413B之間的電容值(電容器元件C1~C9的總電容值)進行測量,并在其后以激光來熔斷根據期望的電容值而從熔斷器F1~F9中適當地選擇出的一個或多個熔斷器,則能進行向期望的電容值的契合(激光微調)。尤其是,若電容器元件C1~C8的電容值被設定為呈公比為2的等比數列,則能以與處于最小的電容值(該等比數列的初項的值)的電容器元件C1的電容值對應的精度而實現向目標的電容值的契合的微調整。
例如,電容器元件C1~C9的電容值可以規定如下。C1=0.03125pF C2=0.0625pF C3=0.125pF C4=0.25pF C5=0.5pF C6=1pF C7=2pF C8=4pF C9=4pF。在此情況下,能以0.03125pF的最小契合精度來對芯片電容器61的電容進行微調整。另外,通過從熔斷器F1~F9適當地選擇要切斷的熔斷器,能提供0.1pF~10pF之間的任意的電容值的芯片電容器61。
如上所述,根據本實施方式,在第1外部電極63以及第2外部電極64之間,設置有能由熔斷器F1~F9隔出的多個電容器元件C1~C9。電容器元件C1~C9包含不同的電容值的多個電容器元件,更具體而言包含電容值被設定為呈等比數列的多個電容器元件。由此,通過從熔斷器F1~F9中選擇1個或多個熔斷器并以激光進行熔斷,能提供不變更設計就能對應多種電容值、且能準確地契合至期望的電容值的芯片電容器61。
關于芯片電容器61的各部的細節,以下加入說明。基板62例如可以具有俯視下0.3mm×0.15mm、0.4mm×0.2mm、或0.2mm×0.1mm等的矩形形狀(優選為0.4mm×0.2mm以下的大小)。電容器配置區域65大致成為具有相當于基板62的短邊的長度的一邊的正方形區域。基板62的厚度可以是150μm左右。基板62例如可以是通過從背面側(未形成電容器元件C1~C9的表面)起的研削或研磨而被薄型化的基板。作為基板62的材料,既可以使用以硅基板為代表的半導體基板,也可以使用玻璃基板,還可以使用樹脂薄膜。
絕緣膜68可以是氧化硅膜等的氧化膜。其膜厚可以是左右。下部電極膜411優選是導電性膜,尤其優選是金屬膜,例如可以是鋁膜。由鋁膜構成的下部電極膜411能通過濺射法來形成。上部電極膜413也同樣,優選由導電性膜,尤其優選由金屬膜構成,可以是鋁膜。由鋁膜構成的上部電極膜413能通過濺射法來形成。用于將上部電極膜413的電容器電極區域413A分割為電極膜部分431~439且將熔斷器區域413C整形為多個熔斷器組件67的圖案化能通過光刻以及蝕刻工序來執行。
電容膜412例如能由氮化硅膜構成,其膜厚能設為(例如)。電容膜412可以是通過等離子CVD(化學氣相生長)而形成的氮化硅膜。鈍化膜69例如能由氮化硅膜構成,例如能通過等離子CVD法來形成。其膜厚可以設為左右。樹脂膜410如前所述,能由聚酰亞胺膜以外的樹脂膜構成。
第1以及第2外部電極63,64例如可以由將與下部電極膜411或上部電極膜413相接的鎳層、層疊于該鎳層上的鈀層、以及層疊于該鈀層上的金層進行了層疊后的層疊構造膜構成,例如能以鍍覆法(更具體而言為無電解鍍覆法)來形成。鎳層有助于對下部電極膜411或上部電極膜413的緊貼性的提高,鈀層作為對上部電極膜或下部電極膜的材料與第1以及第2外部電極63,64的最上層的金的相互擴散進行抑制的擴散防止層發揮功能。
圖34是用于說明芯片電容器61的制造工序的一例的流程圖。作為基板62,例如準備電阻率為100Ω·cm以上的基板。接著,在基板62的表面,通過熱氧化法和/或CVD法,來形成由氧化膜(例如氧化硅膜)構成的絕緣膜68(步驟S1)。接下來,例如通過濺射法,將由鋁膜構成的下部電極膜411形成于絕緣膜68的表面全域(步驟S2)。下部電極膜411的膜厚可以設為左右。接下來,在該下部電極膜的表面,通過光刻來形成與下部電極膜411的最終形狀對應的抗蝕圖案(步驟S3)。將該抗蝕圖案作為掩模,通過對下部電極膜進行蝕刻,來得到圖27等所示的圖案的下部電極膜411(步驟S4)。下部電極膜411的蝕刻例如能通過反應性離子蝕刻來進行。
接下來,例如通過等離子CVD法,在下部電極膜411上形成由氮化硅膜等構成的電容膜412(步驟S5)。在未形成下部電極膜411的區域,在絕緣膜68的表面將形成電容膜412。接著,在該電容膜412之上形成上部電極膜413(步驟S6)。上部電極膜413例如由鋁膜構成,能通過濺射法來形成。其膜厚可設為左右。接著,在上部電極膜413的表面,通過光刻來形成與上部電極膜413的最終形狀對應的抗蝕圖案(步驟S7)。通過以該抗蝕圖案為掩模的蝕刻,將上部電極膜413圖案化為最終形狀(參照圖27等)(步驟S8)。由此,上部電極膜413被整形為如下圖案:在電容器電極區域413A具有多個電極膜部分431~439,在熔斷器區域413C具有多個熔斷器組件67,并具有與這些熔斷器組件67連接的焊盤區域413B。用于上部電極膜413的圖案化的蝕刻既可以通過利用了磷酸等的蝕刻液的濕式蝕刻來進行,也可以通過反應性離子蝕刻來進行。
其后,將檢查用探頭推到上部電極膜413的焊盤區域413B和下部電極膜411的焊盤區域411B,來測量多個電容器元件C1~C9的總電容值(步驟S9)。基于該測量出的總電容值,對應于作為目的的芯片電容器61的電容值,來選擇要隔出的電容器元件,即要切斷的熔斷器(步驟S10)。
接著,如圖35A所示,在基板62上的整面例如形成由氮化膜構成的覆蓋膜416(步驟S11)。該覆蓋膜416的形成可以通過等離子CVD法來進行,例如可以形成膜厚左右的氮化硅膜。覆蓋膜416覆蓋經圖案化的上部電極膜413,在未形成上部電極膜413的區域覆蓋電容膜412。覆蓋膜416將在熔斷器區域413C覆蓋熔斷器組件67。
從該狀態起,進行用于熔斷熔斷器組件67的激光微調(步驟S12)。即,如圖35B所示,對構成根據所述總電容值的測量結果而選擇出的熔斷器的熔斷器組件67投射激光417,來熔斷該熔斷器組件67的幅窄部67C。由此,對應的電容器元件被從焊盤區域413B隔出。在對熔斷器組件67投射激光417時,基于覆蓋膜416的作用,在熔斷器組件67的附近蓄積激光417的能量,由此來熔斷熔斷器組件67。
接下來,如圖35C所示,例如通過等離子CVD法,來使氮化硅膜沉積于覆蓋膜416上,形成鈍化膜69(步驟S13)。前述的覆蓋膜416在最終形態下,與鈍化膜69一體化,構成該鈍化膜69的一部分。在熔斷器的切斷后所形成的鈍化膜69進入到在熔斷器熔斷時同時被破壞了的覆蓋膜416的開口內,保護熔斷器組件67的切斷面。因此,鈍化膜69能防止在熔斷器組件67的切斷處進入異物或浸入水分。鈍化膜69整體上例如可以形成為具有左右的膜厚。
接下來,在鈍化膜69上形成在要形成第1以及第2外部電極63,64的位置上具有貫通孔的抗蝕圖案(步驟S14)。以該抗蝕圖案為掩模來進行鈍化膜69的蝕刻。由此,將形成使下部電極膜411在焊盤區域411B露出的焊盤開口;以及使上部電極膜413在焊盤區域413B露出的焊盤開口(步驟S15)。鈍化膜69的蝕刻可以通過反應性離子蝕刻來進行。在鈍化膜69的蝕刻之際,同樣由氮化膜形成的電容膜412也將開口,由此,下部電極膜411的焊盤區域411B將露出。
接著,對整面涂敷樹脂膜(步驟S16)。作為樹脂膜,例如使用感光性的聚酰亞胺的涂敷膜。通過對于該樹脂膜,進行針對與所述焊盤開口對應的區域的曝光工序、以及其后的顯影工序,從而能進行基于光刻的樹脂膜的圖案化(步驟S17)。由此,形成將樹脂膜410以及鈍化膜69貫通了的焊盤開口414,415。其后,執行用于對樹脂膜進行硬化的熱處理(固化處理)(步驟S18),進而,在焊盤開口414,415內,例如通過無電解鍍覆法,來使第1外部電極63以及第2外部電極64生長(步驟S19)。如此,得到圖27等所示的構造的芯片電容器61。
在利用了光刻工序的上部電極膜413的圖案化中,能精度良好地形成微小面積的電極膜部分431~439,進而能形成精細的圖案的熔斷器組件67。而且,在上部電極膜413的圖案化之后,經過總電容值的測量,來決定要切斷的熔斷器。通過對該決定出的熔斷器進行切斷,能得到準確地契合至期望的電容值的芯片電容器61。
圖36是用于說明第3參考例的第2實施方式所涉及的芯片電容器418的構成的俯視圖。在圖36中,對與前述的圖27所示的各部對應的部分賦予同一參照標號來表示。在前述的第1實施方式中,上部電極膜413的電容器電極區域413A分別被分割為帶狀的電極膜部分431~439。在此情況下,如圖27所示,在電容器配置區域65內會產生不能作為電容器元件利用的區域,不能對小的基板62上的受限的區域進行有效活用。
為此,在圖36所示的實施方式中,多個電極膜部分431~439被分割為L字形的電極膜部分441~449。由此,例如,圖36的構成中的電極膜部分449能以圖27的構成的電極膜部分439的1.5倍的面積而與下部電極膜411對置。由此,在圖27的第1實施方式中,若設與電極膜部分439對應的電容器元件C9具有4pF的電容,則通過使用本實施方式中的電極膜部分449,電容器元件C9能具有6pF的電容。由此,能對電容器配置區域65內有效活用,以更寬的范圍來設定芯片電容器418的電容值。
此外,在本實施方式中同樣,為了不受寄生電容的影響,基板62具有100Ω·cm以上的電阻率。本實施方式所涉及的芯片電容器418的制造工序與圖34所示的工序實質上相同。但在上部電極膜413的圖案化(步驟S7,S8)中,電容器電極區域413A被分割為圖34所示的形狀的多個電極膜部分431~439。
圖37是用于說明第3參考例的第3實施方式所涉及的芯片電容器419的構成的分解立體圖,與在前述的第1實施方式的說明中用到的圖29同樣地表現了芯片電容器419的各部。在第1實施方式中,下部電極膜411具有由跨電容器配置區域65的大致全域的連續圖案構成的電容器電極區域411A,上部電極膜413的電容器電極區域413A被分割為多個電極膜部分431~439。
與此相對,在本實施方式中,上部電極膜413的電容器電極區域413A形成為跨電容器配置區域65的大致全域而連續的連續膜圖案,另一方面,下部電極膜411的電容器電極區域411A被分割為多個電極膜部分451~459。電極膜部分451~459既可以形成為與第1實施方式中的電極膜部分431~439同樣的形狀以及面積比,也可以形成為與第2實施方式中的電極膜部分441~449同樣的形狀以及面積比。如此,由電極膜部分451~459、電容膜412、以及上部電極膜413來構成了多個電容器元件。該多個電容器元件的至少一部分構成了電容值不同的(例如各電容值被設定為呈等比數列)電容器元件群。
下部電極膜411進而在電容器電極區域411A與焊盤區域411B之間具有熔斷器區域411C。在熔斷器區域411C,與第1實施方式的熔斷器組件67同樣的多個熔斷器組件420沿焊盤區域411B排列成一列。各電極膜部分451~459經由一個或多個熔斷器組件420而與焊盤區域411B連接。
基于這樣的構成,電極膜部分451~459也以彼此不同的對置面積與上部電極膜413對置,它們通過切斷熔斷器組件420而能分個隔出。因此,得到與第1實施方式的情況同樣的效果。尤其是,通過形成為使多個電極膜部分451~459的至少一部分以被設定為呈公比為2的等比數列的對置面積來與上部電極膜413對置,從而與第1實施方式的情況同樣地,能提供以高精度契合至需要的電容值的芯片電容器。
此外,在本實施方式中同樣,為了不受寄生電容的影響,基板62具有100Ω·cm以上的電阻率。本實施方式所涉及的芯片電容器419的制造工序與圖34所示的工序實質上相同。但在下部電極膜411的圖案化(步驟S3,S4)中,電容器電極區域411A被分割為電極膜部分451,459,且在熔斷器區域411C將形成多個熔斷器組件420。另外,在上部電極膜413的圖案化(步驟S7,S8)中,不進行多個電極膜部分的形成,也不能進行熔斷器組件的形成。進而,在激光微調(步驟S12)中,通過激光來切斷形成于下部電極膜411的熔斷器組件420。在激光微調之際,下部電極膜411被電容膜412覆蓋,因此能將該電容膜412用作用于蓄積激光的能量的覆蓋膜。因此,可以省略在前緊挨激光微調的覆蓋膜的形成(步驟S11)。
盡管以上針對第3參考例的實施方式進行了說明,但第3參考例還能以其他的形態來實施。例如,盡管在前述的實施方式中示出了上部電極膜以及下部電極膜當中的一者被分割為多個電極膜的構成,但上部電極膜以及下部電極膜兩者也可以均被分割為多個電極膜部分。進而,盡管在前述的實施方式中示出了上部電極膜或下部電極膜與熔斷器組件一體化的例子,但也可以是由與上部電極膜或下部電極膜不同的導體膜來形成熔斷器組件。進而,盡管在前述的實施方式中示出了包括多個電容器元件具有呈公比r(0<r,r≠1)=2的等比數列的電容值的多個電容器元件的例子,但該等比數列的公比也可以是2以外的數。另外,盡管在前述的實施方式中示出了在基板62的表面形成有絕緣膜68,但只要基板62是絕緣性的基板,就還能省略絕緣膜68。另外,可以使用導電性基板來作為基板62,使用該導電性基板作為下部電極,按照與導電性基板的表面相接的方式來形成電容膜412。在此情況下,可以從導電性基板的背面引出一者的外部電極。進而,在使用導電性基板的情況下,為了不受寄生電容的影響,基板62由具有30Ω·cm以上優選為100Ω·cm以上的電阻率的半導體形成為好。
此外,能在所述(1)第3參考例所涉及的發明的特征中所記載的事項的范圍內實施各種設計變更。例如,將在各特征C1~C23中未確定的制造的工序進行變更、省去、追加后的技術,也包含在第3參考例的范圍內。<第4參考例所涉及的發明>(1)第4參考例所涉及的發明的特征例如,第4參考例所涉及的發明的特征是以下的D1~D22。(D1)一種芯片電容器,包含:具有形成有溝槽的表面的基板、以及具有對所述基板的表面進行仿形的電容膜的電容器構造。
根據D1記載的發明,在基板的表面形成有溝槽,電容膜被設置成對形成有該溝槽的表面進行仿形,由此形成了電容器構造。因此,基板的表面積大于與基板的主面垂直的俯視下的外觀上的表面積。與之相應,對基板的表面進行仿形的電容膜具有大的面積,因此電容器構造能具有大的電容值。如此,能提供兼顧了基板的小型化和大電容化的芯片電容器。(D2)所述電容器構造具有多個電容器元件,還包含:設置于所述基板的第1外部電極;設置于所述基板的第2外部電極;以及形成于所述基板上,且分別被插在所述多個電容器元件與所述第1外部電極或所述第2外部電極之間,能將所述多個電容器元件分別隔出的多個熔斷器的、D1中記載的芯片電容器。
在D2記載的發明中,在配置于基板上的第1以及第2外部電極之間連接有多個電容器元件。而且,在多個電容器元件與第1或第2外部電極之間,設置有能將該多個電容器元件分別隔出的多個熔斷器。為此,通過選擇一個或多個熔斷器來切斷,能容易且迅速地對應多種電容值。換言之,能對多種電容值的芯片電容器應用公共的設計。(D3)所述多個電容器元件具有彼此不同的電容值的、D2中記載的芯片電容器。
根據D3記載的發明,通過對電容值不同的多個電容器元件進行組合,能以公共的設計來實現各種電容值的芯片電容器。(D4)所述多個電容器元件的電容值被設定為呈等比數列的、D3中記載的芯片電容器。根據D4記載的發明,通過適當地選擇要連接于第1外部電極以及第2外部電極之間的多個電容器元件,能將芯片電容器的電容值準確地契合至期望的電容值。例如,通過將所述等比數列的公比設為2,能以該等比數列的初項(在該數列內為最小值的項)的精度來契合芯片電容器的電容值。(D5)所述多個熔斷器當中的至少一個被切斷的、D2~D4的任一項中記載的芯片電容器。
契合了電容值的芯片電容器存在1個或多個熔斷器被切斷的情況。通過熔斷器的切斷,能選擇連接于第1外部電極以及第2外部電極之間的電容器元件,由此,能實現需要的電容值的芯片電容器。(D6)所述電容器構造包含夾持所述電容膜而對置的下部電極以及上部電極,所述下部電極相對于所述電容膜而配置于所述基板側,所述上部電極相對于所述電容膜而配置于所述基板的相反側,所述下部電極以及所述上部電極當中的一者的電極包含與所述多個電容器元件各自對應的多個電極膜部分的、D2~D5的任一項中記載的芯片電容器。
根據D6記載的發明,通過在下部電極與上部電極之間夾持電容膜,來構成了電容器構造。而且,通過將上部電極以及下部電極當中的一者的電極分割為多個電極膜部分,從而各電極膜部分與另一者的電極對置,由此,多個電容器元件將被設置于基板上。(D7)所述多個電極膜部分以彼此不同的對置面積與所述下部電極以及所述上部電極當中的另一者的電極對置的、D6中記載的芯片電容器。
根據D7記載的發明,與對置面積彼此不同的多個電極膜部分對應的多個電容器元件將具有彼此不同的電容值。由此,通過將它們適當地組合,能實現多種電容值的芯片電容器。更具體而言,通過將與選擇出的多個電容器元件以外的電容器元件對應的熔斷器切斷來將它們從第1以及第2外部電極之間隔出,能構成具有需要的電容值的芯片電容器。(D8)所述多個電極膜部分的所述對置面積被設定為呈等比數列的、D7中記載的芯片電容器。
根據D8記載的發明,能將被設定為電容值呈等比數列的多個電容器元件設置于基板上。由此,能實現多種電容值的芯片電容器,且電容值的微調整也能通過熔斷器的切斷來進行。(D9)所述上部電極是所述一者的電極的、D6~D8的任一項中記載的芯片電容器。(D10)所述基板是導電性基板,所述電容膜形成為與所述基板的表面相接,所述基板構成了所述下部電極的、D6~D9的任一項中記載的芯片電容器。
根據D10記載的發明,在制造時,即使上部電極相對于設計的位置形成得有些錯位,也能使上部電極整體可靠地與下部電極對置。故而,能使各電容器元件的電容值的精度得以提高。另外,能使各電容器元件的構造簡單。進而,能與溝槽的形成同時地形成下部電極,因此還能簡化制造工序。(D11)所述第1外部電極以及所述第2外部電極當中的一者與所述基板的背面接合的、D10記載的芯片電容器。
根據D11記載的發明,在導電性基板的表面,還能將要形成第1外部電極以及第2外部電極當中的一者的區域作為上部電極的形成空間來有效利用。其結果,能最大限度地利用導電性基板的表面的面積,因此能謀求進一步的大電容化。(D12)所述上部電極是所述一者的電極,且所述下部電極包含對所述基板的表面進行仿形而形成的導電性膜的、D6~D8的任一項中記載的芯片電容器。(D13)在所述基板的表面形成有絕緣膜,且在所述絕緣膜的表面形成有所述導電性膜的、D12中記載的芯片電容器。(D14)所述電極膜部分與所述熔斷器是由相同的導電性材料的膜來形成的、D6~D13的任一項中記載的芯片電容器。
在D14記載的發明中,能將電極膜部分和熔斷器以公共的導電性材料膜來構成。而且,通過切斷與各電極膜部分對應的熔斷器,能隔出該電極膜部分。(D15)所述上部電極由表面平坦形成的電極膜構成的、D6~D13的任一項中記載的芯片電容器。
根據D15記載的發明,能使針對上部電極的表面的成膜性得以提高,因此例如在上部電極之上,能精度良好地形成絕緣膜或金屬膜(追加的電極膜等)。(D16)所述多個電容器元件包含共有一個所述溝槽的至少2個電容器元件的、D2~D15的任一項中記載的芯片電容器。
根據D16記載的發明,能維持多個電容器元件間的俯視下的外觀上的表面積的比率不變地,以相同的比率來增大各電容器構造的電容值。(D17)所述多個電容器元件包含:配置于形成有所述溝槽的區域的至少1個電容器元件、以及配置于未形成所述溝槽的區域的至少1個電容器元件的、D2~D16的任一項中記載的芯片電容器。
根據D17記載的發明,期望大電容化的電容器元件通過配置于形成有溝槽的區域,能增大該電容器元件的電容值。另一方面,針對是小電容也可以的電容器元件,通過配置于未形成溝槽的區域來不使其大電容化,從而在切斷熔斷器來設計芯片電容器的電容值之際,能作為用于對電容值進行微調整的要素來使用。(D18)一種芯片電容器的制造方法,包含:在基板的表面形成溝槽的工序;以及在形成有所述溝槽的基板的表面,形成具有對所述基板的表面進行仿形的電容膜的電容器構造的工序。
根據D18記載的發明,能制造兼顧了基板的小型化與大電容化的芯片電容器。(D19)所述芯片電容器包含設置于所述基板的第1外部電極以及第2外部電極,形成所述電容器構造的工序包含形成多個電容器元件的工序,還包含:在所述基板上形成將所述多個電容器元件以能分別隔出的方式與所述第1外部電極或所述第2外部電極連接的多個熔斷器的工序;以及形成所述第1外部電極以及所述第2外部電極的工序的、D18中記載的芯片電容器的制造方法。
根據D19記載的發明,通過將對應于需要的電容值而選擇出的熔斷器切斷,能在成為公共的設計的同時,制造多個電容值的芯片電容器。(D20)還包含切斷所述多個熔斷器當中的至少一個的熔斷器切斷工序的、D18或D19中記載的芯片電容器的制造方法。
根據D20記載的發明,通過適當地選擇要切斷的熔斷器,能將芯片電容器的電容值契合至期望的電容值。即,通過適當地選擇要連接于第1以及第2外部電極的電容器元件,并切斷與除此以外的電容器元件對應的熔斷器,能制造契合至期望的電容值的芯片電容器。(D21)還包含對所述多個電容器元件的總電容值進行測量的工序、以及基于所述測量出的總電容值來選擇應進行所述切斷的熔斷器的工序,且在所述熔斷器切斷工序中,切斷選擇出的所述熔斷器的、D20中記載的芯片電容器的制造方法。
根據D21記載的發明,對多個電容器元件的總電容值進行測量,并基于其測量結果來選擇要切斷的熔斷器,因此能使芯片電容器的電容值可靠地成為目的的電容值。(D22)還包含在切斷了所述熔斷器后,形成覆蓋所述熔斷器的切斷部的保護膜的工序的、D20或D21中記載的芯片電容器的制造方法。
根據D22記載的發明,熔斷器的切斷部被保護膜覆蓋,因此能避免異物或水分對切斷部的侵入,故不僅能以公共的設計來實現多種電容值,而且能制造可靠性高的芯片電容器。(2)第4參考例所涉及的發明的實施方式以下,參照附圖來詳細說明第4參考例的實施方式。
圖38是第4參考例的第1實施方式所涉及的芯片電容器的俯視圖,圖39是其斷面圖,示出了從圖38的切斷面線XXXIX-XXXIX觀察的切斷面。進而,圖40是將所述芯片電容器的一部分的構成分離出來表示的分解立體圖。芯片電容器71具備:基板72、配置于基板上的第1外部電極73、同樣配置于基板72上的第2外部電極74、以及多個電容器元件C0~C9。
基板72在本實施方式中是導電性基板(例如,具有5mΩ·cm以下的電阻率的硅基板),具有俯視下將四個角倒角后的矩形形狀。在基板72的長邊方向兩端部分別配置有第1外部電極73以及第2外部電極74。第1外部電極73以及第2外部電極74在本實施方式中具有在基板72的短邊方向上延伸的大致矩形的平面形狀,在與基板72的角對應的各2處具有倒角部。
另外,基板72具有:作為多個電容器元件C0~C9的公共的下部電極而發揮功能的電容器電極區域72A、以及用于外部電極引出的焊盤區域72B。電容器電極區域72A在本實施方式中包含:第1外部電極73的正下方的區域、以及第1外部電極73以及第2外部電極74之間的區域。電容器元件C0位于電容器電極區域72A中的第1外部電極73的正下方的區域,對于第1外部電極73直接電連接。另一方面,電容器元件C1~C9位于電容器電極區域72A中的第1外部電極73以及第2外部電極74之間的區域,經由多個熔斷器組件77而分別與第1外部電極73電連接。
在基板72,在電容器電極區域72A內,形成有多個溝槽76。在圖38中,為了明確,以斜陰影線示出了溝槽76。多個溝槽76選擇性地形成于電容器電極區域72A的一部分。由此,電容器電極區域72A還包含溝槽形成區域516和溝槽非形成區域517。溝槽形成區域516以及溝槽非形成區域517在本實施方式中按照對第1外部電極73以及第2外部電極74之間的區域進行2分割的方式,例如,與基板72的短邊方向彼此相鄰地形成。
在溝槽形成區域516中,多個溝槽76形成為彼此平行的條狀。各溝槽76在跨溝槽形成區域516以及溝槽非形成區域517的方向(在本實施方式中,基板72的短邊方向)上朝著溝槽非形成區域517延伸。多個溝槽76的間距、以及各溝槽76的深度或寬度等能按照芯片電容器71所要求的電容值來適當設計。
在基板72的表面,在電容器電極區域72A按照與基板72的表面相接的方式形成有電容膜(電介質膜)512。電容膜512跨電容器電極區域72A的全域而連續,其一表面以及另一面是對基板72的表面進行仿形(跟隨)而形成的。由此,多個溝槽76的內面被電容膜512覆蓋。另外,電容膜512在本實施方式中形成為使焊盤區域72B露出。在該露出的焊盤區域72B上,形成有下部電極膜511。下部電極膜511與基板72的焊盤區域72B直接電連接。
在電容膜512之上,形成有上部電極膜513。在圖38中,為了明確,著色示出了上部電極膜513。上部電極膜513具有:其表面平坦形成,且位于電容器電極區域72A的第1外部電極73以及第2外部電極74之間的區域的電容器電極區域;位于電容器電極區域72A的第1外部電極73的正下方的焊盤區域513B;以及配置于焊盤區域513B與電容器電極區域513A之間的熔斷器區域513C。
在電容器電極區域513A中,上部電極膜513被分割為多個電極膜部分531~539。在本實施方式中,各電極膜部分531~539當中,電極膜部分534~539配置于溝槽形成區域516,電極膜部分531~533配置于溝槽非形成區域517。配置于溝槽形成區域516的電極膜部分534~539形成為矩形形狀,從熔斷器區域513C起橫跨多個溝槽76地朝著第2外部電極74帶狀地延伸。換言之,多個溝槽76分別跨多個電極膜部分534~539地與它們正交。由此,各溝槽76被至少2個電容器元件C4~C9共有。
多個電極膜部分534~539以多種對置面積夾持電容膜512而與基板72的電容器電極區域513A對置。更具體而言,電極膜部分534~539相對于電容器電極區域513A的、與基板72的主面垂直的俯視下的外觀上的對置面積可以規定為1∶2∶4∶8∶16∶32。即,多個電極膜部分534~539包含對置面積不同的多個電極膜部分,更具體而言,包含具有被設定為呈公比為2的等比數列的對置面積的多個電極膜部分534~539。另外,多個電極膜部分534~539在溝槽76被埋設于電容膜512的內側,在各溝槽76也夾持電容膜512而與電容器電極區域513A對置。
由此,由各電極膜部分534~539和夾持電容膜512而對置的基板72分別構成的多個電容器元件C4~C9包含具有彼此不同的電容值的多個電容器元件。在電極膜部分534~539的對置面積之比如前所述的情況下,電容器元件C4~C9的電容值之比等于該對置面積之比,成為1∶2∶4∶8∶16∶32。即,多個電容器元件C4~C9將包含電容值被設定為呈公比為2的等比數列的多個電容器元件C4~C9。
在本實施方式中,電極膜部分534~536形成為寬度相等、且長度之比設定為1∶2∶4的帶狀。另外,電極膜部分536~539形成為長度相等、且寬度之比被設定為1∶2∶4∶8的帶狀。電極膜部分536~539延伸形成為跨從電容器電極區域72A的第1外部電極73側的端緣起至第2外部電極74側的端緣為止的范圍,電極膜部分534,535形成得比其短。
另一方面,配置于溝槽非形成區域517的電極膜部分531~533形成為L字形。在是像電極膜部分534~539那樣形成為帶狀的構成的情況下,如圖38所示,會在溝槽形成區域516內產生不能作為電容器元件利用的區域,不能有效地活用小的基板72上的受限的區域。為此,通過像電極膜部分531~533那樣設為L字形,能對溝槽非形成區域517內有效地活用,能以更寬的范圍來設定芯片電容器71的電容值。此外,這樣的L字形電極還能應用于配置于溝槽形成區域516的電極膜部分534~539。反之,可以將配置于溝槽非形成區域517的電極膜部分531~533形成為帶狀。
焊盤區域513B形成為與第1外部電極73為大致相似形,具有包含與基板72的角部對應的2個倒角部的大致矩形的平面形狀。如圖39所示,焊盤區域513B中的上部電極膜513的上表面與第1外部電極73相接。焊盤區域513B中的上部電極膜513作為電極膜部分540發揮功能。電極膜部分540夾持電容膜512而與基板72的電容器電極區域72A對置。電極膜部分540、電容膜512以及基板72的電容器電極區域72A構成了前述的電容器元件C0。
根據該構成,不僅在該基板72的表面側形成有電容器構造(電容器元件C1~C9),而且在第1外部電極73正下方的區域也形成有電容器構造(電容器元件C0)。故而,在芯片電容器71中,還利用了第1外部電極73的正下方的區域,謀求了電容值的增大。由此,能最大限度地利用基板72的表面的面積來謀求大電容化,因此能提供兼顧了小型化以及大電容化的芯片電容器71。
熔斷器區域513C包含沿焊盤區域513B的所述1個長邊而排列的多個熔斷器組件77。熔斷器組件77由與上部電極膜513的焊盤區域513B相同的材料來一體形成。多個電極膜部分531~539與1個或多個熔斷器組件77一體形成,并經由這些熔斷器組件77與焊盤區域513B連接,且經由該焊盤區域513B與第1外部電極73電連接。面積較小的電極膜部分531~537通過一個熔斷器組件77而與焊盤區域513B連接,面積較大的電極膜部分538,539通過多個熔斷器組件77而與焊盤區域513B連接。不需要使用全部的熔斷器組件77,在本實施方式中,一部分的熔斷器組件77處于未使用狀態。
熔斷器組件77包含:用于與焊盤區域513B進行連接的第1幅寬部77A和用于與電極膜部分531~539進行連接的第2幅寬部77B;以及對第1以及第2幅寬部77A、77B之間進行連接的幅窄部77C。幅窄部77C構成為能通過激光進行切斷(熔斷)。由此,能將電極膜部分531~539當中不需要的電極膜部分通過熔斷器組件77的切斷而從第1以及第2外部電極73、74電氣式隔出。
盡管在圖38以及圖40中省略了圖示,但如圖39所示,包含上部電極膜513的表面在內的芯片電容器71的表面被鈍化膜79覆蓋。鈍化膜79例如由氮化膜構成,形成為:不僅在芯片電容器71的上表面,而且延伸至基板72的側面,覆蓋該側面。進而,在鈍化膜79之上,形成有由聚酰亞胺樹脂等構成的樹脂膜510。樹脂膜510形成為:覆蓋芯片電容器71的上表面,進而延伸至基板72的側面,覆蓋該側面上的鈍化膜79。
鈍化膜79以及樹脂膜510是保護芯片電容器71的表面的保護膜。在這些膜,在與第1外部電極73以及第2外部電極74對應的區域,分別形成有焊盤開口514,515。焊盤開口514,515分別按照使上部電極膜513的焊盤區域513B的一部分的區域、下部電極膜511的一部分的區域露出的方式貫通鈍化膜79以及樹脂膜510。
在焊盤開口514,515,分別埋入有第1外部電極73以及第2外部電極74。由此,第1外部電極73與上部電極膜513的焊盤區域513B接合,第2外部電極74與下部電極膜511接合。第1以及第2外部電極73,74形成為從樹脂膜510的表面突出。由此,能將芯片電容器71相對于安裝基板進行倒裝芯片接合。
圖41是表示芯片電容器71的內部的電氣構成的電路圖。在第1外部電極73與第2外部電極74之間并聯連接有多個電容器元件C0~C9。在各電容器元件C1~C9與第1外部電極73之間,串聯插入有由一個或多個熔斷器組件77分別構成的熔斷器F1~F9。另一方面,在電容器元件C0與第1外部電極73之間,未插入熔斷器,電容器元件C0對第1外部電極73直接連接。
在將熔斷器F1~F9全部進行了連接時,芯片電容器71的電容值等于電容器元件C1~C9的電容值的總和。若切斷從多個熔斷器F1~F9中選擇出的1個或2個以上的熔斷器,則與該切斷出的熔斷器對應的電容器元件被隔出,芯片電容器71的電容值減少該隔出的電容器元件的電容值那么多。在將熔斷器F1~F9的全部切斷了的情況下,芯片電容器71的電容值成為電容器元件C0的電容值。
為此,若對下部電極膜511與焊盤區域513B之間的電容值(電容器元件C1~C9的總電容值)進行測量,并在其后以激光來熔斷根據期望的電容值而從熔斷器F1~F9中適當地選擇出的一個或多個熔斷器,則能進行向期望的電容值的契合(激光微調)。尤其是,若電容器元件C1~C8的電容值被設定為呈公比為2的等比數列,則能以與處于最小的電容值(該等比數列的初項的值)的電容器元件C1的電容值對應的精度而實現向目標的電容值的契合的微調整。
例如,電容器元件C1~C9的電容值可以規定如下。C0=5pF C1=0.25pF C2=0.5pF C3=1pF C4=2pF C5=4pF C6=8pF C7=16pF C8=32pF C9=64pF。在此情況下,能以0.25pF的最小契合精度來對芯片電容器71的電容進行微調整。另外,通過從熔斷器F1~F9中適當地選擇要切斷的熔斷器,能提供0.1pF~10pF之間的任意的電容值的芯片電容器71。
如上所述,根據本實施方式,在第1外部電極73以及第2外部電極74之間,設置有能由熔斷器F1~F9隔出的多個電容器元件C1~C9。進而,在第1外部電極73的正下方,設置有與第1外部電極73直接連接的電容器元件C0。電容器元件C1~C9包含不同的電容值的多個電容器元件,更具體而言,電容值被設定為呈等比數列的多個電容器元件。由此,通過從熔斷器F1~F9中選擇1個或多個熔斷器并以激光進行熔斷,能提供不變更設計就能對應多種電容值、且能準確地契合至期望的電容值的芯片電容器71。
而且,在基板72形成有多個溝槽76,對形成有該溝槽76的表面進行仿形地設置電容膜,由此形成了電容器構造(電容器元件C4~C9)。因此,在溝槽形成區域516中,基板72的表面積大于與基板72的主面垂直的俯視下的外觀上的表面積。與之相應,對基板72的表面進行仿形的電容膜512具有大的面積,因此電容器元件C4~C9能具有大的電容值。如此,能提供兼顧了基板72的小型化和大電容化的芯片電容器。
另外,基板72還兼作電容器構造(電容器元件C0~C9)公共的下部電極,因此在制造時,即使上部電極513相對于設計的位置形成得有些錯位,也能使上部電極513整體可靠地與下部電極(基板72)對置。故而,能使各電容器元件C0~C9的電容值的精度得以提高。另外,能使各電容器元件C0~C9的構造簡單。進而,能與溝槽76的形成同時地形成下部電極,因此還能簡化制造工序。
另外,上部電極膜513雖被埋設于溝槽76,但由于其表面形成得平坦,因此能使鈍化膜79以及樹脂膜510對上部電極膜513的成膜性得以提高。另外,溝槽76在多個電容器元件C4~C9被共有,因此能維持多個電容器元件C4~C9間的俯視下的外觀上的表面積的比率不變地,以相同的比率來增大各電容器構造的電容值。
進而,溝槽76選擇性地形成于基板72的電容器電極區域72A的一部分,因此期望大電容化的電容器元件(在本實施方式中,C4~C9)通過配置于溝槽形成區域516,能增大該電容器元件的電容值。另一方面,針對是小電容也可以的電容器元件(在本實施方式中,C1~C3),通過配置于溝槽非形成區域517來不使其大電容化,從而在切斷熔斷器來設計芯片電容器71的電容值之際,能作為用于對電容值進行微調整的要素來使用。
關于芯片電容器71的各部的細節,以下加入說明。基板72例如可以具有俯視下0.3mm×0.15mm、0.4mm×0.2mm、或0.2mm×0.1mm等的矩形形狀(優選為0.4mm×0.2mm以下的大小)。基板72的厚度可以是150μm左右。基板72例如可以是通過從背面側(未形成電容器元件C0~C9的表面)起的研削或研磨而被薄型化的基板。
下部電極膜511優選是導電性膜,尤其優選是金屬膜,例如可以是鋁膜。由鋁膜構成的下部電極膜511能通過濺射法來形成。上部電極膜513也同樣,優選由導電性膜,尤其優選由金屬膜構成,可以是鋁膜。由鋁膜構成的上部電極膜513能通過濺射法來形成。用于將上部電極膜513的電容器電極區域513A分割為電極膜部分531~539且將熔斷器區域513C整形為多個熔斷器組件77的圖案化能通過光刻以及蝕刻工序來執行。
電容膜512例如能由氮化硅膜構成,其膜厚能設為(例如)。電容膜512可以是通過等離子CVD(化學氣相生長)而形成的氮化硅膜。鈍化膜79例如能由氮化硅膜構成,例如能通過等離子CVD法來形成。其膜厚可以設為左右。樹脂膜510如前所述,能由聚酰亞胺膜以外的樹脂膜構成。
第1以及第2外部電極73,74例如可以由將與下部電極膜511或上部電極膜513相接的鎳層、層疊于該鎳層上的鈀層、以及層疊于該鈀層上的金層進行了層疊后的層疊構造膜構成,例如能以鍍覆法(更具體而言為無電解鍍覆法)來形成。鎳層有助于對下部電極膜511或上部電極膜513的緊貼性的提高,鈀層作為對上部電極膜或下部電極膜的材料與第1以及第2外部電極73,74的最上層的金的相互擴散進行抑制的擴散防止層發揮功能。
圖42是用于說明芯片電容器71的制造工序的一例的流程圖。通過將基板72從表面起進行蝕刻,來形成條狀的溝槽76(步驟S1)。接下來,例如通過等離子CVD法,從而將由氮化硅膜等構成的電容膜512形成于基板72上(步驟S2)。電容膜512以其一表面以及另一面對基板72的表面進行仿形而形成。在電容膜512的形成后,通過對電容膜512進行圖案化,從而露出基板72的焊盤區域72B。
接下來,例如通過濺射法,將由鋁膜構成的上部電極膜513以及下部電極膜511的材料形成于電容膜512的表面全域(步驟S3)。在露出了焊盤區域72B的部分,該電極膜的材料形成為與焊盤區域72B相接。上部電極膜513以及下部電極膜511的膜厚可以設為左右。接下來,在該上部電極膜513以及下部電極膜511的表面,通過光刻來形成與上部電極膜513以及下部電極膜511的最終形狀對應的抗蝕圖案(步驟S4)。
以該抗蝕圖案為掩模,對上部電極膜513以及下部電極膜511進行蝕刻,從而同時得到圖38等所示的圖案的上部電極膜513以及下部電極膜511(步驟S5)。上部電極膜513以及下部電極膜511的蝕刻例如能通過反應性離子蝕刻來進行。由此,上部電極膜513被整形為如下圖案:即,在電容器電極區域72A具有多個電極膜部分531~539,在熔斷器區域513C具有多個熔斷器組件77,并在與這些熔斷器組件77連接的焊盤區域513B具有電極膜部分540的圖案。用于上部電極膜513的圖案化的蝕刻既可以通過利用了磷酸等的蝕刻液的濕式蝕刻來進行,也可以通過反應性離子蝕刻來進行。在此,能將上部電極膜513的電極膜部分531~540與熔斷器組件77以相同的導電性材料的膜來形成,因此能將它們從同一膜進行圖案化來形成。由此,制造工序變得簡單。
其后,將檢查用探頭推到上部電極膜513的焊盤區域513B和下部電極膜511,來測量多個電容器元件C1~C9的總電容值(步驟S6)。基于該測量出的總電容值,對應于作為目的的芯片電容器71的電容值,來選擇要隔出的電容器元件,即要切斷的熔斷器(步驟S7)。
接著,如圖43A所示,在基板72上的整面例如形成由氮化膜構成的覆蓋膜518(步驟S8)。該覆蓋膜518的形成可以通過等離子CVD法來進行,例如可以形成膜厚左右的氮化硅膜。覆蓋膜518覆蓋經圖案化的上部電極膜513以及下部電極膜511,在未形成上部電極膜513以及下部電極膜511的區域覆蓋電容膜512。覆蓋膜518將在熔斷器區域513C覆蓋熔斷器組件77。
從該狀態起,進行用于熔斷熔斷器組件77的激光微調(步驟S9)。即,如圖43B所示,對構成根據所述總電容值的測量結果而選擇出的熔斷器的熔斷器組件77投射激光519,來熔斷該熔斷器組件77的幅窄部77C。由此,對應的電容器元件被從焊盤區域513B隔出。在對熔斷器組件77投射激光519時,基于覆蓋膜518的作用,在熔斷器組件77的附近蓄積激光519的能量,由此來熔斷熔斷器組件77。由此,能使芯片電容器71的電容值可靠地成為目的的電容值。
接下來,如圖43C所示,例如通過等離子CVD法,來使氮化硅膜沉積于覆蓋膜518上,形成鈍化膜79(步驟S10)。前述的覆蓋膜518在最終形態下,與鈍化膜79一體化,構成該鈍化膜79的一部分。在熔斷器的切斷后所形成的鈍化膜79進入到在熔斷器熔斷時同時被破壞了的覆蓋膜518的開口內,保護熔斷器組件77的切斷面。因此,鈍化膜79能防止在熔斷器組件77的切斷處進入異物或浸入水分。鈍化膜79整體上例如可以形成為具有左右的膜厚。
接下來,在鈍化膜79上形成在要形成第1以及第2外部電極73,74的位置上具有貫通孔的抗蝕圖案(步驟S11)。以該抗蝕圖案為掩模來進行鈍化膜79的蝕刻。由此,將形成使下部電極膜511露出的焊盤開口;以及使上部電極膜513在焊盤區域513B露出的焊盤開口(步驟S12)。鈍化膜79的蝕刻可以通過反應性離子蝕刻來進行。
接著,對整面涂敷樹脂膜(步驟S13)。作為樹脂膜,例如使用感光性的聚酰亞胺的涂敷膜。通過對于該樹脂膜,進行針對與所述焊盤開口對應的區域的曝光工序、以及其后的顯影工序,從而能進行基于光刻的樹脂膜的圖案化(步驟S14)。由此,形成將樹脂膜510以及鈍化膜79貫通了的焊盤開口514,515。其后,執行用于對樹脂膜進行硬化的熱處理(固化處理)(步驟S15),進而,在焊盤開口514,515內,例如通過無電解鍍覆法,來使第1外部電極73以及第2外部電極74生長(步驟S16)。如此,得到圖38等所示的構造的芯片電容器71。
在利用了光刻工序的上部電極膜513的圖案化中,能精度良好地形成微小面積的電極膜部分531~540,進而能形成精細的圖案的熔斷器組件77。而且,在上部電極膜513的圖案化之后,經過總電容值的測量,來決定要切斷的熔斷器。通過對該決定出的熔斷器進行切斷,能得到準確地契合至期望的電容值的芯片電容器71。
圖44是用于說明第4參考例的第2實施方式所涉及的芯片電容器520的構成的俯視圖。在圖44中,對與前述的圖38所示的各部對應的部分賦予同一參照標號來表示。在前述的第1實施方式中,配置于溝槽形成區域516的上部電極膜513的電極膜部分536~539各自形成為被設定成期望的寬度的1個帶狀。在此情況下,電極膜部分536~539的寬度彼此不同,因此在對上部電極膜513進行蝕刻來完成至最終形狀之際(圖42的步驟S4,S5),上部電極膜513當中要以蝕刻來去除的區域會分布不規則。故而,有時會發生蝕刻的偏差。
為此,在圖44所示的實施方式中,多個電極膜部分536~539各自被分割為彼此同一寬度的電極膜部分546~549(在本實施方式中,與電極膜部分534~536為同一寬度)。而且,電極膜部分536~539間的面積的比率分別通過電極膜部分546~549的個數的增減來進行了調整。由此,上部電極膜513當中要以蝕刻來去除的區域等間隔地規則分布,因此能減少蝕刻的偏差。
本實施方式所涉及的芯片電容器520的制造工序與圖42所示的工序實質上相同。但在上部電極膜513的圖案化(步驟S4,S5)中,電容器電極區域513A被分割為圖44所示的形狀的多個電極膜部分546~549。圖45是用于說明第4參考例的第3實施方式所涉及的芯片電容器521的構成的斷面圖。圖46是將圖45的芯片電容器521的一部分的構成分離出來表示的分解立體圖。在圖45以及圖46中,對與在前述的圖39以及圖40所示的各部對應的部分賦予同一參照標號來表示。
盡管在前述的第1實施方式中,基板72兼有電容器元件C0~C9的下部電極的功能,但下部電極也可以如圖45以及圖46所示構成為:使作為導電性膜的下部電極膜522形成為其一表面以及另一面對基板72的表面進行仿形(跟隨)。作為基板72的材料,既可以使用以硅基板為代表的半導體基板,也可以使用玻璃基板,還可以使用樹脂薄膜。
在此情況下,使一表面以及另一表面對基板72的表面進行仿形而形成絕緣膜78,在絕緣膜78的表面形成有下部電極膜522。下部電極膜522更具體而言,下部電極膜522具有:作為電容器元件C1~C9的公共的下部電極而發揮功能的電容器電極區域522A、以及用于外部電極引出的焊盤區域522B。由此,多個溝槽76的內面被由絕緣膜78、下部電極膜522以及電容膜512構成的層疊膜覆蓋。此外,絕緣膜78可以是氧化硅膜等的氧化膜。其膜厚可以是左右。
進而,在本實施方式中,上部電極膜513的電容器電極區域513A形成為跨大致全域而連續的連續膜圖案,另一方面,下部電極膜522的電容器電極區域522A被分割為多個電極膜部分541~549。電極膜部分541~549可以形成為與第1實施方式中的電極膜部分531~539同樣的形狀以及面積比。如此,由電極膜部分541~549、電容膜512、以及上部電極膜513來構成了多個電容器元件。該多個電容器元件的至少一部分構成了電容值不同的(例如各電容值被設定為呈等比數列)電容器元件群。
下部電極膜522進而在電容器電極區域522A與焊盤區域522B之間具有熔斷器區域522C。在熔斷器區域522C,與第1實施方式的熔斷器組件77同樣的多個熔斷器組件523沿焊盤區域522B排列成一列。各電極膜部分541~549經由一個或多個熔斷器組件523而與焊盤區域522B連接。
基于這樣的構成,電極膜部分541~549也以彼此不同的對置面積與上部電極膜513對置,它們通過切斷熔斷器組件523而能分個隔出。因此,得到與第1實施方式的情況同樣的效果。尤其是,通過形成為使多個電極膜部分541~549的至少一部分以被設定為呈公比為2的等比數列的對置面積來與上部電極膜13對置,從而與第1實施方式的情況同樣地,能提供以高精度契合至需要的電容值的芯片電容器。
本實施方式所涉及的芯片電容器521的制造工序與圖42所示的工序實質上相同。但在電容膜512的形成(步驟S2)之前,先進行絕緣膜78的形成工序、下部電極膜522的形成工序、抗蝕圖案的形成工序以及下部電極膜522的蝕刻工序(步驟S1-2~1-5)。具體而言,在基板72形成了溝槽76(步驟S1)后,在基板72的表面,通過熱氧化法和/或CVD法來形成由氧化膜(例如氧化硅膜)構成的絕緣膜78(步驟S1-2)。接下來,例如通過濺射法,將由鋁膜構成的下部電極膜522形成于絕緣膜78的表面全域(步驟S1-3)。下部電極膜522的膜厚可以設為左右。接下來,在該下部電極膜的表面,通過光刻來形成與下部電極膜522的最終形狀對應的抗蝕圖案(步驟S1-4)。以該抗蝕圖案為掩模,對下部電極膜進行蝕刻,從而得到圖45以及圖46等所示的圖案的下部電極膜522(步驟S1-5)。下部電極膜511的蝕刻例如能通過反應性離子蝕刻來進行。其后,例如通過等離子CVD法,來將由氮化硅膜等構成的電容膜512形成于下部電極膜522上(步驟S2)。另外,在上部/下部電極膜的形成以及圖案化(步驟S3~S5)中不進行下部電極膜的形成、以及多個電極膜部分的形成,也不進行熔斷器組件的形成。進而,在激光微調(步驟S9)中,通過激光來切斷形成于下部電極膜522的熔斷器組件523。在激光微調之際,下部電極膜522被電容膜512覆蓋,因此能將該電容膜512用作用于蓄積激光的能量的覆蓋膜。因此,可以省略在前緊挨激光微調的覆蓋膜的形成(步驟S8)。
圖47是用于說明第4參考例的第4實施方式所涉及的芯片電容器524的構成的斷面圖。在圖47中,對與前述的圖39所示的各部對應的部分賦予同一參照標號來表示。在前述的第1實施方式中,第2外部電極74隔著下部電極膜511而被配置于基板72的表面側。在此情況下,如圖38以及圖39所示,基板72的焊盤區域72B不能作為電容器元件利用,不能對小的基板72上的受限的區域進行有效地活用。
為此,在圖47所示的實施方式中,按照與基板72的背面相接的方式形成有第2外部電極525。基于該構成,基板72的焊盤區域72B也能作為上部電極膜513的形成空間來有效利用。其結果,能最大限度地利用基板72的表面的面積,因此能謀求進一步的大電容化。另外,第1外部電極73以朝向上方的面朝上姿勢(第2外部電極525朝向下方的姿勢)將芯片電容器524在電路基板搭載多個來進行封裝,從而能實現具備多個芯片電容器524(多芯片)的半導體裝置。在此情況下,第1外部電極73例如通過引線鍵合來與電路基板的電路電連接即可。
本實施方式所涉及的芯片電容器524的制造工序與圖42所示的工序實質上相同。但在步驟S3~S5中,僅形成上部電極膜513,在多個電容器元件C1~C9的總電容值的測量(步驟S6)之際,將檢查用探頭推到上部電極膜513的焊盤區域513B和基板72的背面。而且,第2外部電極525在第1外部電極73的生長后例如通過濺射法來形成。
盡管以上針對第4參考例的實施方式進行了說明,但第4參考例還能以其他的形態來實施。例如,盡管在前述的實施方式中示出了上部電極膜以及下部電極膜當中的一者被分割為多個電極膜的構成,但上部電極膜以及下部電極膜兩者也可以均被分割為多個電極膜部分。進而,盡管在前述的實施方式中示出了上部電極膜或下部電極膜與熔斷器組件一體化的例子,但也可以是由與上部電極膜或下部電極膜不同的導體膜來形成熔斷器組件。進而,盡管在前述的實施方式中示出了包括多個電容器元件具有呈公比r(0<r,r≠1)=2的等比數列的電容值的多個電容器元件的例子,但該等比數列的公比也可以是2以外的數。另外,盡管在圖45以及圖46所示的實施方式中,在基板72的表面形成有絕緣膜78,但只要基板72是絕緣性的基板,也還能省略絕緣膜78。
此外,能在所述(1)第4參考例所涉及的發明的特征中所記載的事項的范圍內實施各種設計變更。例如,將在各特征D1~D22中未確定的制造的工序進行變更、省去、追加后的技術,也包含在第4參考例的范圍內。<第5參考例所涉及的發明>(1)第5參考例所涉及的發明的特征例如,第5參考例所涉及的發明的特征是以下的E1~E22。(E1)一種芯片電容器,包含:基板;配置于基板的一表面側的第1外部電極;配置于基板的一表面側的第2外部電極;從所述第1外部電極以及所述第2外部電極之間的區域起延伸至所述第2外部電極與所述基板之間而形成于所述基板的一表面側、且具有與所述第1外部電極相接的上表面的下部電極膜;從所述第1外部電極以及所述第2外部電極之間的區域起延伸至所述第2外部電極與所述基板之間而形成于所述下部電極膜上的電容膜;以及從所述第1外部電極以及所述第2外部電極之間的區域起延伸至所述第2外部電極與所述基板之間而形成于所述電容膜上并與所述下部電極膜對置、且具有與所述第2外部電極相接的上表面的上部電極膜。
根據E1記載的發明,第1外部電極以及第2外部電極均配置于基板的一表面側。另外,在該基板的一表面側,配置有包含下部電極膜、電容膜以及上部電極膜在內的電容器構造。基于該構成,在第2外部電極與基板之間,進入有下部電極膜、電容膜以及上部電極膜,在第2外部電極正下方的區域還形成有電容器構造。故而,還利用第2外部電極的正下方的區域,謀求了電容值的增大。由此,能最大限度地利用基板的一表面的面積來謀求大電容化,因此能提供兼顧了小型化以及大電容化的芯片電容器。(E2)所述上部電極膜以及所述下部電極膜的至少任一者被分割為多個電極膜部分,包含所述多個電極膜部分每一個在內的多個電容器元件將形成于所述基板上的、E1中記載的芯片電容器。
根據E2記載的發明,通過將上部電極膜以及下部電極膜的至少任一者分割為多個電極膜部分,從而各電極膜部分與另一者的電極膜對置,由此多個電容器元件將被設置于基板上。(E3)能將所述多個電容器元件分別隔出的多個熔斷器形成于所述基板上的、E2中記載的芯片電容器。
在E3記載的芯片電容器中,通過選擇一個或多個熔斷器來切斷,能容易且迅速地對應多種電容值。換言之,能對多種電容值的芯片電容器應用公共的設計。(E4)所述多個電容器元件具有彼此不同的電容值的、E3中記載的芯片電容器。
根據E4記載的發明,通過對電容值不同的多個電容器元件進行組合,能以公共的設計實現各種電容值的芯片電容器。(E5)所述多個電容器元件的電容值被設定為呈等比數列的、E4中記載的芯片電容器。根據E5記載的發明,通過適當地選擇要連接于第1外部電極以及第2外部電極之間的多個電容器元件,能將芯片電容器的電容值準確地契合至期望的電容值。例如,通過將所述等比數列的公比設為2,能以該等比數列的初項(在該數列內為最小值的項)的精度來契合芯片電容器的電容值。(E6)還包含將所述多個熔斷器當中的至少一個切斷的熔斷器切斷工序的、E3中記載的芯片電容器的制造方法。
根據E6記載的發明,契合了電容值的芯片電容器存在1個或多個熔斷器被切斷的情況。通過熔斷器的切斷,能選擇連接于第1外部電極以及第2外部電極之間的電容器元件,由此,能實現需要的電容值的芯片電容器。(E7)所述上部電極膜或所述下部電極膜與所述熔斷器是以相同的導電性材料的膜形成的、E3~E6的任一項中記載的芯片電容器。
根據E7記載的發明,能將上部電極膜或下部電極膜與熔斷器以公共的導電性材料膜來構成。而且,通過將上部電極膜或下部電極膜的各電極膜部分所對應的熔斷器切斷,能隔出該電極膜部分(電容器元件)。(E8)所述上部電極膜在所述第1外部電極以及所述第2外部電極之間的區域具有被分離出的多個上部電極膜部分,所述多個上部電極膜部分經由多個熔斷器而分別與所述第2外部電極電連接,所述下部電極膜形成于避開了所述熔斷器的正下方的區域的區域的、E1中記載的芯片電容器。
根據E8記載的發明,例如在通過照射激光來切斷熔斷器的情況下,即使基于切斷而產生了的碎片到達了熔斷器的正下方的區域,在該區域也不存在下部電極膜。因此,能避免因該碎片而造成在上部電極膜部與下部電極膜之間發生短路或對下部電極膜造成腐蝕這樣的不良狀況。另外,由于下部電極膜形成于避開了熔斷器的正下方的區域(被照射激光的區域)的區域,因此在切斷熔斷器之際,還能避免下部電極膜也被切斷從而下部電極膜受損這樣的不良狀況。(E9)所述多個上部電極膜部分以不同的對置面積來與所述下部電極膜對置的、E8中記載的芯片電容器。
根據E9記載的發明,與對置面積彼此不同的多個上部電極膜部分對應的多個電容器元件將具有彼此不同的電容值。由此,通過將它們適當地組合,能實現多種電容值的芯片電容器。更具體而言,通過切斷與選擇出的多個電容器元件以外的電容器元件對應的熔斷器并將它們從第1以及第2外部電極之間隔出,能構成具有需要的電容值的芯片電容器。(E10)所述多個上部電極膜部分的所述對置面積被設定為呈等比數列的、E9中記載的芯片電容器。
根據E10記載的發明,能將電容值被設定為呈等比數列的多個電容器元件設置于基板上。由此,能實現多種電容值的芯片電容器,且電容值的微調整也能通過熔斷器的切斷來進行。(E11)一種在基板上具有第1外部電極以及第2外部電極的芯片電容器的制造方法,包含:按照從所述第1外部電極以及所述第2外部電極之間的區域起延伸至所述第2外部電極與所述基板之間的方式在所述基板上形成下部電極膜的工序;按照從所述第1外部電極以及所述第2外部電極之間的區域起延伸至所述第2外部電極與所述基板之間的方式在所述下部電極膜上形成電容膜的工序;以及按照從所述第1外部電極以及所述第2外部電極之間的區域起延伸至所述第2外部電極與所述基板之間的方式在所述電容膜上形成與所述下部電極膜對置的上部電極膜的工序;按照與所述下部電極膜的上表面相接的方式形成所述第1外部電極的工序;以及按照與所述上部電極膜的上表面相接的方式形成所述第2外部電極的工序。
根據E11記載的發明,通過不僅在第1外部電極以及第2外部電極之間的區域,還在第2外部電極正下方的區域也形成電容器構造,從而謀求芯片電容器的電容值的增大,因此能提供兼顧了小型化以及大電容化的芯片電容器。(E12)所述上部電極膜以及所述下部電極膜的至少任一者被分割為多個電極膜部分,包含所述多個電極膜部分的每一個在內的多個電容器元件被形成于所述基板上的、E11中記載的芯片電容器的制造方法。
根據E11記載的發明,通過將上部電極膜以及下部電極膜的至少任一者分割為多個電極膜部分,能將在該分割出的電極膜部分與另一者的電極膜之間夾持電容膜的構造的多個電容器元件形成于基板上。(E13)還包含在所述基板上形成能將所述多個電容器元件分別隔出的多個熔斷器的工序的、E12中記載的芯片電容器的制造方法。
根據E13記載的發明,通過將根據需要的電容值而選擇出的熔斷器切斷,能在成為公共的設計的同時,制造多個電容值的芯片電容器。(E14)所述多個電容器元件形成為具有彼此不同的電容值的、E13中記載的芯片電容器的制造方法。
根據E14記載的發明,通過適當地選擇多個電容器元件來進行組合,能實現多種電容值。(E15)所述多個電容器元件的電容值被設定為呈等比數列的、E14中記載的芯片電容器的制造方法。根據E15記載的發明,通過適當地選擇多個電容器元件來進行組合,能實現多種電容值,且還能實現針對期望的電容值的微調整(契合)。例如,通過將所述等比數列的公比設為2,能以該等比數列的初項(在該數列內為最小值的項)的精度來契合芯片電容器的電容值。(E16)還包含將所述多個熔斷器當中的至少一個切斷的熔斷器切斷工序的、E13~E15的任一項中記載的芯片電容器的制造方法。
根據E16記載的發明,通過適當地選擇要切斷的熔斷器,能將芯片電容器的電容值契合至期望的電容值。即,通過適當地選擇要連接于第1以及第2外部電極的電容器元件,并切斷與除此以外的電容器元件對應的熔斷器,能制造契合至期望的電容值的芯片電容器。(E17)還包含對所述多個電容器元件的總電容值進行測量的工序、以及基于所述測量出的總電容值來選擇應進行所述切斷的熔斷器的工序,且在所述熔斷器切斷工序中,切斷選擇出的所述熔斷器的、E16中記載的芯片電容器的制造方法。
根據E17記載的發明,對多個電容器元件的總電容值進行測量,并基于其測量結果來選擇要切斷的熔斷器,因此能使芯片電容器的電容值可靠地成為目的的電容值。(E18)還包含在切斷了所述熔斷器后,形成覆蓋所述熔斷器的切斷部的保護膜的工序的、E16或E17中記載的芯片電容器的制造方法。
根據E18記載的發明,熔斷器的切斷部被保護膜覆蓋,因此能避免異物或水分對切斷部的侵入,故不僅能以公共的設計來實現多種電容值,而且能制造可靠性高的芯片電容器。(E19)將所述上部電極膜或所述下部電極膜與所述熔斷器以相同的導電性材料的膜來形成的、E13~E18的任一項中記載的芯片電容器的制造方法。
根據E19記載的發明,能將上部電極膜或下部電極膜的電極膜部分與熔斷器以相同的導電性材料的膜來形成,因此能將它們從同一膜進行圖案化而形成。由此,制造工序變得簡單。(E20)所述上部電極膜在所述第1外部電極以及所述第2外部電極之間的區域具有被分離出的多個上部電極膜部分,還包含形成將所述多個上部電極膜部分分別以可隔出的方式與所述第2外部電極連接的多個熔斷器的工序,所述下部電極膜形成于避開了所述熔斷器的正下方的區域的區域的、E11中記載的芯片電容器的制造方法。
根據E20記載的發明,例如在通過照射激光來切斷熔斷器的情況下,即使基于切斷而產生的碎片到達了熔斷器的正下方的區域,在該區域也不存在下部電極膜。因此,能避免因該碎片而造成在上部電極膜部與下部電極膜之間發生短路或對下部電極膜造成腐蝕這樣的不良狀況。另外,由于下部電極膜形成于避開了熔斷器的正下方的區域(被照射激光的區域)的區域,因此在切斷熔斷器之際,還能避免下部電極膜也被切斷從而下部電極膜受損這樣的不良狀況。(E21)所述多個上部電極膜部分形成為以不同的對置面積來與所述下部電極膜對置的、E20中記載的芯片電容器。
根據E21記載的發明,通過使多個上部電極膜部分以彼此不同的對置面積與下部電極膜對置,能將電容值不同的多個電容器元件形成于基板上。因此,通過適當地選擇不同的電容值的電容器元件來進行組合,能制造多種電容值的芯片電。(E22)所述多個上部電極膜部分的所述對置面積被設定為呈等比數列的、E21中記載的芯片電容器的制造方法。
根據E22記載的發明,通過使多個上部電極膜部分以彼此不同的對置面積來與下部電極膜對置,能將電容值不同的多個電容器元件形成于基板上。因此,通過適當地選擇不同的電容值的電容器元件來進行組合,能制造多種電容值的芯片電容器。(2)第5參考例所涉及的發明的實施方式以下,參照附圖來詳細說明第5參考例的實施方式。
圖48是第5參考例的第1實施方式所涉及的芯片電容器的俯視圖,圖49是其斷面圖,示出了從圖48的切斷面線XLIX-XLIX觀察的切斷面。進而,圖50是將所述芯片電容器的一部分的構成分離出來表示的分解立體圖。芯片電容器81具備:基板82、配置于基板82上(基板82的一表面82A側)的第1外部電極83、以及同樣配置于基板82上的第2外部電極84。基板82在本實施方式中,具有俯視下將四個角倒角后的矩形形狀。在基板82的長邊方向兩端部分別配置有第1外部電極83以及第2外部電極84。第1外部電極83以及第2外部電極84在本實施方式中具有在基板82的短邊方向上延伸的大致矩形的平面形狀,在與基板82的角對應的各2處具有倒角部。在基板82的一表面82A上,在第1外部電極83以及第2外部電極84之間的第1電容器配置區域85內,配置有多個電容器元件C1~C9。多個電容器元件C1~C9經由多個熔斷器組件87(熔斷器)而分別與第2外部電極84電連接。另外,在基板82上,在第2外部電極84的正下方(俯視下與第2外部電極84重疊的位置)的第2電容器配置區域85B,配置有電容器元件C0。電容器元件C0對于第2外部電極84直接電連接。在此,將第1電容器配置區域85A以及第2電容器配置區域85B的整體稱為“電容器配置區域85”。
如圖49以及圖50所示,在基板82的一表面82A形成有絕緣膜88,在絕緣膜88的表面形成有下部電極膜611。下部電極膜611跨電容器配置區域85的大致全域。故而,下部電極膜611形成為從第1電容器配置區域85A起延伸至第2外部電極84與基板82之間的第2電容器配置區域85B。進而,下部電極膜611形成為延伸至第1外部電極83的正下方的區域。更具體而言,下部電極膜611具有:在第1電容器配置區域85A作為電容器元件C1~C9的公共的下部電極而發揮功能的第1電容器電極區域611A;在第2電容器配置區域85B作為電容器元件C0的下部電極而發揮功能的第2電容器電極區域611B;以及用于外部電極引出的焊盤區域611C。第1電容器電極區域611A位于第1電容器配置區域85A,第2電容器電極區域611B位于第2電容器配置區域85B(第2外部電極84的正下方),焊盤區域611C位于第1外部電極83的正下方。焊盤區域611C的上表面611J與第1外部電極83相接。
在下部電極膜611,在第1電容器電極區域611A與第2電容器電極區域611B的交界,形成有多個開口616(參照圖50)。多個開口616被配置為沿著基板82的短邊方向而空出間隔(參照圖50)。各開口616將下部電極膜611在厚度方向上貫通。第1電容器電極區域611A和第2電容器電極區域611B在形成有開口616的區域不連續(參照圖49),但在未形成開口616的區域連續(參照圖50)。
在電容器配置區域85按照覆蓋下部電極膜611(第1電容器電極區域611A以及第2電容器電極區域611B)的方式形成有電容膜(電介質膜)612。電容膜612跨第1電容器電極區域611A(第1電容器配置區域85A)以及第2電容器電極區域611B(第2電容器配置區域85B)的全域而連續。故而,電容膜612按照從第1電容器配置區域85A起延伸至第2外部電極84與基板82之間的第2電容器配置區域85B的方式形成于下部電極膜611上。電容膜612在本實施方式中還覆蓋電容器配置區域85外以及各開口616內的絕緣膜88。
在電容膜612之上,形成有上部電極膜613。在圖48中,為了明確,著色示出了上部電極膜613。上部電極膜613具有:位于第1外部電極83以及第2外部電極84之間的第1電容器配置區域85A的電容器電極區域613A;位于第2外部電極84的正下方(第2電容器配置區域85B)的焊盤區域613B;以及配置于電容器電極區域613A與焊盤區域613B之間的熔斷器區域613C。故而,上部電極膜613按照從第1電容器配置區域85A起延伸至第2外部電極84與基板82之間的第2電容器配置區域85B的方式形成于電容膜612上(參照圖49)。
在電容器電極區域613A中,上部電極膜613被分割(分離)為多個電極膜部分(上部電極膜部分)731~739。在本實施方式中,各電極膜部分731~739均形成為矩形形狀,從熔斷器區域613C起朝著第1外部電極83帶狀地延伸。多個電極膜部分731~739以多種對置面積夾持電容膜612而與下部電極膜611對置。更具體而言,電極膜部分731~739相對于下部電極膜611的對置面積可以規定為1∶2∶4∶8∶16∶32∶64∶128∶128。即,多個電極膜部分731~739包含對置面積不同的多個電極膜部分,更具體而言,包含具有被設定為呈公比為2的等比數列的對置面積的多個電極膜部分731~738(或731~737,739)。由此,由各電極膜部分731~739和夾持電容膜612而對置的下部電極膜611分別構成的多個電容器元件C1~C9包含具有彼此不同的電容值的多個電容器元件。在電極膜部分731~739的對置面積之比如前所述的情況下,電容器元件C1~C9的電容值之比等于該對置面積之比,成為1∶2∶4∶8∶16∶32∶64∶128∶128。即,多個電容器元件C1~C9將包含電容值被設定為呈公比為2的等比數列的多個電容器元件C1~C8(或C1~C7,C9)。
在本實施方式中,電極膜部分731~735形成為寬度相等、且長度之比被設定為1∶2∶4∶8∶16的帶狀。另外,電極膜部分735,736,737,738,739形成為長度相等、且寬度之比被設定為1∶2∶4∶8∶8的帶狀。電極膜部分735~739延伸形成為跨從第1電容器配置區域85A的第2外部電極84側的端緣起至第1外部電極83側的端緣為止的范圍,電極膜部分731~734形成得比其短。
焊盤區域613B形成為與第2外部電84為大致相似形,具有包含與基板82的角部對應的2個倒角部的大致矩形的平面形狀。如圖49所示,焊盤區域613B中的上部電極膜613的上表面613D與第2外部電極84相接。焊盤區域613B中的上部電極膜613作為電極膜部分740而發揮功能。電極膜部分740夾持電容膜612而與第2電容器電極區域611B中的下部電極膜611對置。電極膜部分740、電容膜612以及第2電容器電極區域611B中的下部電極膜611構成了前述的電容器元件C0。作為一例,電極膜部分740相對于下部電極膜611的對置面積是電極膜部分738或電極膜部分739相對于下部電極膜611的對置面積的約2倍(參照圖48),電容器元件C0的電容值是電容器元件C8或電容器元件C9的電容值的約2倍。
根據該構成,不僅在該基板82的一表面82A側形成有電容器構造(電容器元件C1~C9),而且在第2外部電極84正下方的區域也形成有電容器構造(電容器元件C0)。故而,在芯片電容器81中,還利用第2外部電極84的正下方的區域,謀求了電容值的增大。由此,能最大限度地利用基板82的一表面82A的面積來謀求大電容化,因此能提供兼顧了小型化以及大電容化的芯片電容器81。
熔斷器區域613C沿焊盤區域613B的一個長邊(相對于基板82的周緣為內方側的長邊)進行了配置。熔斷器區域613C包含沿焊盤區域613B的所述1個長邊而排列的多個熔斷器組件87。熔斷器組件87的數目與前述的下部電極膜611的開口616的數目一致(參照圖50)。1個熔斷器組件87的正下方有1個開口616。故而,下部電極膜611形成于避開了熔斷器組件87的正下方的區域(開口616)的區域。
熔斷器組件87是以與上部電極膜613的焊盤區域613B為相同的材料來一體形成的。多個電極膜部分731~739與1個或多個熔斷器組件87一體形成,經由這些熔斷器組件87與焊盤區域613B(電極膜部分740)連接,并經由該焊盤區域613B與第2外部電極84電連接。如圖48所示,面積較小的電極膜部分731~736通過一個熔斷器組件87而與焊盤區域613B連接,面積較大的電極膜部分737~739經由多個熔斷器組件87而與焊盤區域613B連接。不需要使用全部的熔斷器組件87,在本實施方式中,一部分的熔斷器組件87處于未使用狀態。
熔斷器組件87包含:用于與焊盤區域613B進行連接的第1幅寬部87A和用于與電極膜部分731~739進行連接的第2幅寬部87B;以及對第1以及第2幅寬部87A、87B之間進行連接的幅窄部87C。幅窄部87C構成為能通過激光進行切斷(熔斷)。由此,能將電極膜部分731~739當中不需要的電極膜部分通過熔斷器組件87的切斷而從第1以及第2外部電極83、84電氣式隔出。
盡管在圖48以及圖50中省略了圖示,但如圖49所示,包含上部電極膜613的表面在內的芯片電容器81的表面由鈍化膜89覆蓋。鈍化膜89例如由氮化膜構成,形成為:不僅在芯片電容器81的上表面,還延伸至基板82的側面,覆蓋該側面。進而,在鈍化膜89之上形成有由聚酰亞胺樹脂等構成的樹脂膜610。樹脂膜610形成為:覆蓋芯片電容器81的上表面,進而延伸至基板82的側面,覆蓋該側面上的鈍化膜89。
鈍化膜89以及樹脂膜610是對芯片電容器81的表面進行保護的保護膜。在這些膜,在與第1外部電極83以及第2外部電極84對應的區域分別形成有焊盤開口621,622。焊盤開口621,622分別按照使下部電極膜611的焊盤區域611C的一部分的區域、上部電極膜613的焊盤區域613B的一部分的區域露出的方式貫通鈍化膜89以及樹脂膜610。進而,在本實施方式中,與第1外部電極83對應的焊盤開口621還貫通電容膜612。
在焊盤開口621,622,分別埋入有第1外部電極83以及第2外部電極84。由此,第1外部電極83與下部電極膜611的焊盤區域611C接合,第2外部電極84與上部電極膜613的焊盤區域613B接合。第1以及第2外部電極83,84形成為從樹脂膜610的表面突出。由此,能將芯片電容器81相對于安裝基板進行倒裝芯片接合。
圖51是表示芯片電容器81的內部的電氣構成的電路圖。在第1外部電極83與第2外部電極84之間并聯連接有多個電容器元件C0~C9。在各電容器元件C1~C9與第2外部電極84之間,串聯插入有由一個或多個熔斷器組件87分別構成的熔斷器F1~F9。另一方面,在電容器元件C0與第2外部電極84之間,未插入熔斷器,電容器元件C0對第2外部電極84直接連接。
在將熔斷器F1~F9全部進行了連接時,芯片電容器81的電容值等于電容器元件C0~C9的電容值的總和。若切斷從多個熔斷器F1~F9中選擇出的1個或2個以上的熔斷器,則與該切斷出的熔斷器對應的電容器元件被隔出,芯片電容器81的電容值減少該隔出的電容器元件的電容值那么多。在將熔斷器F1~F9的全部進行了切斷的情況下,芯片電容器81的電容值成為電容器元件C0的電容值。
為此,若對焊盤區域611C,613B之間的電容值(電容器元件C0~C9的總電容值)進行測量,并在其后以激光來熔斷根據期望的電容值而從熔斷器F1~F9中適當地選擇出的一個或多個熔斷器,則能進行向期望的電容值的契合(激光微調)。尤其是,若電容器元件C1~C8的電容值被設定為呈公比為2的等比數列,則能以與處于最小的電容值(該等比數列的初項的值)的電容器元件C1的電容值對應的精度而實現向目標的電容值的契合的微調整。
例如,電容器元件C0~C9的電容值可以規定如下。C0=8pF C1=0.03125pF C2=0.0625pF C3=0.125pF C4=0.25pF C5=0.5pF C6=1pF C7=2pF C8=4pF C9=4pF。在此情況下,能以0.03125pF的最小契合精度來對芯片電容器81的電容進行微調整。另外,通過從熔斷器F1~F9中適當地選擇要切斷的熔斷器,能提供10pF~18pF之間的任意的電容值的芯片電容器81。
如上所述,根據本實施方式,在第1外部電極83以及第2外部電極84之間,設置有能由熔斷器F1~F9隔出的多個電容器元件C1~C9。進而,在第2外部電極84的正下方,設置有與第2外部電極84直接連接的電容器元件C0。電容器元件C1~C9包含不同的電容值的多個電容器元件,更具體而言,包含電容值被設定為呈等比數列的多個電容器元件。由此,通過從熔斷器F1~F9中選擇1個或多個熔斷器并以激光進行熔斷,能提供不變更設計就能對應多種電容值、且能準確地契合至期望的電容值的芯片電容器81。
關于芯片電容器81的各部的細節,以下加入說明。參照圖48,基板82例如可以具有俯視下0.3mm×0.15mm、0.4mm×0.2mm、或0.2mm×0.1mm等的矩形形狀(優選為0.4mm×0.2mm以下的大小)。電容器配置區域85大致成為具有相當于基板82的短邊的長度的一邊的正方形區域。基板82的厚度可以是150μm左右。參照圖49,基板82例如可以是通過從背面側(未形成電容器元件C0~C9的表面)起的研削或研磨而被薄型化的基板。作為基板82的材料,既可以使用以硅基板為代表的半導體基板,也可以使用玻璃基板,還可以使用樹脂薄膜。
絕緣膜88可以是氧化硅膜等的氧化膜。其膜厚可以是左右。下部電極膜611優選為導電性膜,尤其優選為金屬膜,例如可以是鋁膜。由鋁膜構成的下部電極膜611能通過濺射法來形成。上部電極膜613也同樣,優選由導電性膜,尤其優選由金屬膜構成,可以是鋁膜。由鋁膜構成的上部電極膜613能通過濺射法來形成。用于將上部電極膜613的電容器電極區域613A分割為電極膜部分731~739、且在焊盤區域613B形成電極膜部分740、進而將熔斷器區域613C整形為多個熔斷器組件87的圖案化能通過光刻以及蝕刻工序來進行。
電容膜612例如能由氮化硅膜構成,其膜厚能設為(例如)。電容膜612可以是通過等離子CVD(化學氣相生長)而形成的氮化硅膜。鈍化膜89例如能由氮化硅膜構成,例如能通過等離子CVD法來形成。其膜厚可以設為左右。樹脂膜610如前所述,能由聚酰亞胺膜以外的樹脂膜構成。
第1以及第2外部電極83,84例如可以由將與下部電極膜611或上部電極膜613相接的鎳層、層疊于該鎳層上的鈀層、以及層疊于該鈀層上的金層進行了層疊后的層疊構造膜構成,例如能以鍍覆法(更具體而言為無電解鍍覆法)來形成。鎳層有助于對下部電極膜611或上部電極膜613的緊貼性的提高,鈀層作為對上部電極膜或下部電極膜的材料與第1以及第2外部電極83,84的最上層的金的相互擴散進行抑制的擴散防止層發揮功能。
圖52是用于說明芯片電容器81的制造工序的一例的流程圖。在基板82的表面,通過熱氧化法和/或CVD法,來形成由氧化膜(例如氧化硅膜)構成的絕緣膜88(步驟S1)。接下來,例如通過濺射法,將由鋁膜構成的下部電極膜611形成于絕緣膜88的表面全域(步驟S2)。下部電極膜611的膜厚可以設為左右。接下來,在該下部電極膜的表面,通過光刻來形成與下部電極膜611的最終形狀對應的抗蝕圖案(步驟S3)。將該抗蝕圖案作為掩模,對下部電極膜進行蝕刻,從而得到圖48等所示的具有開口616(參照圖50)的圖案的下部電極膜611(步驟S4)。下部電極膜611的蝕刻例如能通過反應性離子蝕刻來進行。
接下來,例如通過等離子CVD法,在下部電極膜611上形成由氮化硅膜等構成的電容膜612(步驟S5)。在未形成下部電極膜611的區域(開口616的內側等),在絕緣膜88的表面將形成電容膜612。接著,在該電容膜612之上形成上部電極膜613(步驟S6)。上部電極膜613例如由鋁膜構成,能通過濺射法來形成。其膜厚可設為左右。接著,在上部電極膜613的表面,通過光刻來形成與上部電極膜613的最終形狀對應的抗蝕圖案(步驟S7)。通過以該抗蝕圖案為掩模的蝕刻,將上部電極膜613圖案化為最終形狀(參照圖48等)(步驟S8)。由此,上部電極膜613被整形為如下圖案:在電容器電極區域613A具有多個電極膜部分731~739,在熔斷器區域613C具有多個熔斷器組件87,并具有與這些熔斷器組件87連接的焊盤區域613B,且在焊盤區域613B具有電極膜部分740。用于上部電極膜613的圖案化的蝕刻既可以通過利用了磷酸等的蝕刻液的濕式蝕刻來進行,也可以通過反應性離子蝕刻來進行。在此,由于能將上部電極膜613的電極膜部分731~740與熔斷器組件87以相同的導電性材料的膜來形成,因此能將它們從同一膜進行圖案化來形成。由此,制造工序變得簡單。
其后,將檢查用探頭推到上部電極膜613的焊盤區域613B和下部電極膜611的焊盤區域611C,來測量多個電容器元件C0~C9的總電容值(步驟S9)。基于該測量出的總電容值,對應于作為目的的芯片電容器81的電容值,來選擇要隔出的電容器元件,即要切斷的熔斷器(步驟S10)。
接著,如圖53A所示,在基板82上的整面例如形成由氮化膜構成的覆蓋膜626(步驟S11)。該覆蓋膜626的形成可以通過等離子CVD法來進行,例如可以形成膜厚左右的氮化硅膜。覆蓋膜626覆蓋經圖案化的上部電極膜613,在未形成上部電極膜613的區域覆蓋電容膜612。覆蓋膜626將在熔斷器區域613C覆蓋熔斷器組件87。
從該狀態起,進行用于熔斷熔斷器組件87的激光微調(步驟S12)。即,如圖53B所示,對構成根據所述總電容值的測量結果而選擇出的熔斷器的熔斷器組件87投射激光627,來熔斷該熔斷器組件87的幅窄部87C。由此,對應的電容器元件被從焊盤區域613B隔出。在對熔斷器組件87投射激光627時,基于覆蓋膜626的作用,在熔斷器組件87的附近蓄積激光627的能量,由此來熔斷熔斷器組件87。由此,能使芯片電容器81的電容值可靠地成為目的的電容值。
在此,如前所述,下部電極膜611形成于避開了熔斷器組件87的正下方的區域(開口616)的區域。故而,在通過激光627來切斷熔斷器組件87的情況下,即使基于切斷而產生的碎片到達了熔斷器組件87的正下方的區域,在該區域也不存在下部電極膜611。因此,能避免因該碎片而造成在上部電極膜部613與下部電極膜611之間發生短路或對下部電極膜611造成腐蝕這樣的不良狀況。另外,由于下部電極膜611形成于避開了熔斷器組件87的正下方的區域(被照射激光的區域)的區域,因此在切斷熔斷器組件87之際,還能避免下部電極膜611也被切斷從而下部電極膜611受損這樣的不良狀況。
接下來,如圖53C所示,例如通過等離子CVD法,來使氮化硅膜沉積于覆蓋膜626上,形成鈍化膜89(步驟S13)。前述的覆蓋膜626在最終形態下,與鈍化膜89一體化,構成該鈍化膜89的一部分。在熔斷器的切斷后所形成的鈍化膜89進入到在熔斷器熔斷時同時被破壞了的覆蓋膜626的開口內,覆蓋熔斷器組件87的切斷面來進行保護。因此,鈍化膜89能防止在熔斷器組件87的切斷處進入異物或浸入水分。由此,能制造可靠性高的芯片電容器81。鈍化膜89整體上例如可以形成為具有左右的膜厚。
接下來,在鈍化膜89上形成在要形成第1以及第2外部電極83,84的位置上具有貫通孔的抗蝕圖案(步驟S14)。以該抗蝕圖案為掩模來進行鈍化膜89的蝕刻。由此,將形成使下部電極膜611在焊盤區域611C露出的焊盤開口;以及使上部電極膜613在焊盤區域613B露出的焊盤開口(步驟S15)。鈍化膜89的蝕刻可以通過反應性離子蝕刻來進行。在鈍化膜89的蝕刻之際,同樣由氮化膜形成的電容膜612也將開口,由此,下部電極膜611的焊盤區域611C將露出。
接著,對整面涂敷樹脂膜(步驟S16)。作為樹脂膜,例如使用感光性的聚酰亞胺的涂敷膜。通過對于該樹脂膜,進行針對與所述焊盤開口對應的區域的曝光工序、以及其后的顯影工序,從而能進行基于光刻的樹脂膜的圖案化(步驟S17)。由此,形成將樹脂膜610以及鈍化膜89貫通了的焊盤開口621,622。其后,執行用于對樹脂膜進行硬化的熱處理(固化處理)(步驟S18),進而,在焊盤開口621,622內,例如通過無電解鍍覆法,來使第1外部電極83以及第2外部電極84生長(步驟S19)。如此,得到圖48等所示的構造的芯片電容器81。
在利用了光刻工序的上部電極膜613的圖案化中,能精度良好地形成微小面積的電極膜部分731~740,進而能形成精細的圖案的熔斷器組件87。而且,在上部電極膜613的圖案化之后,經過總電容值的測量,來決定要切斷的熔斷器。通過對該決定出的熔斷器進行切斷,能得到準確地契合至期望的電容值的芯片電容器81。
另外,在該芯片電容器81中,通過將第2外部電極84的正下方也作為有效電容區來進行利用,從而不易受第2外部電極84與基板82之間的寄生電容的影響,能提供精度更高的芯片電容器81。圖54是用于說明第5參考例的第2實施方式所涉及的芯片電容器631的構成的俯視圖。在圖54中,對與前述的圖48所示的各部對應的部分賦予同一參照標號來表示。
在前述的第1實施方式中,上部電極膜613的電容器電極區域613A各自被分割為帶狀的電極膜部分731~739。在此情況下,如圖48所示,會在電容器配置區域85內產生不能作為電容器元件利用的區域,從而不能有效地活用小的基板82上的受限的區域。為此,在圖54所示的實施方式中,多個電極膜部分731~739被分割為L字形的電極膜部分741~749。由此,例如,圖54的構成中的電極膜部分749能以圖48的構成的電極膜部分739的1.5倍的面積與下部電極膜611對置。由此,在圖48的第1實施方式中,若設與電極膜部分739對應的電容器元件C9具有4pF的電容,則通過使用本實施方式中的電極膜部分749,電容器元件C9能具有6pF的電容。由此,能對電容器配置區域85內有效活用,以更寬的范圍來設定芯片電容器81的電容值。
本實施方式所涉及的芯片電容器631的制造工序與圖52所示的工序實質上相同。但在上部電極膜613的圖案化(步驟S7,S8)中,電容器電極區域613A被分割為圖54所示的形狀的多個電極膜部分741~749。圖55是用于說明第5參考例的第3實施方式所涉及的芯片電容器641的構成的分解立體圖,與在前述的第1實施方式的說明中用到的圖50同樣地表現了芯片電容器641的各部。
在第1實施方式中,下部電極膜611具有由跨電容器配置區域85的大致全域的連續圖案構成的第1電容器電極區域611A以及第2電容器電極區域611B,上部電極膜613的電容器電極區域613A被分割為多個電極膜部分731~739(參照圖50)。與此相對,在該第3實施方式中,上部電極膜613的電容器電極區域613A以及焊盤區域613B形成為跨電容器配置區域85的大致全域而連續的連續膜圖案,另一方面,下部電極膜611的電容器電極區域611A以及第2電容器電極區域611B被分割為多個電極膜部分751~759。電極膜部分751~759既可以形成為與第1實施方式中的電極膜部分731~739同樣的形狀以及面積比,也可以形成為與第2實施方式中的電極膜部分741~749同樣的形狀以及面積比。而且,電極膜部分751~759當中的至少任一者(在圖55中僅為電極膜部分759)在第2電容器電極區域611B延伸至第2外部電極84的正下方。如此,由電極膜部分751~759、電容膜612、以及上部電極膜613來構成了多個電容器元件。該多個電容器元件的至少一部分構成了電容值不同的(例如各電容值被設定為呈等比數列)電容器元件群。電極膜部分751~759依次構成了電容器元件C1~C9。圖55的電極膜部分759折彎成L字形,跨第2電容器配置區域85B的全域地形成。故而,能使電容器元件C9的電容值比電容器元件C8的電容值大,例如設為2倍。由此,與電容器元件C8,9的電容值相同的第1實施方式(參照圖48)不同,全部的電容器元件C1~C9的電容值能設定為呈等比數列。
下部電極膜611進而在第1電容器電極區域611A與焊盤區域611C之間具有熔斷器區域611D。在熔斷器區域611D,與第1實施方式的熔斷器組件87同樣的多個熔斷器組件647沿焊盤區域611C而排列成一列。各電極膜部分751~759經由一個或多個熔斷器組件647與焊盤區域611Cに連接。
基于這樣的構成,電極膜部分751~759也以彼此不同的對置面積與上部電極膜613對置,它們通過切斷熔斷器組件647而能分個隔出。因此,得到與第1實施方式的情況同樣的效果。尤其是,通過形成為使多個電極膜部分751~759的至少一部分以被設定為呈公比為2的等比數列的對置面積來與上部電極膜613對置,從而與第1實施方式的情況同樣地,能提供以高精度契合至需要的電容值的芯片電容器。
本實施方式所涉及的芯片電容器641的制造工序與圖52所示的工序實質上相同。但在下部電極膜611的圖案化(步驟S3,S4)中,第1電容器電極區域611A以及第2電容器電極區域611B被分割為電極膜部分751~759,且在熔斷器區域611D將形成多個熔斷器組件647。另外,在上部電極膜613的圖案化(步驟S7,S8)中,不進行多個電極膜部分的形成,也不進行熔斷器組件的形成。但上部電極膜613被圖案化為俯視下與各熔斷器組件647不重疊。進而,在激光微調(步驟S12)中,通過激光來切斷形成于下部電極膜611的熔斷器組件647。在激光微調之際,下部電極膜611被電容膜612覆蓋,因此能將該電容膜612用作用于蓄積激光的能量的覆蓋膜。因此,可以將在前緊挨激光微調的覆蓋膜的形成進行省略(步驟S11)。如前所述,上部電極膜613在俯視下與各熔斷器組件647不重疊,因此上部電極膜613不會基于激光微調而被切斷。
盡管以上針對第5參考例的實施方式進行了說明,但第5參考例還能以其他的形態來實施。例如,盡管在前述的實施方式中示出了上部電極膜以及下部電極膜當中的一者被分割為多個電極膜的構成,但上部電極膜以及下部電極膜兩者也可以均被分割為多個電極膜部分。進而,盡管在前述的實施方式中示出了上部電極膜或下部電極膜與熔斷器組件一體化的例子,但也可以是由與上部電極膜或下部電極膜不同的導體膜來形成熔斷器組件。進而,盡管在前述的實施方式中示出了包括多個電容器元件具有呈公比r(0<r,r≠1)=2的等比數列的電容值的多個電容器元件的例子,但該等比數列的公比也可以是2以外的數。另外,盡管在前述的實施方式中示出了在基板82的表面形成有絕緣膜88,但只要基板82是絕緣性的基板,就還能省略絕緣膜88。另外,可以使用導電性基板來作為基板82,使用該導電性基板作為下部電極,按照與導電性基板的表面相接的方式來形成電容膜612。在此情況下,可以從導電性基板的背面引出一者的外部電極。
此外,能在所述(1)第5參考例所涉及的發明的特征中所記載的事項的范圍內實施各種設計變更。例如,將在各特征E1~E22中未確定的制造的工序進行變更、省去、追加后的技術,也包含在第5參考例的范圍內。
標號說明
C1~C19 電容器元件
C21~C29 電容器元件
C31~C34 電容器元件
F1~F9 熔斷器
F11~F19 熔斷器
F21~F24 熔斷器
1 芯片電容器
2 基板
2A 主面
3 第1外部電極
4 第2外部電極
7 熔斷器組件
9 鈍化膜
10 樹脂膜
11 第1電極膜
12 第1電容膜
13 第2電極膜
131~139 電極膜部分
141~149 電極膜部分
151~159 電極膜部分
16 第3電極膜
17 第2電容膜
181~184 電極膜部分
25 芯片電容器
26 芯片電容器
27 熔斷器組件
28 熔斷器組件