一種垂直型電容器結構的制作方法

文檔序號：12160087閱讀：1015來源：國知局

本發明涉及集成電路技術領域，特別涉及一種垂直型電容器結構。

背景技術：

電容、電阻等被動元件（Passive Circuit Element）被廣泛應用于集成電路制作技術中，這些器件通常采用標準的集成電路工藝，利用摻雜單晶硅、摻雜多晶硅以及氧化膜或氮氧化膜等制成，比如多晶硅-介質膜-多晶硅（PIP， Poly-Insulator-Poly）電容。由于這些器件比較接近硅襯底，器件與襯底間的寄生電容使得器件的性能受到影響，尤其在射頻（RF）CMOS電路中，隨著頻率的上升，器件的性能下降很快。

金屬-絕緣體-金屬（MIM，Metal-Insulator-Metal）電容技術的開發為解決這一問題提供了有效的途徑，該技術將電容制作在互連層，即后道工藝（BEOL，Back End Of Line）中，既與集成電路工藝相兼容，又通過拉遠被動元件與導電襯底間的距離，克服了寄生電容大、器件性能隨頻率增大而明顯下降的弊端，使得該技術逐漸成為了集成電路中制作被動元件電容的主流。

但是，在帶有MIM電容器的垂直型電容器結構中，也存在一些問題，主要是如果 MIM電容器下面直接放功能器件（例如晶體管），則MIM電容器會與下面的功能器件產生相互干擾。如圖1所示，多個功能器件11形成于襯底10上，設置在絕緣層15中的電容器的上極板13和下極板12分別通過導電通路14電連接至多個功能器件的部分。然而，由于半導體集成電路的體積尺寸都較小，電容器的信號與功能器件11的信號會相互干擾，并且，當電容器有多個時，其分布在介質層中會相鄰較近，導致電容器間的相互干擾；此外，電容器的極板12和13會產生相對于應力層的應力，對其下的的功能器件和通路產生影響。進一步的，在襯底上表面形成電容器會增加整個器件的厚度。

現有技術中針對帶有MIM電容器的垂直型電容器結構主要有兩種實現方式：

1、MIM電容器下面不放功能器件，從而可徹底避免MIM電容器與功能器件產生相互干擾，但是此種實現方式將極大的浪費晶圓面積；

2、MIM電容器下面放一些不太敏感的功能器件，從而能夠節省一部分晶圓面積，但是此種實現方式還是會使得MIM電容器與其下的功能器件產生相互干擾（只是這種干擾對于其下的功能器件尚且能夠被容忍），并且也限制了可放置于MIM電容器下的功能器件的種類（即只能是一些不太敏感的功能器件）。

因此，如何提供一種帶有MIM電容器的垂直型電容器結構，其能夠避免上述缺陷，成了本領域技術人員亟待解決的問題。

技術實現要素：

基于解決上述封裝中的問題，本發明提供了一種垂直型電容器結構，其特征在于，包括：半導體襯底，具有相對的上表面和下表面；形成于所述上表面上的多個功能器件；形成于所述半導體襯底中并位于所述功能器件之間的隔離溝槽；MIM電容器形成于所述隔離溝槽中。

根據本發明的實施例，所述MIM電容器垂直于所述上表面。

根據本發明的實施例，在所述隔離溝槽的側壁和底壁上具有一層屏蔽層。

根據本發明的實施例，所述屏蔽層為接地的銅金屬層、鋁金屬層、鎳金屬層或鈦金屬層等。

根據本發明的實施例，所述MIM電容器可部分的伸出所述隔離溝槽。

根據本發明的實施例，所述MIM電容器平行于所述上表面。

根據本發明的實施例，還包括覆蓋在所述上表面的絕緣層。