一種射頻VDMOS晶體管的場板結構及其制備方法與流程

文檔序號：12478682閱讀：745來源：國知局

本發明屬于半導體微電子設計制造技術領域，具體地涉及一種射頻VDMOS的場板結構及其制備方法。

背景技術：

隨著超大規模集成電路技術的高速發展，高壓高頻半導體器件的制造技術有了新的起色，一批新型的功率放大器件隨之誕生了，其中最具代表性的產品就是VDMOS場效應功率晶體管。在微波技術領域，射頻VDMOS器件越來越廣泛的應用于功率開關。射頻VDMOS器件的開關速度主要取決于器件內部電容的充放電，而器件耐壓則取決于器件源漏擊穿電壓。為了不斷提高射頻VDMOS的性能，設計上包括以下幾個技術措施：1)采用場板結構，提高器件源漏擊穿電壓，從而提高器件耐壓性。2)減小寄生電容，提高器件頻率性能。針對以上問題，目前VDMOS器件的解決方案主要有以下兩種：1)柵與場板同步完成，形成一體化的結構；2)先形成柵結構，然后在柵上方形成覆蓋場板結構。對于方案1，場板引起的寄生柵漏反饋電容較大；對于方案2，輸入電容較大，并且需要額外的增加了制造工序。因此，目前這兩種技術方案都有一定局限性，限制了VDMOS的高頻應用。

技術實現要素：

發明目的：為解決現有技術中存在的問題，本發明提供一種射頻VDMOS的場板結構及其制備方法，其目的旨在克服VDMOS器件場板結構引起的寄生電容效應，有效地減小了柵漏反饋電容，提升了器件的頻率性能，并且不增加額外的制造工序。

技術方案：為實現上述技術方案，本發明提供一種射頻VDMOS晶體管的場板結構，在硅襯底外延層表面的中間位置形成錐形氧化層，通過對外延層和錐形氧化層上方覆蓋的摻雜多晶硅進行選擇性刻蝕，形成分離的柵和場板結構，其中，場板位于錐形氧化層上方，柵位于錐形氧化層兩側。

本發明進一步提出了上述射頻VDMOS晶體管的場板結構的制備方法，包括如下步驟：

步驟一、在硅襯底外延層上，先后形成SiO₂介質層和Si₃N₄介質層；

步驟二、光刻、刻蝕SiO₂和Si₃N₄介質層的中間位置，終止于硅外延層表面，形成用于生長錐形氧化層的硅外延層窗口，去除光刻膠；

步驟三、在硅外延層窗口濕氧生長錐形氧化層；

步驟四、刻蝕錐形氧化層兩側剩余的Si₃N₄和SiO₂介質層，終止于硅外延層表面；

步驟五、在錐形氧化層兩側的硅外延層表面生長柵氧化層，并在柵氧化層和錐形氧化層的上方淀積摻雜多晶硅；

步驟六、光刻、選擇性刻蝕錐形氧化層上方中間位置以及錐形氧化層兩側部分位置的摻雜多晶硅，終止于SiO₂表面，去除光刻膠，形成分離的柵和場板結構，其中，場板位于錐形氧化層上方，柵位于錐形氧化層兩側。

優選地，所述硅襯底為N+型硅襯底，所述外延層為N-外延層。

優選地，步驟一中，采用熱生長、LPCVD或PECVD的方法形成SiO₂介質層；采用LPCVD或PECVD的方法形成Si₃N₄介質層。

其中，步驟一中，形成SiO₂介質層的厚度為形成Si₃N₄介質層的厚度為

步驟二中，硅外延層窗口的長度為20μm～30μm。

步驟三中，生長的錐形氧化層厚度為1μm～3μm。

步驟五中，所述柵氧化層厚度為所述摻雜多晶硅厚度為所述摻雜多晶硅為摻磷多晶硅或摻砷多晶硅。

步驟六中，所述錐形氧化層上方中間位置的長度為15μm～20μm；所述場板長度為2μm～4μm，柵長度為1.5μm～2.5μm，場板與柵的距離為0.5μm～1.5μm

有益效果：與現有技術相比，本發明柵與場板的分離結構減小了場板引起的柵漏反饋電容，改善了器件的高頻特性，適用于P波段VDMOS器件的應用；場板下錐形氧化層有助于降低界面電場，增加器件可靠性；柵與場板的距離易于控制且對稱性較好，提高了場板保護性能；與常規的VDMOS工藝制程完全兼容，同時形成柵和場板結構，不增加額外的工序。

附圖說明

圖1是在N+硅襯底N-外延層上，先后形成SiO₂介質層和Si₃N₄介質層的結構示意圖；

圖2是光刻、刻蝕SiO₂和Si₃N₄介質層的中間位置，終止于硅外延層表面，去除光刻膠的結構示意圖；

圖3是在SiO₂和Si₃N₄介質層的中間位置濕氧生長錐形氧化層的結構示意圖；

圖4是刻蝕錐形氧化層兩側剩余的Si₃N₄和SiO₂介質層，終止于硅表面的結構示意圖；

圖5是在錐形氧化層兩側的硅外延層表面生長柵氧化層，并在柵氧化層和錐形氧化層的上方沉積摻雜多晶硅的結構示意圖；

圖6是光刻、選擇性刻蝕錐形氧化層上方中間位置以及錐形氧化層兩側部分位置的摻雜多晶硅，終止于SiO₂表面，去除光刻膠的結構示意圖；

圖7為本發明制備的場板結構的整體示意圖，其中，；

其中：1是硅襯底；2是外延層；3是SiO₂介質層；4是Si₃N₄介質層；5是錐形氧化層；6是柵氧化層；7是摻雜多晶硅層。

具體實施方式

本發明提出了一種射頻VDMOS晶體管的場板結構，在硅襯底外延層表面中間位置形成錐形氧化層，通過對外延層和錐形氧化層上方覆蓋的摻雜多晶硅進行選擇性刻蝕，同時形成分離的柵和場板結構。其中場板位于錐形氧化層上方，柵位于錐形氧化層兩側。

圖1～圖7給出了制備上述射頻VDMOS晶體管的場板結構的流程，如附圖1所示，在N+硅襯底(Si Substrate)N-外延層上(Epi)，形成SiO₂介質層和Si₃N₄介質層，其中，采用熱生長、LPCVD或PECVD的方法形成SiO₂介質層；采用LPCVD或PECVD的方法形成Si₃N₄介質層；如圖2所示，光刻、刻蝕SiO₂和Si₃N₄介質層的中間位置，去除光刻膠；如圖3所示，在SiO₂和Si₃N₄介質層的中間位置濕氧1μm～3μm錐形氧化層；如圖4所示，刻蝕錐形氧化層兩側剩余的SiO₂和Si₃N₄介質層，終止于硅表面；如圖5所示，在錐形氧化層兩側的硅外延層表面熱生長柵氧化層，在柵氧化層和錐形氧化層的上方淀積摻雜多晶硅；如圖6所示，光刻、選擇性刻蝕錐形氧化層上方中間位置以及錐形氧化層兩側部分位置的摻雜多晶硅，終止于SiO₂表面，去除光刻膠，形成分離的柵和場板結構，其中，場板(FB)位于錐形氧化層上方，柵(Gate)位于錐形氧化層兩側。