MOS管參數(shù)退化電路和MOS管參數(shù)退化預(yù)警電路的制作方法

本發(fā)明涉及監(jiān)測(cè)技術(shù)領(lǐng)域，特別是涉及一種mos管參數(shù)退化電路、一種mos管參數(shù)退化預(yù)警電路、和另一種mos管參數(shù)退化預(yù)警電路。

背景技術(shù)：

nbti(negativebiastemperatureinstability，負(fù)偏壓溫度不穩(wěn)定性)效應(yīng)是指在高溫和負(fù)柵壓偏置應(yīng)力下的pmos(positivechannelmetaloxidesemiconductor，指n型襯底、p溝道，靠空穴的流動(dòng)運(yùn)送電流的場(chǎng)效應(yīng)晶體管)管的退化效應(yīng)，即在nbti效應(yīng)的影響下，將會(huì)導(dǎo)致器件pmos管的閾值電壓發(fā)生漂移、漏極飽和電流和跨導(dǎo)均出現(xiàn)下降，從而導(dǎo)致器件甚至整個(gè)電路失效。

目前，高性能cmos(complementarymetaloxidesemiconductor，互補(bǔ)金屬氧化物半導(dǎo)體)集成電路已經(jīng)廣泛應(yīng)用于各種電子系統(tǒng)中。其中，mos管作為構(gòu)成cmos集成電路的基礎(chǔ)，其性能參數(shù)的穩(wěn)定性對(duì)cmos集成電路的性能起著至關(guān)重要的作用；特別地，使mos(mosfet，絕緣柵型場(chǎng)效應(yīng)管)管性能指標(biāo)的輕微漂移就會(huì)導(dǎo)致cmos集成電路性能的嚴(yán)重退化。此外，隨著工藝尺寸的減小，cmos集成電路電源電壓的不斷降低也將導(dǎo)致其電流密度和芯片局部溫度升高，從而使cmos集成電路在使用過(guò)程中受nbti效應(yīng)影響其性能?chē)?yán)重下降。因此，需要對(duì)nbti效應(yīng)進(jìn)行研究，以延長(zhǎng)器件壽命。

現(xiàn)階段，對(duì)nbti效應(yīng)的研究主要集中在集成電路性能退化方面，其中，在對(duì)nbti效應(yīng)引起的器件參數(shù)退化特性監(jiān)測(cè)電路中，由于電路工作的同時(shí)會(huì)受到hci(hotcarrierinjection，熱載流子注入)、nbti和tddb(timedependentdielectricbreakdown，與時(shí)間相關(guān)電介質(zhì)擊穿)等多種效應(yīng)的影響，因此，上述電路輸出的輸出信號(hào)會(huì)受多種效應(yīng)的影響，輸出信號(hào)不準(zhǔn)確。由于上述輸出信號(hào)不準(zhǔn)確，也使得無(wú)法準(zhǔn)確分析pmos管在nbti效應(yīng)下的器件參數(shù)退化程度，從而降低預(yù)警信號(hào)的準(zhǔn)確性。

技術(shù)實(shí)現(xiàn)要素：

基于此，有必要針對(duì)上述問(wèn)題，提供一種通過(guò)將應(yīng)力施加電路與參數(shù)測(cè)量電路分離，可以提高輸出信號(hào)準(zhǔn)確性的mos管參數(shù)退化電路。

一種mos管參數(shù)退化電路，包括：cmos反相器、應(yīng)力施加電路和參數(shù)測(cè)量電路；所述cmos反相器包括第一pmos管與第一nmos管；

所述第一pmos管的柵極與所述第一nmos管的柵極連接，作為所述cmos反相器的輸入端；所述第一pmos管的漏極與所述第一nmos管的漏極連接，作為所述cmos反相器的輸出端；所述第一pmos管的源極接電源，所述第一nmos管的源極接地；所述cmos反相器的輸入端分別與所述應(yīng)力施加電路的輸出端、所述參數(shù)測(cè)量電路的輸出端連接；

所述應(yīng)力施加電路在第一模式選擇信號(hào)的控制下導(dǎo)通，所述應(yīng)力施加電路接收控制信號(hào)后對(duì)所述cmos反相器的第一pmos管施加負(fù)柵壓偏置應(yīng)力或者正柵壓偏置應(yīng)力；

所述參數(shù)測(cè)量電路在第二模式選擇信號(hào)的控制下導(dǎo)通，所述參數(shù)測(cè)量電路接收輸入信號(hào)，將所述輸入信號(hào)輸出至所述cmos反相器的輸入端；所述cmos反相器的輸出端輸出與所述輸入信號(hào)反相的輸出信號(hào)；所述第一模式選擇信號(hào)與所述第二模式選擇信號(hào)為互補(bǔ)信號(hào)；

所述輸入信號(hào)為低電平信號(hào)時(shí)，所述第一pmos管導(dǎo)通，所述第一nmos管截止，所述cmos反相器的輸出端輸出高電平信號(hào)；所述輸入信號(hào)為高電平信號(hào)時(shí)，所述第一pmos管截止，所述第一nmos管導(dǎo)通，所述cmos反相器的輸出端輸出低電平信號(hào)。

上述mos管參數(shù)退化電路，通過(guò)所述第一模式選擇信號(hào)與所述第二模式選擇信號(hào)分別控制所述應(yīng)力施加電路與所述參數(shù)測(cè)量電路的導(dǎo)通，并通過(guò)將所述第一模式選擇信號(hào)與所述第二模式選擇信號(hào)設(shè)置成互補(bǔ)信號(hào)，如此，可以使所述應(yīng)力施加電路導(dǎo)通，對(duì)所述cmos反相器中的所述第一pmos管施加正柵壓偏置應(yīng)力或負(fù)柵壓偏置應(yīng)力時(shí)，所述參數(shù)測(cè)量電路截止；或者所述參數(shù)測(cè)量電路導(dǎo)通時(shí)，所述應(yīng)力施加電路截止，從而將所述應(yīng)力施加電路與所述參數(shù)測(cè)量電路分離，使所述cmos反相器中的pmos管受到的損傷主要集中在單一應(yīng)力下，避免其他應(yīng)力的干擾，提高了mos管參數(shù)退化測(cè)試結(jié)果的準(zhǔn)確性。

另外，還提供一種可以提高預(yù)警信號(hào)準(zhǔn)確性的mos管參數(shù)退化預(yù)警電路。

一種mos管參數(shù)退化預(yù)警電路，包括：第一mos管參數(shù)退化電路和第二mos管參數(shù)退化電路；所述第一mos管參數(shù)退化電路采用權(quán)利要求1-7任一項(xiàng)的mos管參數(shù)退化電路，所述第二mos管參數(shù)退化電路采用權(quán)利要求1-7任一項(xiàng)的mos管參數(shù)退化電路；

第一mos管參數(shù)退化電路中的所述參數(shù)測(cè)量電路的輸入端為所述第一mos管參數(shù)退化電路的輸入端，第一mos管參數(shù)退化電路中的所述cmos反相器的輸出端為所述第一mos管參數(shù)退化電路的輸出端；所述第一mos管參數(shù)退化電路的輸入端與輸出端連接；

第二mos管參數(shù)退化電路中的所述參數(shù)測(cè)量電路的輸入端為所述第二mos管參數(shù)退化電路的輸入端，第二mos管參數(shù)退化電路中的所述cmos反相器的輸出端為所述第二mos管參數(shù)退化電路的輸出端；所述第二mos管參數(shù)退化電路的輸入端與輸出端連接；

所述第一mos管參數(shù)退化電路接收到的所述控制信號(hào)為低電平信號(hào)；所述低電平信號(hào)用于對(duì)所述第一mos管參數(shù)退化電路中的所述cmos反相器的所述第一pmos管施加負(fù)柵壓偏置應(yīng)力；所述第一mos管參數(shù)退化電路的輸入端接收所述輸入信號(hào)后經(jīng)所述第一mos管參數(shù)退化電路的輸出端輸出第一信號(hào)；

所述第二mos管參數(shù)退化電路接收到的所述控制信號(hào)為高電平信號(hào)；所述高電平信號(hào)用于對(duì)所述mos管參數(shù)退化電路中的所述cmos反相器中的所述第一pmos管施加正柵壓偏置應(yīng)力；所述第二mos管參數(shù)退化電路的輸入端接收所述輸入信號(hào)后經(jīng)所述第二mos管參數(shù)退化電路的輸出端輸出第二信號(hào)；

所述第二mos管參數(shù)退化電路為所述第一mos管參數(shù)退化電路的參考電路；通過(guò)比較所述第一信號(hào)與所述第二信號(hào)，獲得mos管參數(shù)退化預(yù)警信號(hào)。

上述mos管參數(shù)退化預(yù)警電路通過(guò)使所述第二mos管參數(shù)退化電路作為所述第一mos管參數(shù)退化電路的參考電路，所述第一mos管參數(shù)退化電路與所述第二mos管參數(shù)退化電路分別接收所述低電平信號(hào)與所述高電平信號(hào)，可以保證在所述mos管參數(shù)退化預(yù)警電路處于應(yīng)力施加狀態(tài)時(shí)，所述第一mos管參數(shù)退化電路中的所述cmos反相器的所述第一pmos管只受負(fù)柵壓偏置應(yīng)力影響，而所述第二mos管參數(shù)退化電路中的所述cmos反相器的所述第一pmos管只受正柵壓偏置應(yīng)力影響；基于此，在所述mos管參數(shù)退化預(yù)警電路處于參數(shù)測(cè)量狀態(tài)時(shí)，所述第一mos管參數(shù)退化電路與所述第二mos管參數(shù)退化電路分別輸出所述第一信號(hào)與所述第二信號(hào)，而通過(guò)比較所述第一信號(hào)與所述第二信號(hào)可以準(zhǔn)確分析pmos管在nbti效應(yīng)下的器件參數(shù)退化程度，從而提高預(yù)警信號(hào)的準(zhǔn)確性。

另外，還提供一種可以提高預(yù)警信號(hào)準(zhǔn)確性的mos管參數(shù)退化預(yù)警電路。

一種mos管參數(shù)退化預(yù)警電路，包括：應(yīng)力電路和基準(zhǔn)電路；所述應(yīng)力電路與所述基準(zhǔn)電路均采用環(huán)形震蕩電路結(jié)構(gòu)；所述應(yīng)力電路與所述基準(zhǔn)電路均包括2n+1個(gè)上述的mos管參數(shù)退化電路，所述n為正整數(shù)；

每個(gè)所述mos管參數(shù)退化電路中的所述參數(shù)測(cè)量電路的輸入端為每個(gè)所述mos管參數(shù)退化電路的輸入端，每個(gè)所述mos管參數(shù)退化電路中的所述cmos反相器的輸出端為每個(gè)所述mos管參數(shù)退化電路的輸出端；

所述應(yīng)力電路中的前一個(gè)所述mos管參數(shù)退化電路的輸出端與下一個(gè)所述mos管參數(shù)退化電路的輸入端依次連接；所述基準(zhǔn)電路中的前一個(gè)所述mos管參數(shù)退化電路的輸出端與下一個(gè)所述mos管參數(shù)退化電路的輸入端依次連接；

所述應(yīng)力電路中各個(gè)所述mos管參數(shù)退化電路接收到的所述控制信號(hào)均為相同的低電平信號(hào)，所述應(yīng)力電路中各個(gè)所述mos管參數(shù)退化電路的所述應(yīng)力施加電路接收到的所述第一模式選擇信號(hào)均為相同的電平信號(hào)，所述應(yīng)力電路中各個(gè)所述mos管參數(shù)退化電路的所述參數(shù)測(cè)量電路接收到的所述第二模式選擇信號(hào)均為相同的電平信號(hào)；

所述低電平信號(hào)用于對(duì)各個(gè)所述mos管參數(shù)退化電路中的所述cmos反相器中的所述第一pmos管施加負(fù)柵壓偏置應(yīng)力；

所述應(yīng)力電路中的其中一個(gè)所述mos管參數(shù)退化電路的輸入端接收所述輸入信號(hào)，所述基準(zhǔn)電路中的其中一個(gè)所述mos管參數(shù)退化電路的輸出端輸出第一信號(hào)；

所述基準(zhǔn)電路中各個(gè)所述mos管參數(shù)退化電路接收到的所述控制信號(hào)均為相同的高電平信號(hào)，所述基準(zhǔn)電路中各個(gè)所述mos管參數(shù)退化電路的所述應(yīng)力施加電路接收到的所述第一模式選擇信號(hào)均為相同的電平信號(hào)；所述基準(zhǔn)電路中各個(gè)所述mos管參數(shù)退化電路的所述參數(shù)測(cè)量電路接收到的所述第二模式選擇信號(hào)均為相同的電平信號(hào)；

所述高電平信號(hào)用于對(duì)各個(gè)所述mos管參數(shù)退化電路中的所述cmos反相器中的所述第一pmos管施加正柵壓偏置應(yīng)力；

所述基準(zhǔn)電路中的其中一個(gè)所述mos管參數(shù)退化電路的輸入端接收所述輸入信號(hào)，所述基準(zhǔn)電路中的其中一個(gè)所述mos管參數(shù)退化電路的輸出端輸出第二信號(hào)；

所述基準(zhǔn)電路為所述應(yīng)力電路的參考電路；通過(guò)比較所述第一信號(hào)與所述第二信號(hào)，獲得mos管參數(shù)退化預(yù)警信號(hào)。

上述mos管參數(shù)退化預(yù)警電路通過(guò)使所述基準(zhǔn)電路作為所述應(yīng)力電路的參考電路，所述應(yīng)力電路與所述基準(zhǔn)電路分別接收所述低電平信號(hào)與所述高電平信號(hào)，可以保證在所述mos管參數(shù)退化預(yù)警電路處于應(yīng)力施加狀態(tài)時(shí)，所述應(yīng)力電路中的所述cmos反相器的所述第一pmos管只受負(fù)柵壓偏置應(yīng)力影響，而所述基準(zhǔn)電路中的所述cmos反相器的所述第一pmos管只受正柵壓偏置應(yīng)力影響；基于此，在所述mos管參數(shù)退化預(yù)警電路處于參數(shù)測(cè)量狀態(tài)時(shí)，所述應(yīng)力電路與所述基準(zhǔn)電路接收相同的所述輸入信號(hào)，并分別輸出所述第一信號(hào)與所述第二信號(hào)，而通過(guò)比較所述第一信號(hào)與所述第二信號(hào)可以準(zhǔn)確分析pmos管在nbti效應(yīng)下的器件參數(shù)退化程度，從而提高預(yù)警信號(hào)的準(zhǔn)確性。

附圖說(shuō)明

圖1為一個(gè)實(shí)施例中mos管參數(shù)退化電路結(jié)構(gòu)示意圖；

圖2為一個(gè)實(shí)施例中mos管參數(shù)退化電路的結(jié)構(gòu)簡(jiǎn)化圖；

圖3為一個(gè)實(shí)施例中5級(jí)級(jí)聯(lián)的應(yīng)力電路或者基準(zhǔn)電路的結(jié)構(gòu)示意圖；

圖4為一個(gè)實(shí)施例中多級(jí)級(jí)聯(lián)的應(yīng)力電路或者基準(zhǔn)電路的結(jié)構(gòu)示意圖。

具體實(shí)施方式

為更進(jìn)一步闡述本發(fā)明所采取的技術(shù)手段及取得的效果，下面結(jié)合附圖及較佳實(shí)施例，對(duì)本發(fā)明實(shí)施例的技術(shù)方案，進(jìn)行清楚和完整的描述。

請(qǐng)參見(jiàn)圖1和圖2，一種mos管參數(shù)退化電路，包括cmos反相器、應(yīng)力施加電路和參數(shù)測(cè)量電路；所述cmos反相器包括第一pmos管m10與第一nmos管m9；所述第一pmos管m10的柵極與所述第一nmos管m9的柵極連接，作為所述cmos反相器的輸入端；所述第一pmos管m10的漏極與所述第一nmos管的漏極連接，作為所述cmos反相器的輸出端；所述第一pmos管m10的源極接電源vdd，所述第一nmos管m9的源極接地gnd；所述cmos反相器的輸入端分別與所述應(yīng)力施加電路的輸出端、所述參數(shù)測(cè)量電路的輸出端連接。所述輸入信號(hào)in為低電平信號(hào)時(shí)，所述第一pmos管m10導(dǎo)通，所述第一nmos管m9截止，所述cmos反相器的輸出端輸出高電平信號(hào)；所述輸入信號(hào)in為高電平信號(hào)時(shí)，所述第一pmos管m10截止，所述第一nmos管m9導(dǎo)通，所述cmos反相器的輸出端輸出低電平信號(hào)。

所述應(yīng)力施加電路在所述第一模式選擇信號(hào)的控制下導(dǎo)通，所述應(yīng)力施加電路接收控制信號(hào)col后對(duì)所述cmos反相器的第一pmos管m10施加負(fù)柵壓偏置應(yīng)力或者正柵壓偏置應(yīng)力；所述參數(shù)測(cè)量電路在所述第二模式選擇信號(hào)的控制下導(dǎo)通，所述參數(shù)測(cè)量電路接收所述輸入信號(hào)in，將所述輸入信號(hào)in輸出至所述cmos反相器的輸入端；由于所述第一模式選擇信號(hào)與所述第二模式選擇信號(hào)為互補(bǔ)信號(hào)，因此，在所述第一模式選擇信號(hào)為低電平時(shí)，所述第二模式選擇信號(hào)為高電平，所述應(yīng)力施加電路導(dǎo)通(或截止)，而所述參數(shù)測(cè)量電路截止(或?qū)?，此時(shí)，所述mos管參數(shù)退化測(cè)量電路處于應(yīng)力施加狀態(tài)(或參數(shù)測(cè)量狀態(tài))；或者，當(dāng)所述第一模式選擇信號(hào)為高電平時(shí)，所述第二模式選擇信號(hào)為低電平，所述應(yīng)力施加電路截止(或?qū)?，而所述參數(shù)測(cè)量電路導(dǎo)通(或截止)，此時(shí)，所述mos管參數(shù)退化測(cè)量電路處于參數(shù)測(cè)量狀態(tài)(或應(yīng)力施加狀態(tài))。如此，可以很好地將所述應(yīng)力施加電路與所述參數(shù)測(cè)量電路分離，使得目標(biāo)電路，即所述cmos反相器受到的損傷主要集中在單一應(yīng)力下，從而在參數(shù)測(cè)量時(shí)將其他因素隔離開(kāi),提高mos管參數(shù)退化測(cè)試結(jié)果的準(zhǔn)確性。此外，所述第一模式選擇信號(hào)與所述第二模式選擇信號(hào)可以由同一個(gè)模式選擇端(如圖1中的mode)分別輸出，也可以分別從不同的模式選擇端輸出。

示例性的，所述應(yīng)力施加電路對(duì)所述cmos反相器中的所述第一pmos管m10施加負(fù)柵壓偏置應(yīng)力后，所述應(yīng)力施加電路截止，所述參數(shù)測(cè)量電路工作。由于所述應(yīng)力施加電路工作時(shí)，所述第一pmos管m10只受nbti效應(yīng)影響出現(xiàn)退化，因此在所述參數(shù)測(cè)量電路工作時(shí)，所述cmos反相器的輸出信號(hào)out可以反應(yīng)nbti效應(yīng)對(duì)所述第一pmos管m10參數(shù)的影響，從而排除其他效應(yīng)的影響。

在一個(gè)實(shí)施例中，所述應(yīng)力施加電路可以包括第一門(mén)控開(kāi)關(guān)電路和緩沖器，所述第一門(mén)控開(kāi)關(guān)電路通過(guò)所述緩沖器與所述cmos反相器的輸入端連接；所述第一門(mén)控開(kāi)關(guān)電路在所述第一模式選擇信號(hào)的控制下導(dǎo)通；所述第一門(mén)控開(kāi)關(guān)電路的輸入端接收所述輸入信號(hào)in，將所述輸入信號(hào)in經(jīng)所述緩沖器傳輸至所述cmos反相器的輸入端。所述緩沖器可以控制輸入信號(hào)in的保持與恢復(fù)，并抵抗所述cmos反相器的輸入端噪聲。所述緩沖器可以由兩級(jí)反相器構(gòu)成，也可以采用傳輸門(mén)和固定一個(gè)輸入端的與門(mén)等電路結(jié)構(gòu)。

在一個(gè)實(shí)施例中，所述緩沖器可以包括第二反相器與第三反相器；所述第二反相器的輸入端與所述第一門(mén)控開(kāi)關(guān)電路的輸出端連接，所述第二反相器的輸出端與所述第三反相器的輸入端連接，所述第三反相器的輸出端與所述cmos反相器的輸入端連接。

進(jìn)一步的，所述第三反相器包括第三pmos管m3與第三nmos管m4，所述第四反相器包括第四pmos管m5與第四nmos管m6；所述第三pmos管m3的柵極與所述第三nmos管m4的柵極連接，作為所述第三反相器的輸入端；所述第三pmos管m3的漏極與所述第三nmos管m4的漏極連接，作為所述第三反相器的輸出端；所述第三pmos管m3的源極與電源vdd連接，所述第三nmos管m4的源極接地gnd；所述第四pmos管m5的柵極與所述第四nmos管m6的柵極連接，作為所述第四反相器的輸入端；所述第四pmos管m5的漏極與所述第四nmos管m6的漏極連接，作為所述第四反相器的輸出端；所述第四pmos管m5的源極與電源vdd連接，所述第四nmos管m6的源極接地gnd。

在一個(gè)實(shí)施例中，所述應(yīng)力施加電路可以包括第一門(mén)控開(kāi)關(guān)電路和緩沖器，所述第一門(mén)控開(kāi)關(guān)電路通過(guò)所述緩沖器與所述cmos反相器的輸入端連接；所述第一門(mén)控開(kāi)關(guān)電路在所述第一模式選擇信號(hào)的控制下導(dǎo)通；所述第一門(mén)控開(kāi)關(guān)電路的輸入端接收所述輸入信號(hào)in，將所述輸入信號(hào)in經(jīng)所述緩沖器傳輸至所述cmos反相器的輸入端。所述參數(shù)測(cè)量電路包括所述第二門(mén)控開(kāi)關(guān)電路；所述第二門(mén)控開(kāi)關(guān)電路在所述第二模式選擇信號(hào)的控制下導(dǎo)通；所述第二門(mén)控開(kāi)關(guān)電路輸入端接收所述輸入信號(hào)in，將所述輸入信號(hào)in輸出至所述cmos反相器的輸入端。

進(jìn)一步的，所述第一門(mén)控開(kāi)關(guān)電路可以包括第一反相器i1和第一cmos傳輸門(mén)，所述第一cmos傳輸門(mén)的輸出端與所述緩沖器的輸入端連接，所述第一cmos傳輸門(mén)的第一控制端與第二控制端分別與所述第一反相器i1的輸入端與輸出端連接；所述第一cmos傳輸門(mén)的輸入端作為所述第一門(mén)控開(kāi)關(guān)電路的輸入端；所述第一反相器i1的輸入端與所述第一cmos傳輸門(mén)的第一控制端分別接收所述第一模式選擇信號(hào)，所述第一反相器i1的輸出端輸出與所述第一模式選擇信號(hào)反相的第一反相信號(hào)，所述第一cmos傳輸門(mén)的第二控制端接收所述第一反相信號(hào)，從而在所述第一模式選擇信號(hào)的控制下實(shí)現(xiàn)所述第一cmos傳輸門(mén)的開(kāi)閉。

在一個(gè)實(shí)施例中，所述第一門(mén)控開(kāi)關(guān)電路包括第一反相器i1和第一cmos傳輸門(mén)，所述第一cmos傳輸門(mén)的輸出端與所述緩沖器的輸入端連接，所述第一cmos傳輸門(mén)的第一控制端與第二控制端分別與所述第一反相器i1的輸入端與輸出端連接；所述第一cmos傳輸門(mén)的輸入端作為所述第一門(mén)控開(kāi)關(guān)電路的輸入端；所述第一反相器i1的輸入端與所述第一cmos傳輸門(mén)的第一控制端分別接收所述第一模式選擇信號(hào)，所述第一反相器i1的輸出端輸出與所述第一模式選擇信號(hào)反相的第一反相信號(hào)，所述第一cmos傳輸門(mén)的第二控制端接收所述第一反相信號(hào)，從而在所述第一模式選擇信號(hào)的控制下實(shí)現(xiàn)所述第一cmos傳輸門(mén)的開(kāi)閉。

所述第二門(mén)控開(kāi)關(guān)電路包括第二cmos傳輸門(mén)；所述第二cmos傳輸門(mén)的輸出端與所述cmos反相器的輸入端連接，所述第二cmos傳輸門(mén)的第三控制端與第四控制端分別與所述第一反相器i1的輸入端與輸出端連接；所述第一反相器i1的輸入端與所述第二cmos傳輸門(mén)的第三控制端分別接收所述第二模式選擇信號(hào)，所述第一反相器i1的輸出端輸出與所述第二模式選擇信號(hào)反相的第二反相信號(hào)，所述第二cmos傳輸門(mén)的第四控制端接收所述第二反相信號(hào)，從而在所述第二模式選擇信號(hào)的控制下實(shí)現(xiàn)所述第一cmos傳輸門(mén)的開(kāi)閉。由于所述第一模式選擇信號(hào)與所述第二模式選擇信號(hào)為互補(bǔ)關(guān)系，因此，在所述第一cmos傳輸門(mén)導(dǎo)通時(shí)，所述第二cmos傳輸門(mén)關(guān)閉；所述第一cmos傳輸門(mén)關(guān)閉時(shí)，所述第二cmos傳輸門(mén)導(dǎo)通，從而分離所述應(yīng)力施加電路與所述參數(shù)測(cè)量電路。

在一個(gè)實(shí)施例中，所述第一cmos傳輸門(mén)包括第二pmos管m1與第二nmos管m2，所述第二pmos管m1的漏極與所述第二nmos管m2的漏極連接，作為所述第一cmos傳輸門(mén)的輸入端；所述第二pmos管m1的源極與所述第二nmos管m2的源極連接，作為所述第一cmos傳輸門(mén)的輸出端；所述第二pmos管m1的柵極與所述第二nmos管m2的柵極分別為所述第一cmos傳輸門(mén)的第一控制端與第二控制端。當(dāng)所述第一模式選擇信號(hào)為低電平時(shí)，所述第二pmos管m1與所述第二nmos管m2導(dǎo)通，所述第一cmos傳輸門(mén)在所述第一模式選擇信號(hào)的控制下導(dǎo)通，實(shí)現(xiàn)所述控制信號(hào)col的傳輸；當(dāng)所述第一模式選擇信號(hào)為高電平時(shí)，所述第二pmos管m1與所述第二nmos管m2截止，所述第一cmos傳輸門(mén)在所述第一模式選擇信號(hào)的控制下關(guān)閉。

所述第二cmos傳輸門(mén)包括第五pmos管m7與第五nmos管m8；所述第五pmos管m7的漏極與所述第五nmos管m8的漏極連接，作為所述第二cmos傳輸門(mén)的輸出端；所述第五pmos管m7的源極與所述第五nmos管m8的源極連接，作為所述第一cmos傳輸門(mén)的輸入端；所述第五nmos管m8的柵極與所述第五pmos管m7的柵極分別為所述第二cmos傳輸門(mén)的第三控制端與第四控制端。當(dāng)所述第二模式選擇信號(hào)為高電平時(shí)，所述第五pmos管m7與所述第五nmos管m8導(dǎo)通，所述第二cmos傳輸門(mén)在所述第二模式選擇信號(hào)的控制下導(dǎo)通，實(shí)現(xiàn)所述輸入信號(hào)in的傳輸；當(dāng)所述第二模式選擇信號(hào)為高電平時(shí)，所述第五pmos管m7與所述第五nmos管m8截止，所述第二cmos傳輸門(mén)在所述第二模式選擇信號(hào)的控制下關(guān)閉。

在一個(gè)實(shí)施例中，還提供了一種mos管參數(shù)退化預(yù)警電路，包括：第一mos管參數(shù)退化電路和第二mos管參數(shù)退化電路；所述第一mos管參數(shù)退化電路均包括一個(gè)所述mos管參數(shù)退化電路(如圖1所示)。其中，第一mos管參數(shù)退化電路中的所述參數(shù)測(cè)量電路的輸入端為所述第一mos管參數(shù)退化電路的輸入端，第一mos管參數(shù)退化電路中的所述cmos反相器的輸出端為所述第一mos管參數(shù)退化電路的輸出端；所述第一mos管參數(shù)退化電路的輸入端與輸出端連接，形成環(huán)形震蕩電路；第二mos管參數(shù)退化電路中的所述參數(shù)測(cè)量電路的輸入端為所述第二mos管參數(shù)退化電路的輸入端，第二mos管參數(shù)退化電路中的所述cmos反相器的輸出端為所述第二mos管參數(shù)退化電路的輸出端；所述第二mos管參數(shù)退化電路的輸入端與輸出端連接，形成環(huán)形震蕩電路。

使用時(shí)，所述第一mos管參數(shù)退化電路中的所述mos管參數(shù)退化電路接收到的所述控制信號(hào)col為低電平信號(hào)；所述低電平信號(hào)用于對(duì)所述mos管參數(shù)退化電路中的所述cmos反相器中的所述第一pmos管m10施加負(fù)柵壓偏置應(yīng)力；所述第一mos管參數(shù)退化電路的輸入端接收所述輸入信號(hào)in后經(jīng)所述第一mos管參數(shù)退化電路的輸出端輸出第一信號(hào)。而所述第二mos管參數(shù)退化電路中的所述mos管參數(shù)退化電路接收到的所述控制信號(hào)col為高電平信號(hào)；所述高電平信號(hào)用于對(duì)所述mos管參數(shù)退化電路中的所述cmos反相器中的所述第一pmos管m10施加正柵壓偏置應(yīng)力；所述第二mos管參數(shù)退化電路的輸入端接收所述輸入信號(hào)in后經(jīng)所述第二mos管參數(shù)退化電路的輸出端輸出第二信號(hào)。

綜上，所述第二mos管參數(shù)退化電路為所述第一mos管參數(shù)退化電路的參考電路；即所述第二mos管參數(shù)退化電路與所述第一mos管參數(shù)退化電路的電路結(jié)構(gòu)一致，只是所述第二mos管參數(shù)退化電路中的所述控制信號(hào)col為所述高電平信號(hào)，而所述第一mos管參數(shù)退化電路中的所述控制信號(hào)col為所述低電平信號(hào)。因此，所述第一mos管參數(shù)退化電路中的所述mos管參數(shù)退化測(cè)量電路的所述第一pmos管m10會(huì)受nbti效應(yīng)影響出現(xiàn)退化，而所述第二mos管參數(shù)退化電路中的所述mos管參數(shù)退化測(cè)量電路的所述第一pmos管m10不會(huì)受nbti效應(yīng)影響；相應(yīng)的，所述第一mos管參數(shù)退化電路輸出的所述第一信號(hào)與所述第二mos管參數(shù)退化電路輸出的所述第二信號(hào)存在差異，因此，可以通過(guò)測(cè)量并比較所述第一mos管參數(shù)退化電路輸出的所述第一信號(hào)與所述第二mos管參數(shù)退化電路輸出的所述第二信號(hào)，獲得所述mos管參數(shù)退化預(yù)警信號(hào)，以準(zhǔn)確分析nbti效應(yīng)對(duì)pmos管器件參數(shù)的影響。此外，所述mos管參數(shù)退化預(yù)警電路可以將nbti效應(yīng)造成的所述第一pmos管m10參數(shù)退化特性轉(zhuǎn)化為數(shù)字電路可以自主檢測(cè)的頻率信號(hào)，即所述第一信號(hào)與所述第二信號(hào)，因此，無(wú)需外部設(shè)備輔助即可實(shí)現(xiàn)在線監(jiān)測(cè)功能，降低成本。

在一個(gè)實(shí)施例中，請(qǐng)參見(jiàn)圖4，還提供了一種mos管參數(shù)退化預(yù)警電路，包括應(yīng)力電路和基準(zhǔn)電路；所述應(yīng)力電路與所述基準(zhǔn)電路均采用環(huán)形震蕩電路結(jié)構(gòu)，并且所述應(yīng)力電路與所述基準(zhǔn)電路均包括2n+1個(gè)所述mos管參數(shù)退化電路(如圖1所示)，所述n為正整數(shù)。其中，所述應(yīng)力電路中的前一個(gè)所述mos管參數(shù)退化電路的輸出端與下一個(gè)所述mos管參數(shù)退化電路的輸入端依次連接；所述基準(zhǔn)電路中的前一個(gè)所述mos管參數(shù)退化電路的輸出端與下一個(gè)所述mos管參數(shù)退化電路的輸入端依次連接。并且，所述應(yīng)力電路或者所述基準(zhǔn)電路中的每個(gè)所述mos管參數(shù)退化電路的所述參數(shù)測(cè)量電路的輸入端為每個(gè)所述mos管參數(shù)退化電路的輸入端，每個(gè)所述mos管參數(shù)退化電路的所述cmos反相器的輸出端為每個(gè)所述mos管參數(shù)退化電路的輸出端。

使用時(shí)，使所述應(yīng)力電路中各個(gè)所述mos管參數(shù)退化電路接收到的所述控制信號(hào)col均為相同的低電平信號(hào)；所述低電平信號(hào)用于對(duì)所述mos管參數(shù)退化電路中的所述cmos反相器中的所述第一pmos管m10施加負(fù)柵壓偏置應(yīng)力，以使所述第一pmos管m10參數(shù)退化；而所述應(yīng)力電路中的其中一個(gè)所述mos管參數(shù)退化電路的輸入端接收所述輸入信號(hào)，所述基準(zhǔn)電路中的其中一個(gè)所述mos管參數(shù)退化電路的輸出端輸出第一信號(hào)。與此同時(shí)，使所述基準(zhǔn)電路中各個(gè)所述mos管參數(shù)退化電路接收到的所述控制信號(hào)col均為相同的高電平信號(hào)；所述高電平信號(hào)用于對(duì)所述mos管參數(shù)退化電路中的所述cmos反相器中的所述第一pmos管m10施加正柵壓偏置應(yīng)力，所述正柵壓偏置應(yīng)力不會(huì)影響所述第一pmos管m10的參數(shù)；所述基準(zhǔn)電路中的其中一個(gè)所述mos管參數(shù)退化電路的輸入端接收所述輸入信號(hào)，所述基準(zhǔn)電路中的其中一個(gè)所述mos管參數(shù)退化電路的輸出端輸出第二信號(hào)。

綜上，所述基準(zhǔn)電路可以為所述應(yīng)力電路的參考電路，即所述基準(zhǔn)電路與所述應(yīng)力電路的電路結(jié)構(gòu)一致，只是所述基準(zhǔn)電路中的所述控制信號(hào)col為所述高電平信號(hào)，而所述應(yīng)力電路中的所述控制信號(hào)col為所述低電平信號(hào)。因此通過(guò)測(cè)量并比較所述應(yīng)力電路輸出的所述第一信號(hào)與所述基準(zhǔn)電路輸出的所述第二信號(hào)，可以獲得mos管參數(shù)退化預(yù)警信號(hào)。

上述的所述應(yīng)力電路與所述基準(zhǔn)電路中可以將每個(gè)所述mos管參數(shù)退化電路認(rèn)為一級(jí)結(jié)構(gòu)，從而可以認(rèn)為所述應(yīng)力電路與所述基準(zhǔn)電路均為多級(jí)結(jié)構(gòu)，例如，圖3所示的mos管參數(shù)退化預(yù)警電路中包括五個(gè)所述mos管參數(shù)退化測(cè)量電路，因此可以認(rèn)為圖3所示電路為五級(jí)級(jí)聯(lián)的mos管參數(shù)退化預(yù)警電路。

由于所述mos管參數(shù)退化預(yù)警電路的所有單元均采用基本單元，即所述mos管參數(shù)退化測(cè)量電路實(shí)現(xiàn)，而且各個(gè)所述mos管參數(shù)退化測(cè)量電路的連接簡(jiǎn)單，因此，所述mos管參數(shù)退化預(yù)警電路的級(jí)數(shù)均可調(diào)節(jié)，即可以根據(jù)測(cè)量精度、測(cè)量速度與硬件面積等參數(shù)對(duì)所述應(yīng)力電路與所述基準(zhǔn)電路的級(jí)數(shù)進(jìn)行調(diào)節(jié)，以獲得最佳方案，在降低成本的同時(shí)保證所述mos管參數(shù)退化預(yù)警電路的性能。而適當(dāng)?shù)脑黾铀鰬?yīng)力電路與所述基準(zhǔn)電路的級(jí)數(shù)也就意味著放大了負(fù)柵壓偏置應(yīng)力對(duì)所述第一pmos管m10參數(shù)的影響，相應(yīng)的，也放大了nbti效應(yīng)對(duì)所述應(yīng)力電路的所述第一信號(hào)與所述基準(zhǔn)電路的所述第二信號(hào)的影響，從而可以并避免外界因素對(duì)測(cè)量結(jié)果的干擾，大大提高所述mos管參數(shù)退化預(yù)警信號(hào)的準(zhǔn)確性，以便于準(zhǔn)確分析nbti效應(yīng)對(duì)pmos管器件參數(shù)的影響。此外，又可以將所述mos管參數(shù)退化測(cè)量電路作為所述mos管參數(shù)退化預(yù)警電路的標(biāo)準(zhǔn)單元，以便于所述mos管參數(shù)退化預(yù)警電路的移植，從而適應(yīng)不同工藝條件。

在一個(gè)實(shí)施例中，所述應(yīng)力電路與所述基準(zhǔn)電路均還可以包括2m個(gè)第四反相器，所述m為正整數(shù)，以保證所述應(yīng)力電路與所述基準(zhǔn)電路可以震蕩輸出所述第一信號(hào)與所述第二信號(hào)；所述應(yīng)力電路中的所述第四反相器的輸入端與輸出端依次與各所述mos管參數(shù)退化電路的輸出端與輸入端連接；所述基準(zhǔn)電路中的所述第四反相器的輸入端與輸出端依次與各所述mos管參數(shù)退化電路的輸出端與輸入端連接。通過(guò)采用所述第四反相器可以替代部分所述mos管參數(shù)退化電路，如此可以減小所述mos管參數(shù)退化預(yù)警電路結(jié)構(gòu)的整體硬件資源代價(jià)，當(dāng)然也可以采用其他電路結(jié)構(gòu)以實(shí)現(xiàn)此目的。

以上所述實(shí)施例的各技術(shù)特征可以進(jìn)行任意的組合，為使描述簡(jiǎn)潔，未對(duì)上述實(shí)施例中的各個(gè)技術(shù)特征所有可能的組合都進(jìn)行描述，然而，只要這些技術(shù)特征的組合不存在矛盾，都應(yīng)當(dāng)認(rèn)為是本說(shuō)明書(shū)記載的范圍。以上所述實(shí)施例的各技術(shù)特征可以進(jìn)行任意的組合，為使描述簡(jiǎn)潔，未對(duì)上述實(shí)施例中的各個(gè)技術(shù)特征所有可能的組合都進(jìn)行描述，然而，只要這些技術(shù)特征的組合不存在矛盾，都應(yīng)當(dāng)認(rèn)為是本說(shuō)明書(shū)記載的范圍。

以上所述實(shí)施例僅表達(dá)了本發(fā)明的幾種實(shí)施方式，其描述較為具體和詳細(xì)，但并不能因此而理解為對(duì)發(fā)明專(zhuān)利范圍的限制。應(yīng)當(dāng)指出的是，對(duì)于本領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干變形和改進(jìn)，這些都屬于本發(fā)明的保護(hù)范圍。因此，本發(fā)明專(zhuān)利的保護(hù)范圍應(yīng)以所附權(quán)利要求為準(zhǔn)。