一種金屬柵的形成方法與流程

本發明涉及半導體制造領域，更具體地說，本發明涉及一種金屬柵的形成方法。

背景技術：

在柵極最后(gate last)工藝集成中，首先需要把偽柵極多晶硅去除掉，沉積替換的金屬柵極。把偽柵極多晶硅去除掉有兩種方法，一種是NMOS和PMOS的偽柵極多晶硅分開去除，先把PMOS的偽柵極多晶硅去除掉，沉積好P金屬柵極，做化學機械研磨CMP；然后再做NMOS的金屬柵極。這種方法NMOS和PMOS的金屬柵極互不干涉，但是工藝流程長。

另外一種方法是把NMOS和PMOS的偽柵極多晶硅一起去除，然后先生長PMOS的功函數TiN，然后把NMOS里面填充的TiN去除，再沉積TiAl，最終PMOS的金屬柵極里面還存在一層TiAl。這種方法的缺點是TiAl和PMOS的功函數金屬直接接觸，Al會擴散到TiN中，導致PMOS的功函數下降。

在NMOS和PMOS的偽柵極多晶硅一起去除的情況下，最終，PMOS中含有NMOS的功函數金屬TiAl，而在TiAl的下層直接是PMOS的功函數金屬。由于Al元素極易擴散，Al擴散到下層TiN中，會形成TiAlN，降低原有的功函數，造成閾值電壓偏移。

因此，希望提供一種能夠防止PMOS TiAl層中Al元素的擴散的金屬柵的形成方法。

技術實現要素：

本發明所要解決的技術問題是針對現有技術中存在上述缺陷，提供一種能夠防止PMOS TiAl層中Al元素的擴散的金屬柵的形成方法。

為了實現上述技術目的，根據本發明，提供了一種金屬柵的形成方法，包括：

第一步驟：提供形成NMOS區域和PMOS區域的襯底，在NMOS區域和PMOS區域上分別形成偽柵極多晶硅結構，其中偽柵極多晶硅結構側部形成有側壁，在硅襯底表面和側壁側部形成氮化硅層，并且在氮化硅層上形成層間介質層；

第二步驟：去除偽柵極多晶硅結構；

第三步驟：在NMOS區域和PMOS區域上生長介質層、高介電常數層和覆蓋層的疊層；

第四步驟：在疊層上生長TiN層，并且在所述TiN層上沉積TaN層；

第五步驟：去除NMOS區域上的TiN層和TaN層；

第六步驟：在NMOS區域和PMOS區域上沉積TiAl層，并且在TiAl層上沉積TiN阻擋層和可濕性鈦涂層的組合層；

第七步驟：在NMOS區域和PMOS區域上沉積Al金屬；

第八步驟：在NMOS區域和PMOS區域執行化學機械研磨以露出層間介質層。

優選地，所述疊層中的所述介質層是二氧化硅層，所述疊層中的所述介質層的厚度為1～3nm。

優選地，生長介質層的方式是物理氣相沉積、化學氣相沉積、原子層沉淀、熱氧化生長和低壓化學氣相沉積中的一種。

優選地，所述疊層中的高介電常數層的材料是HfO2、La2O3、ZrO2中的一種。

優選地，所述疊層中的高介電常數層的厚度為1.5～5nm。

優選地，所述疊層中的覆蓋層的生長方式是物理氣相沉積、化學氣相沉積、原子層沉淀、熱氧化生長和低壓化學氣相沉積中的一種。

優選地，覆蓋層的厚度為1.5～5nm。

優選地，TiN層的厚度為3～8nm。

優選地，TaN層的厚度為1～5nm。

優選地，TiAl層的厚度為5～12nm。

由此，本發明提出了一種防止PMOS的Al擴散的方法，在生長PMOS功函數金屬之后再生長一層TaN，NMOS的TiN和TaN被去除后生長TiAl，這樣在PMOS上的TiAl因為有TaN做阻擋層，無法和TiN接觸，也不會擴散到TiN內部，因此防止了Al擴散，有利于穩定PMOS的功函數，防止閾值電壓偏移，提高器件的穩定性。

附圖說明

結合附圖，并通過參考下面的詳細描述，將會更容易地對本發明有更完整的理解并且更容易地理解其伴隨的優點和特征，其中：

圖1示意性地示出了根據本發明優選實施例的金屬柵的形成方法的第一步驟。

圖2示意性地示出了根據本發明優選實施例的金屬柵的形成方法的第二步驟。

圖3示意性地示出了根據本發明優選實施例的金屬柵的形成方法的第三步驟。

圖4示意性地示出了根據本發明優選實施例的金屬柵的形成方法的第四步驟。

圖5示意性地示出了根據本發明優選實施例的金屬柵的形成方法的第五步驟。

圖6示意性地示出了根據本發明優選實施例的金屬柵的形成方法的第六步驟。

圖7示意性地示出了根據本發明優選實施例的金屬柵的形成方法的第七步驟。

圖8示意性地示出了根據本發明優選實施例的金屬柵的形成方法的第八步驟。

需要說明的是，附圖用于說明本發明，而非限制本發明。注意，表示結構的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標有相同或者類似的標號。

具體實施方式

為了使本發明的內容更加清楚和易懂，下面結合具體實施例和附圖對本發明的內容進行詳細描述。

本發明提出了一種防止PMOS的Al擴散的方法，在生長PMOS功函數金屬之后再生長一層TaN，NMOS的TiN和TaN被去除后生長TiAl，這樣在PMOS上的TiAl因為有TaN做阻擋層，無法和TiN接觸，也不會擴散到TiN內部，因此防止了Al擴散，有利于穩定PMOS的功函數，防止閾值電壓偏移，提高器件的穩定性。

圖1至圖8示意性地示出了根據本發明優選實施例的金屬柵的形成方法的各個步驟。

具體地，如圖1至圖8所示，根據本發明優選實施例的金屬柵的形成方法包括：

第一步驟：提供形成NMOS區域100和PMOS區域200的襯底，在NMOS區域100和PMOS區域200上分別形成偽柵極多晶硅結構10，其中偽柵極多晶硅結構10側部形成有側壁20，在硅襯底表面和側壁20側部形成氮化硅層30，并且在氮化硅層30上形成層間介質層40；

其中，第一步驟提供的結構可以采用現有技術來實現。

第二步驟：去除偽柵極多晶硅結構10；

第三步驟：在NMOS區域100和PMOS區域200上生長介質層、高介電常數層和覆蓋層的疊層50；

第四步驟：在疊層50上生長TiN層60，并且在所述TiN層60上沉積TaN層70；

第五步驟：去除NMOS區域100上的TiN層60和TaN層70；

第六步驟：在NMOS區域100和PMOS區域200上沉積TiAl層80，并且在TiAl層80上沉積TiN阻擋層和可濕性鈦涂層的組合層90；

第七步驟：在NMOS區域100和PMOS區域200上沉積Al金屬91；

第八步驟：在NMOS區域100和PMOS區域200執行化學機械研磨以露出層間介質層40。

優選地，所述疊層中的所述介質層是二氧化硅層，所述疊層中的所述介質層的厚度為1～3nm。

優選地，生長介質層的方式是物理氣相沉積、化學氣相沉積、原子層沉淀、熱氧化生長和低壓化學氣相沉積中的一種。

優選地，所述疊層中的高介電常數層的材料是HfO2、La2O3、ZrO2中的一種。

優選地，所述疊層中的高介電常數層的厚度為1.5～5nm。

優選地，所述疊層中的覆蓋層的生長方式是物理氣相沉積、化學氣相沉積、原子層沉淀、熱氧化生長和低壓化學氣相沉積中的一種。

優選地，覆蓋層(例如，TiN)的厚度為1.5～5nm。

優選地，TiN層的厚度為3～8nm。

優選地，TaN層的厚度為1～5nm。

優選地，TiAl層的厚度為5～12nm。

此外，需要說明的是，除非特別說明或者指出，否則說明書中的術語“第一”、“第二”、“第三”等描述僅僅用于區分說明書中的各個組件、元素、步驟等，而不是用于表示各個組件、元素、步驟之間的邏輯關系或者順序關系等。

可以理解的是，雖然本發明已以較佳實施例披露如上，然而上述實施例并非用以限定本發明。對于任何熟悉本領域的技術人員而言，在不脫離本發明技術方案范圍情況下，都可利用上述揭示的技術內容對本發明技術方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發明技術方案保護的范圍內。

而且還應該理解的是，本發明并不限于此處描述的特定的方法、化合物、材料、制造技術、用法和應用，它們可以變化。還應該理解的是，此處描述的術語僅僅用來描述特定實施例，而不是用來限制本發明的范圍。必須注意的是，此處的以及所附權利要求中使用的單數形式“一個”、“一種”以及“該”包括復數基準，除非上下文明確表示相反意思。因此，例如，對“一個元素”的引述意味著對一個或多個元素的引述，并且包括本領域技術人員已知的它的等價物。類似地，作為另一示例，對“一個步驟”或“一個裝置”的引述意味著對一個或多個步驟或裝置的引述，并且可能包括次級步驟以及次級裝置。應該以最廣義的含義來理解使用的所有連詞。因此，詞語“或”應該被理解為具有邏輯“或”的定義，而不是邏輯“異或”的定義，除非上下文明確表示相反意思。此處描述的結構將被理解為還引述該結構的功能等效物。可被解釋為近似的語言應該被那樣理解，除非上下文明確表示相反意思。

而且，本發明實施例的方法和/或系統的實現可包括手動、自動或組合地執行所選任務。而且，根據本發明的方法和/或系統的實施例的實際器械和設備，可利用操作系統通過硬件、軟件或其組合實現幾個所選任務。