用于制造功率半導體模塊的方法與流程

本發明涉及一種功率半導體模塊。功率半導體模塊的電接觸部由于模塊連接端所需的載流能力而設計得花費非常高。

技術實現要素：

本發明的目的在于，提供一種用于制造功率半導體模塊的方法，所述功率半導體模塊具有電連接接觸部，所述電連接接觸部具有高載流能力，并且所述電連接接觸部可以簡單地制造。該目的通過根據本發明所述的用于制造功率半導體模塊的方法實現。本發明的構型和擴展方案是從屬權利要求的內容。

為了制造功率半導體模塊，將電路載體與半導體芯片和導電的接觸元件裝配。在裝配之后將半導體芯片和接觸元件嵌入到介電的填料中，并且使接觸元件暴露。此外產生導電的基層，所述基層與暴露的接觸元件電接觸，并且所述基層位于填料和暴露的接觸元件上。借助于導電的連接層將預制的金屬箔施加到基層上。

附圖說明

下面根據實施例參考附圖說明本發明。附圖中的圖示不是按比例的。附圖中：

圖1至5示出用于制造功率半導體模塊的方法的不同步驟，所述功率半導體模塊具有預制的具有高載流能力的金屬箔。

圖6示出共同結構化出預制的金屬箔和位于其下方的導體層的方法。

圖7和8示出結構化出預制的金屬箔并且將其用作掩膜以便結構化出位于所述金屬箔下方的導體層的方法的不同步驟。

圖9示出將接觸元件設計為鍵合線的方法，所述鍵合線在暴露時被中斷。

圖10示出將接觸元件設計為柱或小塊的方法。

圖11示出具有設計為導線框架的電路載體的半導體模塊的示例。

具體實施方式

圖1示出電路載體2的橫截面，所述電路載體裝配有一個或多個半導體芯片1以及一個或多個導電的接觸元件3。接觸元件3僅僅示例性地表示為鍵合線。

電路載體2具有介電的絕緣載體20，所述絕緣載體設計為平的薄板，并且所述絕緣載體具有上部主面以及與上部主面相對的下部主面。上部金屬化層21被施加到絕緣載體20的上部主面上，所述上部金屬化層可選地可以被結構化為印制導線和/或印制導面。此外，將可選的下部金屬化層22施加到絕緣載體20的下部主面上，所述下部金屬化層是未經結構化的，然而替代地也可以是經結構化的。上部金屬化層21的背對絕緣載體20的側面形成電路載體2的上側2t。如果存在下部金屬化層22，則所述下部金屬化層的背對絕緣載體20的側面形成電路載體2的下側2b。

金屬化層21和22與絕緣載體20固定地并且材料鎖合地連接。上部金屬化層21特別是可以通過其正對絕緣載體20的整個側面固定地并且材料鎖合地與絕緣載體20連接。相應地，下部金屬化層22也可以通過其正對絕緣載體20的整個側面固定地并且材料鎖合地與絕緣載體20連接。

絕緣載體20是電絕緣的。所述絕緣載體可以例如具有陶瓷或者由陶瓷構成。適合的陶瓷例如是氮化鋁(AlN)、氧化鋁(Al2O3)、氮化硅(Si3N4)、碳化硅(SiC)或氧化鈹(BeO)或者其他介電陶瓷。上部金屬化層21和下部金屬化層22可以例如由銅、銅合金、鋁或鋁合金構成。然而同樣可以使用其他良好導電的金屬以及合金。

根據一個示例，電路載體2可以是DCB基底(DCB＝direct copper bonded，直接鍵合銅)，其中，通過將表面氧化的預制的銅箔通過DCB工藝與例如由氧化鋁構成的陶瓷絕緣載體20連接來制造上部金屬化層21和(如果存在的)下部金屬化層22。

半導體芯片1可以例如是二極管或者可控的半導體開關例如IGBT(Insulated Gate Bipolar Transistor，絕緣柵雙極型晶體管)、MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金屬氧化物半導體場效應晶體管)、JEFT(Junction Field Effect Transistor，結型場效應晶體管)、晶閘管或HEMT(High Electron Mobility Transistor，高電子遷移率晶體管)。這種半導體芯片1可以是所謂的垂直元器件，所述垂直元器件在其正對電路載體2的下側上具有下部芯片金屬化層12，所述垂直元器件在其背對電路載體2的上側上具有上部芯片金屬化層11，并且所述垂直元器件在其下部芯片金屬化層12上例如借助于例如通過釬焊、燒結或者導電粘接或電絕緣粘接所產生的連接層導電地與上部金屬化層21連接。由此，在上部芯片金屬化層11和下部芯片金屬化層12之間流動的載荷電流也可以流過上部金屬化層21。在釬焊的情況中使用焊料，在燒結情況中使用金屬粉末(例如貴金屬粉末，例如銀粉)，或者在粘接情況中使用粘合材料。在本發明的意義中，芯片金屬化層、例如上部和下部芯片金屬化層11、12是預制的半導體芯片1的組成部分。這意味著，在將電路載體2與所述半導體芯片1裝配之前，芯片金屬化層已經是半導體芯片1的組成部分。在半導體芯片1還處于具有與半導體芯片1相同的半導體芯片的晶片復合體中期間，也就是說，在晶片工藝化期間，就可以將這種芯片金屬化層施加到半導體芯片1的半導體本體10上。

半導體芯片1的半導體本體10具有一種任意的半導體基本材料(例如硅、碳化硅、砷化鎵、鎵化鋁或者任意其他使用在電子部件中的半導體材料)，所述半導體基本材料包含一個或多個p摻雜和/或n摻雜的半導體區。上部芯片金屬化層11和下部芯片金屬化層12被施加到半導體本體10的彼此相對的側面上。

上部芯片金屬化層11和下部芯片金屬化層12根據相關的半導體芯片1的類型可以是漏極和源極、源極和漏極、發射極和集電極、集電極和發射極、陽極和陰極或者陰極和陽極。如果半導體芯片1是可控的半導體元件，則所述半導體芯片還具有在附圖中未示出的控制連接端(即柵極連接端或基極連接端)。

如圖1中所示地，每個接觸元件3具有一個區段31，所述區段在將電路載體2與接觸元件3裝配之后并且在以下描述的將半導體芯片1和接觸元件3嵌入到填料4中之前具有與電路載體2大于1mm的間距d31。

在本發明的意義中，當接觸元件3固定地并且材料鎖合地與電路載體2連接時，將電路載體2與接觸元件3裝配。當半導體芯片1首先例如在其上部芯片金屬化層11上設置有接觸元件3并且電路載體2才接著與由半導體芯片1和接觸元件3構成的復合體固定地并且材料鎖合地連接時，電路載體2例如接著也與接觸元件3裝配。也就是說，當電路載體2和接觸元件3之間的連接僅僅間接地(在所述的示例中通過半導體芯片1)實現時，電路載體2也接著與接觸元件3裝配。當然，接觸元件3也可以與電路載體2(例如與所述電路載體的上部金屬化層21，或者當電路載體2設計為導線框架時，與導線框架)持續地導電連接，而不間接地通過半導體芯片1實現所述連接。

如同此外結果在圖2中所示的那樣，一個或多個半導體芯片1以及一個或多個接觸元件3在將其與電路載體2裝配之后被嵌入到填料4中。為了嵌入，填料4首先完全或部分地呈液態的或膏狀的形式存在并且接著被硬化。

聚合物可以用作填料4，或者所述填料可以具有聚合物。填料4可以例如具有一個基體(Matrix)(例如聚合物)，將填充材料嵌入到所述基體中，所述填充材料是良好導熱的，并且所述填充材料具有線性熱膨脹系數，該線性熱膨脹系數明顯小于基體的線性熱膨脹系數。因此可以實現，硬化后的填料4所具有的線性熱膨脹系數與半導體芯片1的線性熱膨脹系數沒有使得當半導體模塊遭受較大的溫度波動時半導體芯片1具有斷裂危險如此大程度的區別。硬化后的填料4可以例如具有小于9ppm/K的線性熱膨脹系數。例如環氧樹脂適合作為聚合物。

如果填料4具有填充材料，則所述填充材料可以例如由粉末狀的和/或顆粒狀的和/或纖維狀的材料構成。例如陶瓷如氧化鋁、氮化鋁、堇青石和/或玻璃適合作為粉末狀的或顆粒狀的材料。例如玻璃纖維適合作為纖維狀的材料。

在嵌入之后，一個、多個或所有的接觸元件3可以完全由填料4覆蓋，或者一個、多個或所有的接觸元件3可以僅僅部分地由填料4覆蓋。如果接觸元件3僅僅部分地由填料4覆蓋，則所述接觸元件3的區段30可以在填料4的背對電路載體2的側面上微小地從所述側面突出。所述微小的突出例如可以通過所謂的膜輔助成型(Film-Assisted Molding)方法實現。在此，注塑模的內側鋪上薄膜，將區段30壓入到薄膜中，從而區段30在隨后以填料4澆注或壓力注塑包封時保持露出。如果所述區段30位于設計為鍵合線的接觸元件3的回路(英語：Loop)的區域中，則所述方法這樣調整，最大使得相關的區段30以相關的鍵合線的直徑的一半從填料4突出。

例如注射成型(英語：Injection Molding)、擠壓成型(英語：Compression Molding)、液態成型、澆注成型、真空澆注成型或層壓成型適合作為用于將一個或多個半導體芯片1和一個或多個接觸元件3嵌入到填料4中的方法。在液態成型中，成型料以液態形式用于要澆注成型的構件上。模子接著被封閉。在此，整個模子由成型料填滿，并且填料在溫度下硬化。也就是說，所述填料不是被注入到封閉的模子中，而是在封閉之前被分配到敞開的模子中。然而，層壓成型不適合與設計為鍵合線的接觸元件3連接。

在本發明的所有構型中，填料4可選地在嵌入到一個或多個半導體芯片1和一個或多個接觸元件3之后并且必要時在填料4硬化之后直到達到電路載體2上和/或直到達到所述一個或多個半導體芯片1上和/或直到達到所述一個或多個接觸元件3上。

如同此外結果在圖3中所示的那樣，已嵌入的一個或多個接觸元件3例如在填料4的背對電路載體2的側面上被暴露。所述暴露原則上可以通過任意的技術、例如銑削、磨削、激光加工來實現。在此，不同的技術也可以任意地組合。在暴露之后，填料4和嵌入到所述填料中的一個或多個接觸元件3的復合體在其背對電路載體2的側面上可以具有平的表面40。

通過所述暴露，接觸元件3和填料4分別具有一個平的表面區段3e或4e，所述表面區段布置在平面E-E中。

所述暴露可選地可以實現為，在設計為鍵合線的接觸元件3的情況下(所述鍵合線形成鍵合回路)最大去除鍵合線的直徑的一半，從而使鍵合線不被切斷。替換地，這種鍵合線然而也可以被切斷，這在下文參考圖9來說明。

如同結果在圖4中所示的那樣，在暴露之后產生導電的基層5，所述基層與暴露的一個或多個接觸元件3電接觸，并且所述基層位于填料4和暴露的一個或多個接觸元件3上。

可選地，填料4可以在使所述一個或多個接觸元件3暴露之后并且在產生基層5之前，在基層5隨后在填料4上所位于的位置處(例如在表面40上)經受等離子處理，以便改善基層5在填料4上的附著。

基層5的產生包括導電的籽晶層51(也稱為胚層)的產生，所述籽晶層直接位于填料4上。籽晶層51的產生可以例如通過無電流的沉積和/或濺射實現。籽晶層51由下述材料中的恰好一種或者兩種或更多種構成：鈦(Ti)、鎢化鈦(TiW)、銅(Cu)、鈀(Pd)、鎳(Ni)。

制成的籽晶層51的層厚度D51原則上可以任意地選擇。層厚度D51可以例如選擇為小于或等于5μm。

可選地，基層5的產生包括在之前產生的籽晶層51上產生導電的強化層52。強化層52可以例如通過電鍍沉積制造。在此，之前產生的籽晶層51可以用作用于電鍍沉積工藝的電極。制成的強化層52的層厚度D52可以原則上任意地選擇。為了實現經濟的制造，有利的可以是，將層厚度D52不選擇得過大，例如不大于100μm。此外為了達到籽晶層51足夠的機械強度，有利的可以是，將層厚度D52不選擇得過小。層厚度D52可以例如選擇為，基層5的層厚度D5處于5μm至50μm的范圍內。強化層52的層厚度D52可以例如選擇為在15μm至100μm的范圍內。

良好導電的材料例如銅適合作為用于所產生的強化層52的材料，也就是說，制成的強化層52可以具有銅或者由銅構成。

如同所示的那樣，基層5可選地由籽晶層51和強化層52構成。這意味著，強化層52直接鄰接于籽晶層51。

籽晶層51能夠可選地由恰好一種材料或一種均勻的混合材料構成。與此無關地，如果設置有強化層52，則強化層52可以設置為，其可選地由恰好一種材料或一種均勻的混合材料構成。

如同此外結果在圖5中所示的那樣，將預制的金屬箔7施加到基層5上，所述金屬箔借助于導電的連接層6材料鎖合地與基層5連接。金屬箔7具有高載流能力，并且由此能夠用于引導半導體模塊的大電流。因此，金屬箔7在施加之前和之后可以具有至少100μm的層厚度D7。層厚度D7可以例如處于100μm至400μm的范圍內。

例如銅或鋁適合作為用于金屬箔7的材料，也就是說，金屬箔7可以由銅或鋁構成，或者所述金屬箔可以具有銅和/或鋁。

連接層6可以例如設計為釬焊層、特別是擴散釬焊層，或設計為燒結層或粘接層。在施加金屬箔7之后，連接層6不僅直接鄰接于基層5而且直接鄰接于金屬箔7。

(具有籽晶層51和可選地具有強化層52的)基層5、連接層6和金屬箔7共同形成半導體模塊的金屬化層9，所述金屬化層在需求下可以結構化成印制導線和/或電接觸部。如同在圖5中所示的那樣，籽晶層51、強化層52(如果存在)、連接層6和金屬箔7(即整個模塊金屬化層9)可以設計為未經結構化的層，并且接著整體被結構化。

整體的結構化可以例如借助于在使用(例如光刻地)經結構化的蝕刻掩膜8的情況下對籽晶層51、強化層52(如果存在)、連接層6和金屬箔7進行的掩膜式蝕刻來實現，正如其在圖6中在結束蝕刻工藝之后所示的那樣。然后，可以再將蝕刻掩膜8從經結構化的金屬箔7去除。

根據在圖7中所示的、對于根據圖5的布置的替代方案，金屬箔7可以預制為經結構化的金屬箔7并且以經結構化的形式與強化層5連接。與根據圖1至5所述的方法的唯一的區別在于，預制的金屬箔7以已經結構化的形式與強化層5連接。

于是，預制的經結構化的并且與強化層5連接的金屬箔7在蝕刻方法中可以用作蝕刻掩膜8，在所述蝕刻方法中，對基層5并且可選地也對連接層6進行結構化。在此可以考慮的是，稍許切除金屬箔7。

如前已述地，強化層52是可選的并且由此也可以省去。為此圖9示出一個示例。在此，基層5僅僅由籽晶層51構成。在此，連接層6不僅與籽晶層51而且與金屬箔7直接地鄰接。

正如同樣在圖9中所示的那樣，接觸元件3(例如當其設計為鍵合線時)在暴露時被分成兩個彼此分開的區段3a、3b，所述區段中的每個區段與模塊金屬化層9的一個另外的區段9a或9b連接。因此，可以例如使用唯一的鍵合回路來電連接模塊金屬化層9的電隔離的不同區段9a、9b。通過足夠寬地(即，比圖3所示更寬地)進行所述暴露(例如對填料4和嵌入到填料中的接觸元件3的切除)，可以實現將接觸元件3分成彼此分開的區段3a和3b。

在至此的示例中，接觸元件3示例性地表示為鍵合線。原則上，接觸元件3可以設計為任意其他的導電元件32，例如柱或小塊或焊料凸點，如同在圖10中示意性地示出的那樣。

替代鍵合或熔焊，接觸元件3也可以借助于材料鎖合連接、例如借助于釬焊連接、燒結連接或粘接連接導電地與上部金屬化層21或上部芯片金屬化層11連接。

此外，設計為鍵合線的接觸元件3可以形成鍵合回路或者所謂的“Stud-Bonds，螺柱鍵合”，其中，鍵合線在一個位置上鍵合到上部金屬化層21或上部芯片金屬化層上，然后朝著遠離電路載體2的方向向上牽拉并且在那里被分開。作為對此的示例，在所示的圖示中示出設計為螺柱鍵合35的接觸元件3。要指明的是，在半導體模塊中可以使用不同類型的接觸元件3的任意組合。接觸元件3可選地也可以在多個位置(例如鍵合位置)與同一個上部芯片金屬化層11連接，和/或當利用同一個控制信號操控控制連接端時，在制成的半導體模塊的情況下可以將多個半導體芯片1的控制連接端彼此電連接。半導體芯片1的這種控制連接端可以例如是柵極芯片金屬化層，所述柵極芯片金屬化層布置在相關的半導體芯片1的背對電路載體2的上側上。接觸元件3同樣也可以用于在制成的半導體模塊中使不同的半導體芯片1的上部芯片金屬化層11彼此電連接。

特別適合作為用于接觸元件3的材料的是例如呈純的銅(Cu)、鋁(Al)、鉬(Mo)、金(Au)形式的金屬或者具有所述金屬中的一種或多種的合金，或者導電的聚合物、例如導電的以Ag填充的環氧樹脂。

接觸元件3可以導電地釬焊或鍵合或熔焊或燒結或粘接到所述上部金屬化層21上和/或半導體芯片的上部芯片金屬化層11上。

與所示的實施例不同地，電路載體2也可以是金屬的導線框架(英語：“leadframe”)，所述導線框架裝配有一個或多個半導體芯片1。接觸元件3也可以用于建立在導線框架或導線框架的區段與模塊金屬化層9之間的導電連接，其方式是，將接觸元件3與導線框架導電地連接。圖11示出用于具有設計為導線框架的電路載體2的半導體模塊的一個示例。

如果制成的模塊金屬化層9應該是經結構化的，則所述模塊金屬化層如同所述那樣首先作為封閉的未經結構化的層在填料4上產生，也就是說，籽晶層51、強化層52(如果存在)、連接層6和金屬箔7首先是未經結構化的。

然而替換地，所述層51、52、6、7中的每個單個層(與所述層51、52、6、7中的其他層無關地)可以首先作為未經結構化的層被施加然后在施加下一個層之前被結構化，或者可以以已經經過結構化的形式(例如通過沉積到掩膜的開口中，該掩膜被施加到位于其下方的層51、52、6或填料4上)結構化地施加。

與金屬箔7是否以經結構化的或未經結構化的形式被施加無關地，在利用連接層6使所述金屬箔與基層5材料鎖合地連接之后，所述金屬箔形成平的層。

制成的并在需要時經結構化的模塊金屬化層9的區段可以用作電接觸部，以便從外部與半導體模塊電接觸，和/或用作在不同的組成部分(例如半導體芯片1、上部金屬化層21、導線框架2、半導體芯片1的負載連接端11或12、半導體芯片1的控制連接端等)之間的導電連接。此外，接觸元件3也可以用于建立在模塊金屬化層9的起輔助發射極連接端或輔助集電極連接端功能的區段與半導體芯片1的發射極負載連接端或集電極負載連接端之間的電連接。

以上根據不同實施例說明了本發明。在此，除非另作聲明，根據不同實施例說明的特征和方法步驟可以彼此任意組合。

本發明也可以結合所謂的“Fan-In Wafer Level Packages，扇入晶片級封裝”使用。在此涉及以下半導體模塊，其中，接觸元件3僅僅布置在半導體模塊的一個或多個半導體芯片1的基面的側邊界內。