本發明實施例涉及至部分填充的溝槽的通孔互連件。
背景技術：
在半導體集成電路(ic)產業中，ic材料和設計中的技術進步已經產生了數代的ic，其中每代ic都具有比上一代ic更小和更復雜的電路。在ic發展過程中，功能密度(即，每一芯片面積上互連器件的數量)通常已經增加而幾何尺寸(即，使用制造工藝可以制造的最小的元件(或線))卻已減小。通常這種按比例縮小工藝通過提高生產效率和降低相關成本而帶來益處。這種按比例縮小也增加了ic處理和制造中的復雜度。
形成集成電路的一個方面是形成小的垂直的金屬線，以將一層水平金屬線連接至不同層的水平金屬線。這種垂直金屬線通常被稱為通孔。由于集成電路較小的性質，將通孔的圖案與先前施加的層對準可能是困難的。例如，當制造通孔時，將用于形成通孔的圖案適當的對準從而將通孔連接至合適的金屬線是重要的。即使通孔與下面的適當的金屬線接觸，但是稍微的未對準可能導致通孔與鄰近的金屬線太近。為了避免這個問題，期望使用處理方法以形成更好的對準但是不與那些不旨在與其接觸的線太接近的通孔。
技術實現要素：
根據本發明的一些實施例，提供了一種用于制造集成電路結構的方法，包括：形成部分地填充有第一金屬材料的溝槽，在第一層間介電(ild)層內形成所述溝槽；用犧牲材料填充所述溝槽的剩余部分；在所述第一層間介電層上沉積緩沖層；圖案化所述緩沖層以在所述緩沖層內形成孔，從而暴露所述犧牲材料；以及去除所述犧牲材料。
根據本發明的另一些實施例，還提供了一種用于制造集成電路結構的方法，包括：形成部分地填充有第一金屬材料的溝槽，在第一層間介電(ild)層內形成所述溝槽；用犧牲材料填充所述溝槽的剩余部分；在所述第一層間介電層上沉積第二層間介電層；圖案化所述第二層間介電層以在所述第二層間介電層內形成孔，從而暴露所述犧牲材料；以及去除所述犧牲材料，從而生成溝槽凹槽。
根據本發明的又一些實施例，還提供了一種集成電路結構，包括：第一金屬部件，形成在第一介電層內；第二金屬部件，形成在第二介電層內，所述第二介電層設置在所述第一介電層上；以及通孔，將所屬第一金屬部件連接至所述第二金屬部件，其中，所述通孔的頂部與所述通孔的底部偏移。
附圖說明
當結合附圖進行閱讀時，從下面的詳細描述可以更好地理解本發明的各個方面。應該強調的是，根據工業中的標準實踐，各個部件沒有按比例繪制。事實上，為了更清楚的論述，各個部件的尺寸可以任意地增加或減小。
圖1a至圖1l是根據本文中描述的原理的一個實例的示出形成連接至部分填充的溝槽中的金屬線的通孔的示例性工藝的圖。
圖2a至圖2e是根據本文中描述的原理的一個實例的示出使用雙鑲嵌工藝形成連接至部分填充的溝槽中的金屬線的通孔的示例性工藝的圖。
圖3是根據本文中描述的原理的一個實例的示出通過使用緩沖層形成連接至部分填充的溝槽中的金屬線的通孔的示例性工藝的圖。
圖4是根據本文中描述的原理的一個實例的示出使用雙鑲嵌工藝形成連接至部分填充的溝槽中的金屬線的通孔的示例性方法的流程圖。
具體實施方式
以下公開內容提供了許多用于實現所提供主題的不同特征的不同實施例或實例。下面描述了組件和布置的具體實例以簡化本發明。當然，這些僅僅是實例，而不旨在限制本發明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成為直接接觸的實施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實施例。此外，本發明可在各個實例中重復參考標號和/或字母。該重復是為了簡單和清楚的目的，并且其本身不指示所討論的各個實施例和/或配置之間的關系。
而且，為便于描述，在此可以使用諸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空間相對術語，以便于描述如圖所示的一個元件或部件與另一個(或另一些)元件或部件的關系。除了圖中所示的方位外，空間相對術語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉90度或在其他方位上)，而在此使用的空間相對描述符可以同樣地作相應的解釋。
如上所述，期望形成一種通孔，使得其與適當的金屬線良好地接觸但是不與那些不旨在與其接觸的鄰近的金屬線太接近。根據本文中描述的原理，形成下面的金屬層的金屬線作為部分填充的溝槽。換句話說，這些溝槽僅部分地填充有導電材料，諸如金屬材料。因此，如果在通孔和金屬線之間存在未對準，也將存在附加的垂直距離以將通孔與鄰近的金屬線分離。
圖1a至圖1l是示出用于形成集成電路(ic)結構100的示例性工藝的圖，集成電路(ic)結構100包括形成在半導體襯底(未示出)上并且設計為連接各種器件以形成集成電路的互連結構。在一些實施例中，半導體襯底是硅襯底。在一些實施例中，半導體襯底可以選擇性地或額外地包括其他半導體材料，諸如鍺、硅鍺、砷化鎵或其他合適的半導體材料。在一些實施例中，半導體襯底還可以額外的包括嵌入的介電材料層，以提供適當的隔離功能。該互連結構包括位于多個金屬層中的金屬線，這些金屬線通過通孔部件垂直連接。在用于示出目的的本實施例中，ic結構100包括連接至諸如位于部分填充的溝槽中的金屬線的導電線的通孔。
圖1a是諸如金屬線106，107的兩條導電線的截面圖。兩條金屬線106，107可以是位于一個金屬層(諸如金屬一或金屬兩)中的金屬圖案的一部分，并且金屬層形成于諸如層間介電(ild)層的介電層內。根據目前的實例，第一溝槽104和第二溝槽105形成在第一層間電介質(ild)102內。第一溝槽104部分地填充有諸如金屬材料的金屬材料以形成第一金屬線106和第二溝槽105部分地填充有金屬材料以形成第二金屬線107。金屬線106，107的頂面沿著平面109共面。第一和第二金屬線可包括多個膜。在一些實施例中，金屬線(106和107)包括形成在溝槽的側壁上的阻擋層。在進一步的實施例中，金屬線(106和107)包括形成在阻擋層上并且填充在溝槽中的塊狀金屬。在一些實例中，阻擋層包括氮化鈦、氮化鉭或其他合適的材料。在一些實例中，塊狀材料包括銅或其他合適的金屬或金屬合金。
ild102可形成在半導體襯底(未示出)的頂部上，半導體襯底諸如半導體晶圓。半導體襯底可以包括各種各樣的電路器件，諸如形成在其上的晶體管。這樣的電路元件形成在前段制程期間。在一些情況下，在后段制程期間，在電路器件上形成互連結構。該互連結構包括位于多個金屬層中的水平金屬線。位于不同金屬層中的金屬線通過使用稱為通孔的垂直導電線連接至彼此。圖1a示出了位于ild102內的金屬線的一個這樣的金屬層的部分。
可由任何合適的介電材料形成ild102。在一些實施例中，ild102包括氧化硅、氟化硅酸鹽玻璃(fsg)、有機硅酸鹽玻璃(osg)、碳摻雜的氧化硅、干凝膠、氣凝膠、非晶氟化碳、聚酰亞胺、多孔材料和/或其他材料。ild102可以由由于其蝕刻選擇性而選擇的材料制成。例如，期望一些蝕刻工藝將對ild102具有很小的影響，這將在下文中進一步詳細描述。在一些其他的實例，ild102還包括不同介電材料的蝕刻停止層以提供蝕刻選擇性。
可以以各種不同的方式形成部分填充的溝槽104，105。在一些實施例中，由鑲嵌工藝形成金屬層的金屬線(諸如106和107)。包括光刻的圖案化工藝用來形成溝槽。具體而言，施加、曝光和顯影光刻膠。然后應用蝕刻工藝以將光刻膠內的圖案轉印至ild102以形成溝槽。在一些實例中，可以使用硬掩模，從而使得溝槽圖案被首先從圖案化的光刻膠轉印至硬掩模并且被進一步從硬掩模轉印至ild102。之后，在溝槽104、105內沉積諸如金屬材料的金屬材料。這樣的沉積可以過填充溝槽。從而，可以應用化學機械拋光(cmp)工藝以去除多余的金屬材料和暴露ild102。這留下完全填充的溝槽。然后，施加蝕刻工藝以部分地凹進金屬材料以形成部分填充的溝槽104，105。可以選擇這樣的蝕刻工藝，從而使得它有效地去除金屬材料，同時保留ild102基本完整。
其他方法也可以用于形成部分填充的溝槽。在一個實例中，代替凹進金屬材料，可以將額外的ild材料或其他合適的介電材料沉積在不對應金屬部件的區域中，諸如通過自對準的生長。也考慮其他方法。
圖1b是示出犧牲材料108的沉積的圖。可以將犧牲材料108選擇為通過諸如濕蝕刻工藝的特定蝕刻工藝地容易地去除的材料。也可以將犧牲材料選擇為低成本的材料。在一些實施例中，聚合物材料作為犧牲材料，以通過諸如旋涂的合適的技術填充在溝槽中。
圖1c是示出示例性cmp工藝110的圖，cmp工藝110用于去除位于ild102之上的犧牲材料108，從而暴露第一ild102。這使得犧牲材料108留在溝槽104、105的上部內。諸如回蝕刻的其他工藝可以可選地用于去除位于ild102的表面之上的犧牲材料108。
圖1d示出了在第一ild102上沉積緩沖層112。在一些實施例中，該緩沖層112包括與ild102不同的介電材料，從而使得后續的蝕刻工藝能夠選擇性地蝕刻緩沖層而不會蝕刻ild102。在一些實例中，緩沖層包括通過諸如化學汽相沉積(cvd)的適當的技術形成在ild102上的諸如氮化硅或碳化硅的介電材料。然后在緩沖層112上形成光刻膠114。圖1d將光刻膠114示出為圖案化的。標準光刻工藝可以用于圖案化光刻膠。例如，通過使用圖案化的光掩模，將光刻膠暴露于光源。然后，顯影光刻膠以去除光刻膠的特定部分。
圖1e示出了將光刻膠中的圖案轉印至緩沖層112之后的ic結構。具體地，蝕刻工藝可用于在緩沖層112的開口內蝕刻緩沖層112的暴露部分。因此，光掩模中的圖案被轉印至緩沖層以在緩沖層112中形成開口(孔)116并且暴露位于金屬線106上方的犧牲材料108。開口116對應于通孔將形成的位置，并且該通孔將金屬線106連接到上面的金屬層的金屬線。在一個實例中，諸如干蝕刻工藝的各向異性蝕刻工藝用于在緩沖層112中形成開口116。干蝕刻工藝經常使用離子轟擊和化學反應來去除特定類型的材料。隨后，通過諸如濕剝離或等離子體灰化的合適的工藝去除光刻膠。
圖1f示出了用于去除通過孔116暴露的犧牲材料108的蝕刻工藝115。這將生成向下延伸到金屬線106的孔118。蝕刻工藝可以是諸如濕蝕刻工藝的各向同性蝕刻工藝。濕蝕刻工藝使用化學蝕刻劑以去除特定類型的材料。蝕刻工藝115設計為選擇性地去除犧牲材料108同時保留第一ild102和緩沖層112基本完整。
圖1g示出了諸如形成在孔118內的金屬通孔的導電部件120。可以通過在晶圓的表面上沉積金屬材料，和然后實施cmp工藝以暴露出緩沖層112的頂部來形成金屬通孔120。這使得金屬材料保留在孔118內以形成通孔120和電路中的其他通孔。在一些實施例中，銅或鎢可用于填充孔118，以形成金屬通孔120。在進一步的實施例中，可通過包括在孔120中濺射以形成銅晶種層和鍍以形成塊狀銅的步驟來填充銅。在一些實施例中，在填充金屬之前，可以在孔120的側壁上沉積諸如鉭、氮化鉭、鈦、氮化鈦或它們的組合的阻擋層。
在各個實施例中，以這種方式形成金屬通孔提供了許多優點。例如，當在緩沖層112內圖案化通孔時，存在輕微的未對準(金屬線106和上面的通孔之間)是可能的。在沒有使用本文所述的原理的情況下，輕微的未對準可能會導致通孔太靠近相鄰的金屬線107。具體來說，距離138可能太接近金屬線107。因此，電路將不得不被設計為在金屬線之間具有更多的空間，以適應預期的未對準問題。
但是，使用這里描述的原理，部分填充的溝槽會導致在通孔和相鄰的金屬線107之間存在額外的距離。具體地說，距離140包括水平距離和垂直距離。因此，使用本文所述的原理，可以將電路設計為具有更緊湊的金屬線。
此外，由于接觸面積通過未對準減小，因此金屬線106和上面的通孔之間的接觸電阻通過未對準增加。通過實施本發明的方法，在未對準的情況下，金屬通孔120包括兩部分，上部和下部，并且在ild102的頂面處具有界面。由于未對準，上部和下部彼此偏移。金屬通孔120的上部位于ild102之上和下部嵌入在ild102中。下部自對準在金屬線106上，因此，接觸面積最大化和接觸電阻最小化。特別是，金屬通孔120位于金屬線106和107之上。
圖1h示出了去除工藝以去除緩沖層112。在一些實例中，也去除位于鄰近的金屬線107上方的犧牲材料108。去除工藝可以包括設計為去除緩沖層112而保留第一ild102和金屬通孔120基本完整的蝕刻工藝。
圖1i示出了在第一ild102上方形成第二ild122。在本實例中，第二ild122可以由與第一ild102相同的材料制成。然而，在一些實例中，第二ild122可不同于第一ild102。第二ild122用于支撐第二金屬層和隔離第二金屬層的金屬線。因此，可以在第二ild內形成一組金屬線。通常通過在第二ild122中形成溝槽來形成這些金屬線。
圖1j示出了溝槽123在第二ild122內的形成。在本實例中，形成溝槽123，從而使得它垂直于第一ild102內的金屬線106、107。通過包括光刻圖案化和蝕刻的合適的工序形成溝槽123。溝槽123暴露通孔120，從而使得當在溝槽123內形成金屬材料時，這些金屬與通孔120直接接觸并且因此電連接到通孔120。
圖1k示出了在溝槽123內形成金屬材料以在第二ild122內形成金屬線124。因此，第二ild122內的金屬線124連接至第一ild102內的金屬線106。使用此處所描述的原理，通孔120是這樣的，由于固有的未對準使得通孔120的上部與通孔120的下部偏移。偏移在第一ild102和第二ild122之間的界面126處是共面的。在這個實例中，偏移距離小于通孔120的寬度。通孔120的下部與金屬線自對準。在一些實例中，如果將形成額外的金屬層，則金屬線124可以僅部分填充溝槽123。因此，上面描述的相同的技術可以被用來形成額外的金屬層。
圖1l示出了其中在第一ild102和第二ild122之間設置蝕刻停止層128的實例。在一個實例中，在形成第一ild102之前且在沉積緩沖層112之前，沉積蝕刻停止層128。然而，在制造工藝期間，可以在其他合適的時間應用蝕刻停止層128。蝕刻停止層128是用來防止第一ild層的不期望的蝕刻。例如，當蝕刻第二ild122以圖案化第二ild122時，不期望蝕刻第一ild102。蝕刻停止層128被設計為基本上不受用于蝕刻第二ild122的蝕刻劑的影響。
在一個實例中，緩沖層112可以為ild層。這樣的ild層可以具有與第一ild102不同的蝕刻選擇性。在這樣的實例中，緩沖層112可代替第二ild層122而保持。根據圖1j至圖1l論述的步驟可以然后對代替第二ild層122的緩沖層112實施。
圖2a至圖2e是示出形成ic結構200的示例性工藝的圖，形成ic結構200使用部分填充的溝槽和雙鑲嵌工藝以形成將來自下面的金屬層的金屬層連接至來自上面的金屬層的金屬線的導電通孔。這樣的工藝類似于上述工藝，除了使用第二ild202代替緩沖層(例如，圖1，112)之外。圖2a示出了在形成導電通孔之前，在第一ild102上方形成第二ild層202。類似上述的工藝，光刻膠層114應用在第二ild202的頂部上。然后，使用不同的光刻工藝圖案化該光刻膠114。
圖2b示出了將光刻膠中的圖案轉印至第二ild層202以形成孔204之后的ic結構200。孔204一直延伸穿過第二ild202以暴露第一ild102和犧牲材料108。在本實例中，第二ild202由與ild102不同的材料制成。更具體地說，選擇不同的ild材料以便相對于彼此具有蝕刻選擇性。這樣，用于形成孔204的蝕刻工藝基本上不影響第一ild102。隨后，可以通過諸如濕剝離或等離子體灰化的適當的技術去除光刻膠114。
圖2c示出了使用諸如濕蝕刻工藝的蝕刻工藝去除犧牲層108。這生成了從第二ild202的頂部延伸至金屬線106的頂部的孔206。用于去除犧牲材料108的蝕刻工藝可以選擇為使得它能有效去除犧牲材料而基本上不影響第二ild202、第一ild102或金屬線106。
圖2d示出了在第二ild202內形成溝槽205。在本實例中，溝槽垂直于金屬線106，107。溝槽205也與孔206相交。這樣，當沉積金屬材料時，它將填充溝槽205以及孔206。
圖2e示出了沉積金屬以填充溝槽205。沉積的金屬由此形成金屬線208和導電通孔210。金屬線208可以是在第二ild202內形成金屬圖案的若干金屬線中的一條。導電通孔210提供了下面的金屬層的金屬線106和上面的金屬層的金屬線208之間的電連接。因為單次金屬沉積形成了通孔和金屬線，所以它可以稱為雙鑲嵌工藝。在一些實例中，如果將形成額外的金屬層，那么金屬線208可以僅部分填充溝槽205。因此，上面描述的相同的技術可以被用來形成額外的金屬層。
在以上述所述的方式形成通孔210后，通孔210的上部將與通孔210的下部偏移。偏移距離小于通孔210的寬度。此外，偏移與第一ild102和第二ild202之間的界面共面。在一些實例中，可以以與上文中結合圖1l描述的蝕刻停止層128類似的方式使用蝕刻停止層。
以這種方式形成通孔210提供了許多優點。例如，當在第二ild202內圖案化通孔210時，存在輕微的未對準是可能的。在沒有使用本文所述的原理的情況下，輕微的未對準可能會導致通孔太靠近相鄰的金屬線107。因此，電路將不得不被設計為在金屬線之間具有更多的空間，以適應預期的未對準問題。但是，通過使用這里描述的原理，部分填充的溝槽會導致在通孔和相鄰的金屬線107之間存在額外的距離。具體地說，這樣的距離包括水平距離和垂直距離。因此，使用本文所述的原理，可以將電路設計為具有更緊湊的金屬線。
圖3是示出用于形成連接至位于部分填充的溝槽中的金屬線的通孔的說明性方法300的流程圖，該方法利用緩沖層。根據本實例，方法300包括用于形成部分地填充有第一金屬材料的溝槽的步驟302。在第一層間介電(ild)層內形成溝槽。在一個實例中，為了形成部分填充的溝槽，應用包括光刻的圖案化工藝。具體而言，施加、曝光和顯影光刻膠。然后，施加蝕刻工藝以將光刻膠內的圖案轉印至ild以形成溝槽。然后，在溝槽中沉積諸如金屬材料的金屬材料。這種沉積可以過填充溝槽。因此，化學機械拋光(cmp)工藝可用于去除多余的金屬材料和暴露ild。這導致完全填充的溝槽。然后，蝕刻工藝用于部分地去除金屬材料以形成部分填充的溝槽。
該方法300還包括用犧牲材料填充溝槽的剩余部分的步驟304。犧牲材料可以是成本低并且通過諸如濕蝕刻工藝的去除工藝可被容易地去除的材料。
方法300還包括用于在第一ild層上沉積緩沖層的步驟306。緩沖層是臨時層，并隨后將被去除。緩沖層是由相對于第一ild層可被選擇性地蝕刻的材料制成。
該方法300還包括用于圖案化緩沖層以在緩沖層內形成孔，以暴露犧牲材料的步驟308。這可以通過包括光刻工藝的各種制造工藝來完成。然后，在步驟310中，可以去除犧牲材料。在一個實例中，濕蝕刻工藝用于去除犧牲材料。去除犧牲材料暴露將形成在部分填充的溝槽內的金屬線。
方法300進一步包括步驟312，用第二金屬材料填充溝槽的剩余部分和填充孔以形成通孔。在一個實例中，然后，應用cmp工藝以去除不在孔內的多余的金屬材料并且暴露緩沖層的頂面。然而，通孔，仍然保留在合適的位置。
方法300還包括步驟314，用第二ild層代替緩沖層。這通過首先用蝕刻工藝去除緩沖層來完成。這樣的蝕刻工藝設計為去除緩沖層同時保留第一ild和通孔基本完整。然后，沉積第二ild材料。然后，cmp工藝可以用來平坦化第二ild的表面。
方法300還包括在第二ild內形成金屬線的步驟。更具體地，第二ild內形成金屬圖案。該金屬圖案包括與通孔接觸的金屬線。在一個實例中，為了形成金屬圖案，在第二ild內形成一組溝槽。這些溝槽可以延伸到足以暴露通孔的頂面的深度。因此，當以金屬材料填充溝槽以形成金屬線時，金屬線與通孔電連接。由此，通孔將下面的金屬線連接到上面的的金屬線。
圖4是示出通過使用雙鑲嵌工藝用于形成連接至位于部分地填充的溝槽中的金屬線的通孔的示例性方法的流程圖。根據本實例，方法400包括步驟402，形成部分地填充有第一金屬材料的溝槽。在第一層間介電(ild)層內形成溝槽。可以以以上描述的方式形成這樣的部分地填充的溝槽。
該方法400還包括步驟404，用犧牲材料填充溝槽的剩余部分。犧牲材料可以是成本低并且通過諸如濕蝕刻工藝的去除工藝可被容易地去除的材料。
該方法400還包括步驟406，在第一ild層上沉積第二ild層。第二ild層可以由與第一ild層不同的材料制成，從而使得可以相對于第一ild層，選擇性地蝕刻第二ild層。
方法400還包括步驟408，圖案化第二ild層，以在第二ild層內形成孔。這暴露了犧牲材料。這可以通過包括光刻工藝的各種制造工藝完成。然后，在步驟410中，可以去除犧牲材料。在一個實例中，濕蝕刻工藝用于去除犧牲材料。去除犧牲材料暴露形成在部分填充的溝槽內的金屬線。
方法400還包括步驟412，圖案化第二ild層以形成用于金屬圖案的溝槽。至少一個溝槽與在第二ild層內形成的孔相交。因此，孔將從溝槽的底部向下延伸至形成于第一ild層中的部分填充的溝槽內的金屬線的頂面。
該方法400進一步包括步驟414，用金屬材料填充溝槽和孔。這在單個沉積工藝中形成了孔內的通孔和通孔之上的金屬線。這樣的工藝被稱為雙鑲嵌工藝。在一些實例中，cmp工藝應用于沉積的金屬的頂部以去除過量的金屬并且暴露第二ild的頂面。
上述技術描述了位于第一ild中的第一金屬線和位于第二ild中的第二金屬線之間的通孔。然而，上述的方法和器件可以應用于層的堆疊件內的任意兩層。例如，它可以適用于對于電路的特定的后段部分的8個金屬層的情況。這些層的每一層可以使用本文中描述的原理形成，從而使得下面的層形成到部分填充的溝槽內。這樣，當形成隨后的層和通孔時，孔與鄰近的金屬線(不旨在與其接觸)之間將具有更大的距離。此外，雖然以上說明使用金屬圖案、金屬線和金屬通孔，但是應當理解，也可以使用其他導電材料來代替金屬。
以圖3和圖4描述的方式形成通孔提供了多種優勢。例如，當在緩沖層或第二ild層內圖案化通孔時，將存在輕微的未對準。當沒有使用本文中描述的原理時，輕微的未對準可能會導致通孔太靠近鄰近的金屬線。因此，電路將不得不被設計為在金屬線之間具有更多的空間，以適應預期的未對準問題。但是，通過使用這里描述的原理，部分填充的溝槽會導致在通孔和相鄰的金屬線之間存在額外的距離。具體地說，這樣的距離包括水平距離和垂直距離。因此，使用本文所述的原理，可以將電路設計為具有更緊湊的金屬線。
根據一個實例，一種方法包括：形成部分地填充有第一金屬材料的溝槽，在第一層間介電(ild)層內形成溝槽；用犧牲材料填充溝槽的剩余部分；在第一ild層上沉積緩沖層；圖案化緩沖層以在緩沖層內形成孔，從而暴露犧牲材料；以及去除犧牲材料。
根據一個實例，一種方法包括：形成部分地填充有第一金屬材料的溝槽，在第一層間介電(ild)層內形成溝槽；用犧牲材料填充溝槽的剩余部分；在第一層間介電層上沉積第二層間介電層；圖案化第二層間介電層以在第二層間介電層內形成孔，從而暴露犧牲材料；以及去除犧牲材料。
根據一個實例，半導體器件包括：形成在第一介電層內的第一金屬圖案，第一金屬圖案包括第一金屬線；形成在第二介電層內的第二金屬圖案，第二金屬圖案包括第二金屬線，第二介電層設置在第一介電層上；和通孔，將第一金屬圖案的第一金屬線連接至第二金屬圖案的第二金屬線，其中，通孔的頂部與通孔的底部偏移。
根據本發明的一些實施例，提供了一種用于制造集成電路結構的方法，包括：形成部分地填充有第一金屬材料的溝槽，在第一層間介電(ild)層內形成所述溝槽；用犧牲材料填充所述溝槽的剩余部分；在所述第一層間介電層上沉積緩沖層；圖案化所述緩沖層以在所述緩沖層內形成孔，從而暴露所述犧牲材料；以及去除所述犧牲材料。
在上述方法中，還包括：用第二導電材料填充所述溝槽的剩余部分和所述孔以形成通孔。
在上述方法中，所述通孔的頂部與所述通孔的底部偏移。
在上述方法中，所述第二金屬材料和所述第一金屬材料包括相同的金屬材料。
在上述方法中，還包括：去除所述緩沖層；以及在所述第一層間介電層上形成第二層間介電層。
在上述方法中，還包括：在所述第二層間介電層上形成金屬線，所述金屬線接觸所述通孔的頂部。
在上述方法中，在所述第二層間介電層中形成金屬線包括：在所述第二層間介電層中形成第二溝槽；用第三金屬材料填充所述第二溝槽；以及拋光所述第三金屬材料以去除所述第三金屬材料的過量部分。
在上述方法中，所述第一層間介電層和所述第二層間介電層包括相同的材料；所述緩沖層包括與所述第一層間介電層不同的材料；并且去除所述緩沖層包括施加蝕刻劑以選擇性地蝕刻所述緩沖層同時保留第一層間介電層完整。
在上述方法中，形成部分地填充有所述第一金屬材料的所述溝槽包括：在所述第一層間介電層內形成所述溝槽；用所述第一金屬材料填充所述溝槽；以及凹進所述第一金屬材料。
根據本發明的另一些實施例，還提供了一種用于制造集成電路結構的方法，包括：形成部分地填充有第一金屬材料的溝槽，在第一層間介電(ild)層內形成所述溝槽；用犧牲材料填充所述溝槽的剩余部分；在所述第一層間介電層上沉積第二層間介電層；圖案化所述第二層間介電層以在所述第二層間介電層內形成孔，從而暴露所述犧牲材料；以及去除所述犧牲材料，從而生成溝槽凹槽。
在上述方法中，還包括：在所述第二層間介電層內形成溝槽圖案，所述溝槽圖案具有比所述孔更小的深度。
在上述方法中，所述溝槽圖案的溝槽與所述孔相交。
在上述方法中，還包括：用第二金屬材料填充所述溝槽凹槽、所述溝槽圖案和所述孔。
在上述方法中，所述第一金屬材料和所述第二金屬材料包括相同的金屬材料。
在上述方法中，圖案化所述第二層間介電層包括對所述第二層間介電層實施蝕刻工藝。
在上述方法中，所述第一層間介電層和所述第二層間介電層由不同的材料制成，從而使得所述蝕刻工藝選擇性地蝕刻所述第二層間介電層。
在上述方法中，形成部分地填充有所述第一金屬材料的所述溝槽包括：在所述第一層間介電層內形成所述溝槽；用所述第一金屬材料填充所述溝槽；實施化學機械拋光(cmp)工藝；以及凹進所述第一金屬材料的部分。
根據本發明的又一些實施例，還提供了一種集成電路結構，包括：第一金屬部件，形成在第一介電層內；第二金屬部件，形成在第二介電層內，所述第二介電層設置在所述第一介電層上；以及通孔，將所屬第一金屬部件連接至所述第二金屬部件，其中，所述通孔的頂部與所述通孔的底部偏移。
在上述集成電路結構中，所述偏移設置為與所述第一介電層和所述第二介電層之間的界面共面。
在上述集成電路結構中，還包括形成在所述第一介電層中的第三金屬部件，其中，所述第三金屬部件鄰近所述第一金屬部件；所述第三金屬部件的頂面低于所述第一介電層的頂面；以及所述第三金屬部件的底面與所述第一金屬部件的底面共面。
上面概述了若干實施例的部件、使得本領域技術人員可以更好地理解本發明的方面。本領域技術人員應該理解，他們可以容易地使用本發明作為基礎來設計或修改用于實現與在此所介紹實施例相同的目的和/或實現相同優勢的其他工藝和結構。本領域技術人員也應該意識到，這種等同構造并不背離本發明的精神和范圍、并且在不背離本發明的精神和范圍的情況下，在此他們可以做出多種變化、替換以及改變。