晶片封裝體及其制造方法與流程

本發明有關于一種晶片封裝技術，特別為有關于一種具有無源元件的晶片封裝體及其制造方法。

背景技術：

晶片封裝制程是形成電子產品過程中的重要步驟。晶片封裝體除了將晶片保護于其中，使其免受外界環境污染外，還提供晶片內部電子元件與外界的電性連接通路。

一般而言，晶片封裝體與其他電子元件(例如，無源元件)各自獨立地設置于電路板上，且間接地彼此電性連接。然而如此一來，電路板的尺寸受到限制，進而導致所形成的電子產品的尺寸難以進一步縮小。再者，由于晶片封裝體與其他電子元件之間的電性傳輸路徑長，造成電子產品的功率(power)及/或信號(signal)的衰減程度高，也容易產生噪聲(noise)，因此降低了電子產品的品質。

因此，有必要尋求一種新穎的晶片封裝體及其制造方法，其能夠解決或改善上述的問題。

技術實現要素：

本發明實施例提供一種晶片封裝體，包括：一基底，基底內具有一感測區或元件區；一第一導電結構，位于基底上，且與感測區或元件區電性連接；以及一無源元件，縱向地堆迭于基底上，且與第一導電結構橫向排列。

本發明實施例提供一種晶片封裝體的制造方法，包括：提供一基底，基底內具有一感測區或元件區；在基底上形成一第一導電結構，第一導電結構與感測區或元件區電性連接；以及，將一無源元件縱向地堆迭于基底上。無源元件與第一導電結構橫向排列。

本發明可進一步降低電子產品的尺寸，而且可避免功率及/或信號的衰減，也有效防止噪聲的產生，使得電子產品的品質及可靠度提升。

附圖說明

圖1A至1E是繪示出根據本發明某些實施例的晶片封裝體的制造方法的剖面示意圖。

圖2是繪示出根據本發明某些實施例的無源元件的剖面示意圖。

其中，附圖中符號的簡單說明如下：

100：基底；100a：第一表面；100b：第二表面；110：晶片區；120：感測區或元件區；130：絕緣層；140：導電墊；150：光學部件；160：間隔層；170：蓋板；180：空腔；190：開口；210：絕緣層；220：重布線層；230：保護層；240：開口；250：開口；260：第一導電結構；270：接合層；300：無源元件；310：元件區；320：接合結構；330：開口；340：絕緣層；350：重布線層；360：保護層；370：開口；380：第二導電結構；A：晶片封裝結構；P：平面。

具體實施方式

以下將詳細說明本發明實施例的制作與使用方式。然而應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定型式實施。文中所舉例討論的特定實施例僅為制造與使用本發明的特定方式，非用以限制本發明的范圍。此外，在不同實施例中可能使用重復的標號或標示。這些重復僅為了簡單清楚地敘述本發明，不代表所討論的不同實施例及/或結構之間具有任何關聯性。再者，當述及一第一材料層位于一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層的情形。

本發明某些實施例的晶片封裝體可用以封裝微機電系統晶片。然其應用不限于此，例如在本發明的晶片封裝體的實施例中，其可應用于各種包含有源元件或無源元件(active or passive elements)、數字電路或模擬電路(digital or analog circuits)等集成電路的電子元件(electronic components)，例如是有關于光電元件(opto electronic devices)、微機電系統(Micro Electro Mechanical System，MEMS)、生物辨識元件(biometric device)、微流體系統(micro fluidic systems)、或利用熱、光線、電容及壓力等物理量變化來測量的物理感測器(Physical Sensor)。特別是可選擇使用晶圓級封裝(wafer scale package，WSP)制程對影像感測元件、發光二極管(light-emitting diodes，LEDs)、太陽能電池(solar cells)、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、指紋辨識器(fingerprint recognition device)、微制動器(micro actuators)、表面聲波元件(surface acoustic wave devices)、壓力感測器(process sensors)或噴墨頭(ink printer heads)等半導體晶片進行封裝。

其中上述晶圓級封裝制程主要指在晶圓階段完成封裝步驟后，再予以切割成獨立的封裝體，然而，在一特定實施例中，例如將已分離的半導體晶片重新分布在一承載晶圓上，再進行封裝制程，亦可稱之為晶圓級封裝制程。另外，上述晶圓級封裝制程亦適用于通過堆迭(stack)方式安排具有集成電路的多片晶圓，以形成多層集成電路(multi-layer integrated circuit devices)的晶片封裝體或系統級封裝(System in Package，SIP)的晶片封裝體。

請參照圖1E及圖2，圖1E繪示出根據本發明某些實施例的晶片封裝體的剖面示意圖，且圖2是繪示出根據本發明某些實施例的無源元件的剖面示意圖。晶片封裝體包括具有一基底100的晶片封裝結構A。基底100具有一第一表面100a及與其相對的一第二表面100b。在某些實施例中，基底100可為一硅基底或其他半導體基底。

在某些實施例中，基底100內具有一感測區或元件區120。感測區或元件區120可鄰近于第一表面100a，且感測區或元件區120內可包括一感測元件及/或一有源元件(例如，晶體管)。在某些實施例中，感測區或元件區120內包括感光元件或其他適合的光電元件。在其他實施例中，感測區或元件區120內可包括感測生物特征的元件(例如，一指紋辨識元件)、感測環境特征的元件(例如，一溫度感測元件、一濕度感測元件、一壓力感測元件、一電容感測元件)或其他適合的感測元件。

基底100的第一表面100a上具有一絕緣層130。一般而言，絕緣層130可由層間介電層(interlayer dielectric，ILD)、金屬間介電層(inter-metal dielectric，IMD)及覆蓋的鈍化層(passivation)組成。為簡化圖式，此處僅繪示出單層絕緣層130。換句話說，晶片封裝結構A包括由基底100及絕緣層130所構成的一晶片/晶粒。在某些實施例中，絕緣層130可包括無機材料，例如氧化硅、氮化硅、氮氧化硅、金屬氧化物或前述的組合或其他適合的絕緣材料。

在某些實施例中，基底100的第一表面100a上的絕緣層130內具有一個或一個以上的導電墊140。在某些實施例中，導電墊140可為單層導電層或具有多層的導電層結構。為簡化圖式，此處僅以單層導電層作為范例說明，并以絕緣層130內的兩個導電墊140作為范例說明。在某些實施例中，絕緣層130內包括一個或一個以上的開口，露出對應的導電墊140。在某些實施例中，感測區或元件區120可通過基底100內的內連線結構(未繪示)而與導電墊140電性連接。

在某些實施例中，一光學部件150設置于絕緣層130上，且對應于感測區或元件區120。在某些實施例中，光學部件150可為微透鏡陣列、濾光層、其組合或其他適合的光學部件。在某些其他實施例中，晶片封裝結構A可不包括光學部件150。

在某些實施例中，一蓋板170設置于基底100的第一表面100a上，以保護光學部件150。在某些其他實施例中，晶片封裝結構A可不包括蓋板170，因而露出絕緣層130及光學部件150。在某些實施例中，蓋板170可包括玻璃、石英、透明高分子或其他適合的透明材料。

在某些實施例中，基底100與蓋板170之間具有一間隔層(或稱作圍堰(dam))160，覆蓋導電墊140而露出光學部件150。在某些實施例中，間隔層160、蓋板170及絕緣層130在感測區或元件區120上共同圍繞出一空腔180，使得光學部件150位于空腔180內。在某些其他實施例中，晶片封裝結構A可不包括間隔層160。

在某些實施例中，間隔層160大致上不吸收水氣。在某些實施例中，間隔層160不具有粘性，因此可通過額外的粘著膠將蓋板170貼附于基底100上。在某些其他實施例中，間隔層160可具有粘性，因此可通過間隔層160將蓋板170貼附于基底100上，如此一來間隔層160可不與任何的粘著膠接觸，以確保間隔層160的位置不因粘著膠而移動。同時，由于不需使用粘著膠，可避免粘著膠溢流而污染光學部件150。

在某些實施例中，間隔層160可包括環氧樹脂、無機材料(例如，氧化硅、氮化硅、氮氧化硅、金屬氧化物或前述的組合)、有機高分子材料(例如，聚酰亞胺樹脂(polyimide)、苯環丁烯(butylcyclobutene，BCB)、聚對二甲苯(parylene)、萘聚合物(polynaphthalenes)、氟碳化物(fluorocarbons)、丙烯酸酯(acrylates))、光阻材料或其他適合的絕緣材料。

在某些實施例中，多個開口190貫穿基底100且延伸至絕緣層130內，進而自基底100的第二表面100b露出對應的導電墊140。在某些實施例中，開口190鄰近于第一表面100a的口徑小于其鄰近于第二表面100b的口徑，因此開口190具有傾斜的側壁。在某些其他實施例中，開口190鄰近于第一表面100a的口徑可能等于或大于其鄰近于第二表面100b的口徑。

在某些實施例中，一絕緣層210設置于基底100的第二表面100b上，且順應性地延伸至開口190的側壁上，并露出導電墊140。在某些實施例中，絕緣層210可包括環氧樹脂、無機材料(例如，氧化硅、氮化硅、氮氧化硅、金屬氧化物或前述的組合)、有機高分子材料(例如，聚酰亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他適合的絕緣材料。

在某些實施例中，一圖案化的重布線層220設置于基底100的第二表面100b上，且順應性地延伸至開口190的側壁及底部上。重布線層220可通過絕緣層210與基底100電性隔離，且可經由開口190直接電性接觸或間接電性連接露出的導電墊140。因此，開口190內的重布線層220也稱為硅通孔電極(through silicon via，TSV)。在其他實施例中，重布線層220也可能以T型接觸(T-contact)或其他適合的方式電性連接至對應的導電墊140。

在某些實施例中，重布線層220可包括鋁、銅、金、鉑、鎳、錫、前述的組合、導電高分子材料、導電陶瓷材料(例如，氧化銦錫或氧化銦鋅)或其他適合的導電材料。

在某些實施例中，一保護層230設置于基底100的第二表面100b上，且填入開口190，以覆蓋重布線層220。在某些實施例中，保護層230未填滿開口190，使得一孔洞形成于開口190內的重布線層220與保護層230之間。在某些其他實施例中，保護層230填滿開口190。在某些實施例中，保護層230具有平坦的表面。在某些其他實施例中，保護層230具有不平坦的表面，例如保護層230的表面具有對應于開口190的凹陷部。

在某些實施例中，保護層230可包括環氧樹脂、綠漆(solder mask)、無機材料(例如，氧化硅、氮化硅、氮氧化硅、金屬氧化物或前述的組合)、有機高分子材料(例如，聚酰亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他適合的絕緣材料。

基底100的第二表面100b上的保護層230具有開口240及250，露出重布線層220的一部分。在某些實施例中，開口240的寬度大于開口250的寬度。在某些其他實施例中，開口240的寬度可能等于或小于開口250的寬度。

在某些實施例中，多個第一導電結構260(例如，焊球、凸塊或導電柱)設置于保護層230的多個開口240內，以與露出的重布線層220及感測區或元件區120電性連接。在某些實施例中，第一導電結構260可包括錫、鉛、銅、金、鎳、其他適合的導電材料、或前述的組合。

在某些實施例中，接合層270設置于保護層230的開口250內，而與露出的重布線層220電性連接。在某些實施例中，接合層270可包括錫、鉛、銅、金、鎳、其他適合的接合材料、或前述的組合。在某些實施例中，接合層270的材料相同于第一導電結構260的材料。在某些其他實施例中，接合層270的材料不同于第一導電結構260的材料。

在某些實施例中，一無源元件300縱向地堆迭于基底100上，無源元件300與基底100并非彼此橫向排列。無源元件300與第一導電結構260位于基底100的同一側，且彼此橫向排列。再者，無源元件300與光學部件150位于基底100的相對兩側，無源元件300與蓋板170位于基底100的相對兩側。在某些實施例中，多個第一導電結構260非連續地或分散地環繞無源元件300。

在某些實施例中，無源元件300的厚度小于第一導電結構260的厚度。在某些實施例中，無源元件300的尺寸小于基底100的尺寸。再者，當基底100的尺寸足夠大或無源元件300的尺寸足夠小時，可在基底100的第二表面100b上設置一個以上具有相同或不同功能的無源元件300。在某些實施例中，無源元件300對應于基底100的中心，且完全或局部重迭于感測區或元件區120。在某些其他實施例中，無源元件300可能未重迭于感測區或元件區120。

在某些實施例中，無源元件300可為集成/整合無源元件(integrated passive device，IPD)。在某些其他實施例中，無源元件300可為電阻、電容、電感或其他適合的無源元件。如圖2所示，無源元件300內具有一元件區310。元件區310內的電路可構成電阻、電容、電感、其他適合的無源元件、或其組合。

在某些實施例中，多個接合結構320設置于無源元件300的上表面上，如圖2所示。接合結構320與元件區310電性連接。在某些實施例中，接合結構320與基底100位于無源元件300的同一側。

在某些實施例中，接合結構320設置于開口250內，且突出于開口250。在某些實施例中，接合結構320直接接觸重布線層220，且由接合層270所局部環繞，如圖1E所示。在某些其他實施例中，接合結構320嵌入接合層270內。一部分的接合層270可縱向地夾設于接合結構320與重布線層220之間。在某些實施例中，接合結構320與第一導電結構260及/或接合層270皆位于重布線層220上，因此接合結構320與第一導電結構260及/或接合層270位于相同層位。

在某些實施例中，接合結構320的厚度介于大約10μm至大約20μm的范圍內，例如15μm。在某些實施例中，接合結構320可包括銅、鋁、其他適合的導電材料、或前述的組合。包含銅的接合結構320可在基底100與無源元件300之間提供良好的電性連接路徑，降低功率及/或信號的衰減。再者，接合結構320也可為晶片封裝結構A提供良好的導熱路徑。

在某些實施例中，接合結構320的材料不同于第一導電結構260及/或接合層270的材料。在某些其他實施例中，接合結構320的材料相同于第一導電結構260及/或接合層270的材料。在某些實施例中，接合結構320為導電柱、導電層或其他適合的接合結構。

如圖2所示，多個開口330延伸于無源元件300內。元件區310經由開口330自無源元件300的下表面局部露出。在某些實施例中，開口330的結構相同或類似于開口190的結構。再者，一絕緣層340設置于無源元件300的下表面，且絕緣層340順應性地延伸至開口330的側壁上，并局部露出元件區310。在某些實施例中，絕緣層340的結構及/或材料相同或類似于絕緣層210的結構及/或材料。

圖案化的重布線層350設置于無源元件300的下表面，且順應性地延伸至開口330的側壁及底部上。重布線層350可經由開口330電性連接露出的元件區310，因此開口330內的重布線層350也稱為硅通孔電極。在某些實施例中，重布線層350的結構及/或材料相同或類似于重布線層220的結構及/或材料。再者，一保護層360設置于無源元件300的下表面，且填入開口330，以覆蓋重布線層350。在某些實施例中，保護層360的結構及/或材料相同或類似于保護層230的結構及/或材料。

無源元件300的下表面上的保護層360具有開口370，露出重布線層350的一部分。再者，多個第二導電結構380(例如，焊球、凸塊或導電柱)設置于保護層360的多個開口370內，以與露出的重布線層350電性連接。第二導電結構380與基底100位于無源元件300的相對兩側。在某些實施例中，第二導電結構380的尺寸小于第一導電結構260的尺寸。在某些實施例中，第二導電結構380的厚度小于接合結構320的厚度。在某些其他實施例中，第二導電結構380的厚度可等于或大于接合結構320的厚度。

在某些實施例中，第二導電結構380可包括錫、鉛、銅、金、鎳、其他適合的導電材料、或前述的組合。在某些實施例中，第二導電結構380的材料相同于第一導電結構260及/或接合結構320的材料。在某些其他實施例中，第二導電結構380的材料不同于第一導電結構260及/或接合結構320的材料。

如圖1E所示，第二導電結構380的頂部(頂表面)與第一導電結構260的頂部(頂表面)大致上對齊于平面P。換句話說，第二導電結構380的頂部與第一導電結構260的頂部大致上共平面。在某些實施例中，接合結構320、無源元件300及第二導電結構380的總厚度大致上相同于第一導電結構260的厚度。

在某些實施例中，基底100及無源元件300可接合于一電路板(未繪示)上。基底100通過第一導電結構260與電路板物理性連接，且基底100內的感測區或元件區120通過第一導電結構260與電路板電性連接。無源元件300通過第二導電結構380與電路板物理性及電性連接。在某些實施例中，通過電路的布局設計，使得晶片封裝體經由第二導電結構380傳輸功率，且經由第一導電結構260傳輸信號。在某些其他實施例中，晶片封裝體經由第二導電結構380及某些第一導電結構260傳輸功率，且經由其他的第一導電結構260傳輸信號。由于功率對電磁效應的影響較大，因此經由第二導電結構380傳輸功率，能夠利用無源元件300提供穩定電流的功能，盡可能避免功率的強度降低。

根據本發明的上述實施例，能夠將一個或一個以上的無源元件整合于晶片封裝體內，而大致上不會增加晶片封裝體的尺寸，如此一來晶片封裝體所連接的電路板不再需要保留設置無源元件的空間，進而可以縮小電路板的尺寸，因此所形成的電子產品的尺寸能夠進一步降低。再者，由于無源元件直接與晶片連接，大幅縮短了無源元件與晶片之間的電性傳輸路徑，因此可避免功率及/或信號的衰減，也有效防止噪聲的產生，使得電子產品的品質及可靠度提升。

在上述實施例中，晶片封裝體包括前照式(front side illumination，FSI)感測裝置，但在某些其他實施例中，晶片封裝體亦可包括背照式(back side illumination，BSI)感測裝置。另外，雖然上述實施例以光學感測裝置作為范例說明，然而本發明并不限定于此，可以應用本發明將無源元件整合于任何適合類型的晶片封裝體內。

以下配合圖1A至1E及圖2說明本發明某些實施例的晶片封裝體的制造方法，其中圖1A至1E是繪示出根據本發明某些實施例的晶片封裝體的制造方法的剖面示意圖，且圖2是繪示出根據本發明某些實施例的無源元件的剖面示意圖。

請參照圖1A，提供一基底100，其具有一第一表面100a及與其相對的一第二表面100b，且包括多個晶片區110。為簡化圖式，此處僅繪示出單一晶片區110。在某些實施例中，基底100可為一硅基底或其他半導體基底。在某些實施例中，基底100為一硅晶圓，以利于進行晶圓級封裝制程。

在某些實施例中，每一晶片區110的基底100內具有一感測區或元件區120。感測區或元件區120可鄰近于第一表面100a，且感測區或元件區120內可包括一感測元件及/或一有源元件(例如，晶體管)。在某些實施例中，感測區或元件區120內包括感光元件或其他適合的光電元件。在其他實施例中，感測區或元件區120內可包括感測生物特征的元件(例如，一指紋辨識元件)、感測環境特征的元件(例如，一溫度感測元件、一濕度感測元件、一壓力感測元件、一電容感測元件)或其他適合的感測元件。

基底100的第一表面100a上具有一絕緣層130。一般而言，絕緣層130可由層間介電層、金屬間介電層及覆蓋的鈍化層組成。為簡化圖式，此處僅繪示出單層絕緣層130。在某些實施例中，絕緣層130可包括無機材料，例如氧化硅、氮化硅、氮氧化硅、金屬氧化物或前述的組合或其他適合的絕緣材料。

在某些實施例中，每一晶片區110的絕緣層130內具有一個或一個以上的導電墊140。在某些實施例中，導電墊140可為單層導電層或具有多層的導電層結構。為簡化圖式，此處僅以單層導電層作為范例說明，并以絕緣層130內的兩個導電墊140作為范例說明。在某些實施例中，每一晶片區110的絕緣層130內包括一個或一個以上的開口，露出對應的導電墊140。在某些實施例中，感測區或元件區120內的感測元件可通過基底100內的內連線結構(未繪示)而與導電墊140電性連接。

在某些實施例中，可依序進行半導體裝置的前段(front end)制程及后段(back end)制程來制作前述結構。例如，在進行前段制程期間，在基底100內制作感測區或元件區120，且在進行后段制程期間，在基底100上制作絕緣層130、內連線結構及導電墊140。換句話說，以下晶片封裝體的制造方法用于對完成后段制程的基底進行后續的封裝制程。

在某些實施例中，每一晶片區110內具有一光學部件150設置于基底100的第一表面100a上，且對應于感測區或元件區120。在某些實施例中，光學部件150可為微透鏡陣列、濾光層、其組合或其他適合的光學部件。

接著，在一蓋板170上形成一間隔層160，通過間隔層160將蓋板170接合至基底100的第一表面100a上，且間隔層160在每一晶片區110內的基底100與蓋板170之間形成一空腔180，使得光學部件150位于空腔180內，并通過蓋板170保護空腔180內的光學部件150。在其他實施例中，可先在基底100上形成間隔層160，之后將蓋板170接合至基底100上。

在某些實施例中，蓋板170可包括玻璃、石英、透明高分子或其他適合的透明材料。在某些實施例中，可通過沉積制程(例如，涂布制程、物理氣相沉積制程、化學氣相沉積制程或其他適合的制程)形成間隔層160。再者，間隔層160可包括環氧樹脂、無機材料(例如，氧化硅、氮化硅、氮氧化硅、金屬氧化物或前述的組合)、有機高分子材料(例如，聚酰亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他適合的絕緣材料。或者，間隔層160可包括光阻材料，且可通過曝光及顯影制程而圖案化，以露出光學部件150。

請參照圖1B，以蓋板170作為承載基板，對基底100的第二表面100b進行薄化制程(例如，蝕刻制程、銑削(milling)制程、磨削(grinding)制程或研磨(polishing)制程)，以減少基底100的厚度。

接著，通過微影制程及蝕刻制程(例如，干蝕刻制程、濕蝕刻制程、電漿蝕刻制程、反應性離子蝕刻制程或其他適合的制程)，在每一晶片區110的基底100內形成多個開口190，開口190自基底100的第二表面100b露出絕緣層130。

在某些實施例中，開口190對應于導電墊140而貫穿基底100，且開口190鄰近于第一表面100a的口徑小于其鄰近于第二表面100b的口徑，因此開口190具有傾斜的側壁，進而降低后續形成于開口190內的膜層的制程難度，并提高可靠度。舉例來說，由于開口190鄰近于第一表面100a的口徑小于其鄰近于第二表面100b的口徑，因此后續形成于開口190內的膜層(例如，絕緣層及重布線層)能夠較輕易地沉積于開口190與絕緣層130之間的轉角，以避免影響電性連接路徑或產生漏電流的問題。

在某些實施例中，可通過微影制程及蝕刻制程，在相鄰晶片區110之間的基底100內形成額外的開口(或溝槽)，此額外的開口沿著晶片區110之間的切割道延伸且貫穿基底100，使得多個晶片區110內的基底100的多個部分彼此分離。再者，此額外的開口可具有傾斜的側壁，亦即多個晶片區110內的基底100的多個部分會具有傾斜的邊緣側壁。

請參照圖1C，可通過沉積制程(例如，涂布制程、物理氣相沉積制程、化學氣相沉積制程或其他適合的制程)，在基底100的第二表面100b上形成一絕緣層210。在某些實施例中，絕緣層210順應性地沉積于開口190的側壁及底部上。在某些實施例中，絕緣層210可包括環氧樹脂、無機材料、有機高分子材料或其他適合的絕緣材料。

接著，可通過微影制程及蝕刻制程，去除開口190底部的絕緣層210及其下方的絕緣層130，使得開口190延伸至絕緣層130內而露出對應的導電墊140。

接著，可通過沉積制程(例如，涂布制程、物理氣相沉積制程、化學氣相沉積制程、電鍍制程、無電鍍制程或其他適合的制程)、微影制程及蝕刻制程，在絕緣層210上形成圖案化的重布線層220。重布線層220順應性地延伸至開口190的側壁及底部。重布線層220可通過絕緣層210與基底100電性隔離，且可經由開口190直接電性接觸或間接電性連接露出的導電墊140。在某些實施例中，重布線層220可包括鋁、銅、金、鉑、鎳、錫、前述的組合、導電高分子材料、導電陶瓷材料或其他適合的導電材料。

請參照圖1D，可通過沉積制程，在基底100的第二表面100b上形成一保護層230，且填入開口190，以覆蓋重布線層220。在某些實施例中，保護層230可包括環氧樹脂、綠漆、無機材料、有機高分子材料或其他適合的絕緣材料。

在某些實施例中，保護層230僅局部填充開口190，使得一孔洞形成于開口190內的重布線層220與保護層230之間。在某些實施例中，孔洞與保護層230之間的界面具有拱形輪廓。由于保護層230部分填充于開口190而留下孔洞，因此后續制程中遭遇熱循環(thermal cycle)時，孔洞能夠作為保護層230與重布線層220之間的緩沖，以降低保護層230與重布線層220之間由于熱膨脹系數不匹配所引發不必要的應力，且防止外界溫度或壓力劇烈變化時保護層230會過度拉扯重布線層220，進而可避免靠近導電墊結構的重布線層220剝離甚至斷路的問題。

接著，可通過微影制程及蝕刻制程，在基底100的第二表面100b上的保護層230內形成開口240及250，以露出圖案化的重布線層220的一部分。在某些實施例中，開口240的寬度大于開口250的寬度。在某些其他實施例中，開口240的寬度可能等于或小于開口250的寬度。

請參照圖1D，可通過網版印刷制程或其他適合的制程，在保護層230的開口250內填入接合層270，而與露出的重布線層220電性連接。在某些實施例中，接合層270局部填入開口250。在某些其他實施例中，接合層270全部填滿開口250。在某些實施例中，開口250內的接合層270突出于開口250。在某些其他實施例中，開口250內的接合層270進一步延伸至保護層230上。在某些實施例中，接合層270可包括錫、鉛、銅、金、鎳、其他適合的接合材料、或前述的組合。

接著，可通過網版印刷制程或其他適合的制程，在保護層230的開口240內填入多個第一導電結構260，以與露出的重布線層220及感測區或元件區120電性連接。第一導電結構260填滿開口240，且突出于開口240。在某些實施例中，第一導電結構260可包括錫、鉛、銅、金、鎳、其他適合的導電材料、或前述的組合。在某些實施例中，第一導電結構260的形成方法相同于接合層270的形成方法。

之后，沿著相鄰晶片區110之間的切割道(未繪示)切割保護層230、基底100、絕緣層130、間隔層160及蓋板170，以形成多個獨立的晶片封裝結構A。舉例來說，可使用切割刀具或激光進行切割制程，其中使用激光切割制程可以避免上下膜層發生位移。

請參照圖1E，將一無源元件300放置于晶片封裝結構A上，且進行回焊(reflow)制程，使得無源元件300與晶片封裝結構A互相接合及電性連接。具體而言，無源元件300接合于基底100的第二表面100b上，使得無源元件300與基底100縱向地堆迭。在某些實施例中，無源元件300的尺寸小于基底100的尺寸。再者，當基底100的尺寸足夠大或無源元件300的尺寸足夠小時，可在基底100的第二表面100b上接合一個以上具有相同或不同功能的無源元件300。

在某些實施例中，無源元件300與第一導電結構260位于基底100的同一側，且彼此橫向排列。再者，無源元件300與光學部件150及蓋板170位于基底100的相對兩側。在某些實施例中，無源元件300可被多個第一導電結構260所環繞。在某些實施例中，無源元件300可為集成/整合無源元件。在某些其他實施例中，無源元件300可為電阻、電容、電感或其他適合的無源元件。

請參照圖2，無源元件300內具有一元件區310。元件區310內的電路結構可構成電阻、電容、電感、其他適合的無源元件、或其組合。在某些實施例中，在將無源元件300接合至晶片封裝結構A之前，多個接合結構320形成于無源元件300的上表面上，且與元件區310電性連接。在某些實施例中，接合結構320可包括銅、鋁、其他適合的導電材料、或前述的組合。

如圖2所示，多個開口330形成于無源元件300內且自無源元件300的下表面局部露出元件區310。一絕緣層340形成于無源元件300的下表面，且順應性地延伸至開口330的側壁上，并局部露出元件區310。圖案化的重布線層350形成于無源元件300的下表面，且順應性地延伸至開口330的側壁及底部上。一保護層360形成于無源元件300的下表面，且填入開口330，以覆蓋重布線層350。再者，無源元件300的下表面上的保護層360內形成開口370，露出重布線層350的一部分。在某些實施例中，開口330、絕緣層340、重布線層350、保護層360、開口370的配置及形成方法分別相同或類似于開口190、絕緣層210、重布線層220、保護層230、開口240的配置及形成方法，故此處不再重復說明。

在某些實施例中，在形成開口330之前，可先對無源元件300的下表面進行薄化制程(例如，蝕刻制程、銑削制程、磨削制程或研磨制程)，以減少無源元件300的厚度。

接著，可通過網版印刷制程或其他適合的制程，在保護層360的多個開口370內填入多個第二導電結構380，以與露出的重布線層350電性連接。第二導電結構380填滿開口370，且突出于開口370。在某些實施例中，第二導電結構380可包括錫、鉛、銅、金、鎳、其他適合的導電材料、或前述的組合。在某些實施例中，第二導電結構380的形成方法相同于第一導電結構260及/或接合層270的形成方法。

在某些實施例中，無源元件300的基底為晶圓，且通過進行晶圓級封裝制程及切割制程，以形成多個無源元件300。可以理解的是，圖2所示的無源元件300僅作為范例說明，無源元件300的結構并不限定于此。再者，為簡化圖式，圖1E中未繪示出圖2中的開口330、絕緣層340、重布線層350、保護層360、開口370。

如前述，在將無源元件300放置于晶片封裝結構A上之后，同時對第一導電結構260、接合層270、第二導電結構380進行回焊制程，使得無源元件300通過接合結構320及接合層270與晶片封裝結構A互相接合及電性連接。在某些實施例中，通過將接合結構320埋置于接合層270內，使得接合結構320由接合層270所環繞，進而在無源元件300與基底100之間形成穩固的接合鍵結。在某些實施例中，一部分的接合層270受到接合結構320擠壓而自開口250延伸到保護層230上方。在某些其他實施例中，接合層270可能未延伸到保護層230上方。

在某些實施例中，接合結構320與第一導電結構260及/或接合層270皆位于重布線層220上，因此接合結構320與第一導電結構260及/或接合層270位于相同層位。在某些其他實施例中，一部分的接合層270可夾設于接合結構320與重布線層220之間，因此接合結構320與第一導電結構260及/或接合層270位于不同層位。

如圖1E所示，接合結構320嵌入接合層270內，使得第二導電結構380的頂部(頂表面)與第一導電結構260的頂部(頂表面)大致上對齊于平面P。換句話說，第二導電結構380的頂部與第一導電結構260的頂部大致上共平面。在某些實施例中，無源元件300的厚度小于第一導電結構260的厚度。在某些實施例中，接合結構320、無源元件300及第二導電結構380的總厚度大致上相同于第一導電結構260的厚度。

在某些實施例中，通過進行回焊制程，將無源元件300及晶片封裝結構A接合于一電路板(未繪示)上，此時基底100通過第一導電結構260與電路板物理性及電性連接，且無源元件300通過第二導電結構380與電路板物理性及電性連接。由于第二導電結構380的頂部與第一導電結構260的頂部大致上共平面，因此無源元件300及晶片封裝結構A能順利地直接接合至電路板上。如此一來，一個或一個以上的無源元件能夠直接整合于晶片封裝體內，所連接的電路板不再需要保留設置無源元件的空間，因此可以進一步縮小電子產品的尺寸。

再者，由于無源元件300直接與晶片封裝結構A連接，大幅縮短了無源元件300與晶片封裝結構A之間的電性傳輸路徑，因此可完整地傳輸功率，避免信號變差，也有效防止噪聲的產生，進而提升電子產品的品質及可靠度。

可以理解的是，雖然圖1A至1E的實施例為具有前照式感測裝置的晶片封裝體的制造方法，然而關于晶片的外部電性連接路徑(例如，基底內的開口、重布線層、保護層、導電結構等)及無源元件的制作方法亦可應用于背照式感測裝置的制程中或是其他類型的晶片封裝體的制程中。

以上所述僅為本發明較佳實施例，然其并非用以限定本發明的范圍，任何熟悉本項技術的人員，在不脫離本發明的精神和范圍內，可在此基礎上做進一步的改進和變化，因此本發明的保護范圍當以本申請的權利要求書所界定的范圍為準。