具有摻雜的外延區域的半導體器件及其制造方法與流程

本申請為分案申請，其原申請是于2012年6月21日(國際申請日為2010年11月29日)向中國專利局提交的專利申請，申請號為201080058687.4，發明名稱為“具有摻雜的外延區域的半導體器件及其制造方法”。

本發明涉及半導體處理領域，并且更具體地，涉及具有摻雜的外延區域的半導體器件及其制造方法。

背景技術：

提高半導體器件、特別是晶體管的性能，始終是半導體工業中的主要考慮。例如，在金屬氧化物半導體場效應晶體管(mosfet)的設計和制造期間，共同的目標總是增加溝道區域的電子遷移率并減小寄生電阻以改善器件性能。

例如，改善器件性能的其它方法包括：通過對源極/漏極區域與溝道區域之間的區域進行摻雜來減小mosfet的整體電阻，該區域被稱為mosfet的“尖端(tip)”或源極/漏極擴展區域。例如，將摻雜劑注入到源極/漏極區域中，并且退火步驟使摻雜劑向溝道區域擴散。但是，存在控制摻雜劑濃度和位置方面的限制。此外，注入和摻雜方法沒有解決在尖端區域處的橫向底切或寄生電阻的問題。

附圖說明

圖1是示出根據本發明的一個實施例的半導體器件的截面圖。

圖2是示出根據本發明的另一實施例的半導體器件的截面圖。

圖3是示出根據本發明的另一實施例的半導體器件的截面圖。

圖4是示出根據本發明的另一實施例的半導體器件的透視圖。

圖5a-5f是示出制造圖1中所示的半導體器件的方法的截面圖。

圖6a-6f是示出制造圖2中所示的半導體器件的方法的截面圖。

圖7a-7c是示出制造圖3中所示的半導體器件的方法的截面圖。

圖8a-8i是示出制造圖4中所示的半導體器件的方法的透視圖。

圖9-15是圖8e-8i中所示的半導體器件的截面圖。

圖8e’是示出圖8e中所示的半導體器件的替代實施例的透視圖。

圖9’是示出圖9中所示的半導體器件的替代實施例的透視圖。

具體實施方式

描述了具有摻雜的外延區域的半導體器件及其制造方法。在以下描述中，為了提供對本發明的全面理解，闡述了大量具體細節。在其它實例中，為了避免不必要地使本發明難以理解，沒有特別詳細地描述公知的半導體處理技術和特征。

本發明的實施例描述了在半導體器件上形成外延區域的方法。在一個實施例中，外延區域是通過循環沉積-蝕刻工藝而沉積的原位碳和磷摻雜的硅(siy(c,p)1-y)區域。由非常高摻雜磷的硅(siyp1-y)外延帽層，來回填循環沉積-蝕刻工藝期間在間隔體下方產生的空腔。歸因于由(siyp1-y)外延帽層中非常高的磷摻雜提供的溝道區域處的增大的電子遷移率、減小的短溝道效應(歸因于碳抑制了磷擴散)以及減小的寄生電阻的組合效應，在自對準的外延尖端(置位)(epitip(set))結構中的外延區域和帽層疊層的制造提供了顯著的晶體管性能增益。

圖1示出了根據本發明的一個實施例的半導體器件的截面圖。半導體器件包括由諸如但不限于單晶硅的半導體材料制成的襯底200。在一個實施例中，襯底200是絕緣體上硅(soi)襯底的硅膜，或者是包括硅、硅鍺、鍺、iii-v族化合物半導體的多層襯底。

柵極電介質310形成在襯底200的溝道區域上。在一個實施例中，電介質層310由諸如但不限于氧化硅(例如，sio2)的任何公知的絕緣材料制成。在另一實施例中，電介質層310由介電常數基本上大于二氧化硅的介電常數(即k>3.9)的高k介電材料制成。高k介電材料的示例包括但不限于氧化鉭(ta2o5)、氧化鈦(tio2)以及氧化鉿(hfo2)。

柵極電極320形成在柵極電介質310上。在一個實施例中，柵極電極由諸如但不限于多晶硅的任何公知的材料制成。在其它實施例中，柵極電極320由諸如但不限于鉑、鎢或鈦的金屬或金屬合金材料制成。

在一個實施例中，硬掩模410形成在柵極電極320的頂部上。在一個實施例中，硬掩模410由諸如但不限于氮化硅或氮氧化硅的材料制成。間隔體420、440形成在柵極電極320的相對的側壁上。在一個實施例中，間隔體420、440沿柵極電極320的整個側壁寬度形成。間隔體420、440包括側壁421、441以及底表面422、442。在一個實施例中，間隔體420、440由諸如但不限于氮化硅、二氧化硅或氮氧化硅的材料制成。

在本發明的實施例中，凹陷的源極界面220和凹陷的漏極界面230形成在襯底200上、柵極電極320的相對側上。在一個實施例中，部分凹陷的源極界面220在間隔體420的底表面422下方以及部分柵極電極320下方橫向延伸。類似地，部分凹陷的漏極界面230在間隔體440的底表面442下方以及部分柵極電極320下方橫向延伸。

源極區域501形成在凹陷的源極界面220上。在本發明的實施例中，源極區域501包括形成在凹陷的源極界面220上的外延區域531。帽層541形成在外延區域531上。源極區域501包括源極外延-尖端區域503，源極外延-尖端區域503包括形成在間隔體420和柵極電介質310正下方的外延區域531和帽層541的部分。

漏極區域502形成在凹陷的漏極界面230上。在一個實施例中，漏極區域502包括形成在凹陷的漏極界面230上的外延區域532。帽層542形成在外延區域532上。漏極區域502包括漏極外延-尖端區域504，漏極外延-尖端區域504包括形成在間隔體440和柵極電介質310正下方的外延區域532和帽層542的部分。通過相對近地靠近溝道區域形成源極和漏極外延-尖端區域503、504，在溝道區域上引發了更大的流體靜應力，從而導致了更高的電子遷移率并增大了驅動電流。

在本發明的實施例中，外延區域531、532包括摻雜有磷的硅和碳。在此情況下，圖1中所示的半導體器件是具有自對準的外延尖端(置位)結構的nmos平面或三柵極晶體管。在一個實施例中，外延區域531、532包括具有大約0.5原子％至4原子％的碳濃度和大約9e19cm^-3至3e21cm^-3的磷濃度的硅。在具體實施例中，外延區域531、532包括具有2.2原子％的碳濃度和2e20cm^-3的磷濃度的硅。在源極和漏極區域501、502的外延區域531、532中的替位碳(超過2原子％)在溝道區域上施加了流體靜應力，這增大了電子遷移率。此外，替位碳抑制了在任何隨后的熱退火期間的任何磷擴散，從而減小了短溝道效應。

在本發明的實施例中，帽層541、542是包括摻雜有磷的硅的外延層。在一個實施例中，帽層541、542包括具有大約8e19cm^-3至3e21cm^-3的磷濃度的硅。在具體實施例中，帽層541、542包括具有2e21cm^-3的磷濃度的硅。帽層541、542中的高磷濃度水平減小了寄生電阻，特別是自對準多晶硅化物與源極/漏極區域501、502之間的接觸電阻中的寄生電阻。

圖2示出了類似于圖1的半導體器件的截面圖。襯底200是由{001}硅制成的，并且包括在{001}硅襯底200的{111}晶面中具有{111}面241的凹陷的源極界面240，以及在{001}硅襯底200的{111}晶面中具有{111}面251的凹陷的漏極界面250。{111}面241、251提供了耗盡層(depletion)中的減小的體積以及短溝道效應的相應的改善的控制。在一個實施例中，凹陷的源極和漏極界面240、250均在{001}硅襯底200的{010}晶面中還包括{010}面242、252，其中{010}面242、252在柵極電極320的正下方延伸。{010}面242、252有助于更精確地限定半導體器件的冶金(metallurgical)溝道長度并減小短溝道效應。

類似于圖1，圖2中所示的半導體器件包括源極區域501和漏極區域502，其均具有外延區域531、532以及帽層541、542。外延區域531、532和帽層541、542形成在包括它們的{111}面241、251和{010}面242、252的凹陷的源極和漏極界面240、250上。源極區域501包括源極外延-尖端區域505，源極外延-尖端區域505包括由間隔體420、柵極電介質310和{111}、{010}面241、242所圍繞的外延區域531和帽層541的部分。漏極區域502包括漏極外延-尖端區域506，漏極外延-尖端區域506包括由間隔體440、柵極電介質310和{111}、{010}面251、252所圍繞的外延區域532和帽層541的部分。相對近地靠近溝道區域形成源極和漏極外延-尖端區域505、506在溝道區域上引發了更大的流體靜應力，從而增大了電子遷移率，這導致了更高的驅動電流。

圖3示出了類似于圖2的半導體器件的截面圖。在一個實施例中，源極和漏極區域501、502均包括形成在凹陷的源極和漏極界面240、250上的外延層610、620，其中所述凹陷的源極和漏極界面240、250包括它們的{111}面241、251和{010}面242、252。

源極區域501包括源極外延-尖端區域611，源極外延-尖端區域611包括由間隔體420、柵極電介質310和{111}、{010}面241、242所圍繞的外延層610的部分。漏極區域包括漏極外延-尖端區域621，漏極外延-尖端區域621包括由間隔體440、柵極電介質310和{111}、{010}面251、252所圍繞的外延層610的部分。相對近地靠近溝道區域形成源極和漏極外延-尖端區域611、621在溝道區域上引發了更大的流體靜應力，從而增大了電子遷移率，這導致了更高的驅動電流。

在本發明的實施例中，外延層610、620包括摻雜有磷的硅。在一個實施例中，外延層610、620包括具有大約8e19cm^-3至3e21cm^-3的磷濃度的硅。在具體實施例中，外延層610、620包括具有2e21cm^-3的磷濃度的硅。外延層610、620中的高磷濃度水平減小了寄生電阻，特別是自對準多晶硅化物與源極/漏極區域501、502之間的接觸電阻中的寄生電阻。

圖1、2和3示出了在平面晶體管中應用外延區域以增加溝道區域處的電子遷移率或減小源極/漏極區域處的接觸電阻。能夠理解，外延區域不限于平面晶體管，而是能夠制造在諸如但不限于三柵極晶體管的其它器件上。圖4示出了三柵極器件的透視圖，所述三柵極器件包括具有半導體主體或鰭260(用虛線表示)的襯底200。柵極電極340形成在鰭260的三個表面上以形成三個柵極。硬掩模410形成在柵極電極340的頂部上。柵極間隔體460、470形成在柵極電極340的相對的側壁上。源極區域包括形成在凹陷的源極界面266和鰭260側壁上的外延區域531。帽層541沉積在外延區域531上。

圖5a-5f示出了形成如關于圖1所討論的半導體器件的方法。半導體器件的制造從提供如圖5a中所示的襯底200開始。柵極電介質310形成在襯底200的期望的溝道區域上。在一個實施例中，柵極電介質310由任何公知的方法形成，諸如但不限于物理氣相沉積(pvd)、化學氣相沉積(cvd)或原子層沉積(ald)。

柵極電極320形成在柵極電介質310上。在本發明的實施例中，柵極電極320是犧牲柵極電極，其隨后在替換柵極工藝中由實際柵極電極替換。硬掩模410形成在柵極電極320的頂部上。在本發明的實施例中，使用pvd或cvd來沉積柵極電極320和硬掩模410，并且隨后使用公知的光刻和蝕刻技術來對柵極電極320和硬掩模410進行構圖。

然后，間隔體420、440形成在柵極電極320的相對的側壁上。間隔體420、440包括形成在襯底200的頂表面上的側壁421、441以及底表面422、442。在一個實施例中，通過使用公知技術來形成間隔體420、440，所述公知技術諸如在包括柵極電極320的整個襯底200上沉積間隔體材料層，并且隨后各向異性地蝕刻間隔體材料層以形成柵極電極320的側壁上的間隔體420、440。

接下來，源極區域和漏極區域形成在襯底200上。在本發明的實施例中，源極和漏極區域的制造從使用諸如但不限于干法蝕刻或濕法蝕刻的公知蝕刻技術來使襯底200的部分凹陷開始。在本發明的實施例中，利用包括對襯底200基本上是選擇性的蝕刻劑化學試劑(chemistry)的濕法蝕刻來使襯底200凹陷，以便形成如圖5b中所示的凹陷的源極界面220和凹陷的漏極界面230。

在一個實施例中，濕法蝕刻底切間隔體420、440，并且在間隔體420的底表面422與凹陷的源極界面220之間形成源極外延-尖端空腔271，在間隔體440的底表面與凹陷的漏極界面230之間形成漏極外延-尖端空腔272。結果，源極外延-尖端空腔271和漏極外延-尖端空腔272暴露了間隔體420、440的底表面422、442。在一個實施例中，源極外延-尖端空腔271和漏極外延-尖端空腔272也暴露了柵極電介質310的部分。結果，凹陷的源極界面220的部分在間隔體420下方和柵極電極320的部分下方橫向延伸。類似地，凹陷的漏極界面230的部分在間隔體440下方和柵極電極320的部分下方橫向延伸。

能夠理解，能夠控制濕法蝕刻(例如，通過調節蝕刻持續時間)，使得源極和漏極外延-尖端空腔271、272不暴露柵極電介質310。舉例來說，凹陷的源極界面220僅在間隔體420下方橫向延伸，且凹陷的漏極界面230僅在間隔體440下方橫向延伸。

在本發明的實施例中，凹陷的源極和漏極界面220、230限定了半導體器件的溝道區域。溝道區域指代位于柵極電介質310的正下方且位于凹陷的源極和漏極界面220、230之間的襯底200的部分。

接下來，通過將襯底200交替地暴露于第一前驅物和第二前驅物，而在凹陷的源極和漏極界面220、230中的每個上沉積外延區域。在圖5c中，外延區域的制造從將整個襯底200暴露于第一前驅物以便在凹陷的源極和漏極界面220、230上沉積外延膜511、512開始。在襯底200由單晶硅制成的情況下，凹陷的源極和漏極界面220、230為允許在其上外延生長外延膜511、512的單晶表面。而另一方面，硬掩模410、間隔體420、440以及柵極電介質310是非晶表面。結果，非晶層513沉積在硬掩膜410的頂表面、間隔體420、440的側壁421、441和底表面422、442以及柵極電介質310的底表面的部分上。

在本發明的實施例中，第一前驅物包括含有硅的化合物、含有碳的化合物以及摻雜劑。在一個實施例中，含有硅的化合物包括但不限于硅烷和鹵化硅烷。這種含有硅的化合物包括硅烷(sih4)、乙硅烷(si2h6)、丙硅烷(si3h8)、二氯甲硅烷(sih2cl2)以及五氯硅烷。

在一個實施例中，含有碳的化合物包括但不限于有機硅烷。例如，含有碳的化合物包括一甲基硅烷(ch3-sih3)。在一個實施例中，將含有碳的化合物與氫氣(h2)或氬混合。例如，將一甲基硅烷(ch3-sih3)與氫氣(h2)或氬混合，其中ch3-sih3的濃度范圍是0.5％至20％。

在本發明的實施例中，摻雜劑是n型摻雜劑，諸如但不限于磷或砷。在一個實施例中，使用沒有任何氫氣或諸如n2或ar的惰性氣體的稀釋的磷化氫(ph3)，將磷摻雜劑結合到外延膜中。在另一實施例中，磷化氫氣體混合有氫氣，例如作為氫氣(h2)中3％的磷化氫(ph3)的混合物。

在一個實施例中，用載氣將第一前驅物輸送并釋放到襯底200上。在一個實施例中，載氣包括但不限于氫氣(h2)或任何諸如氮氣(n2)、氬和氦的惰性氣體或其任何組合。

在本發明的實施例中，在大約500至700攝氏度的溫度和大約5至300托的壓力下，將襯底200暴露于第一前驅物，且持續時間為大約3至60秒。在具體實施例中，在600攝氏度的溫度和30托的壓力下，將襯底200暴露于第一前驅物，且持續時間為15秒。

在一個實施例中，生長外延膜511、512，以具有大約6至100埃的厚度。在具體實施例中，生長外延膜511、512，以具有50埃的厚度。在第一前驅物使用磷摻雜劑的情況下，所沉積的外延膜511、512是含有摻雜有磷的硅和碳的晶體膜(即，摻雜原位碳和磷的硅層)。非晶層513包含摻雜有磷的硅和碳。

在將襯底200暴露于第一前驅物之前，能夠在襯底200上執行可選的表面預處理，以促進外延生長并減少表面缺陷。在本發明的實施例中，表面預處理包括在襯底200上執行的氫烘烤處理(圖5b中)，以便清潔凹陷的源極和漏極界面220、230。氫烘烤處理釋放出氧并且使表面重建，使得外延膜511、512能夠容易地成核而不形成缺陷。在一個實施例中，在大約700至1050攝氏度下執行氫烘烤處理，持續時間大約為10至120秒。在本發明的實施例中，將氯化氫(hcl)添加至氫烘烤處理。氯化氫(hcl)能夠去除凹陷的源極和漏極界面220、230的大約1至3層單分子層，使得它們沒有氧、碳氫化合物以及其它任何污染物。在一個實施例中，在大約700至900攝氏度的較低溫度下執行帶有氯化氫(hcl)的氫烘烤處理，持續時間為大約10至120秒。或者，氯氣(cl2)、鍺烷(geh4)或磷化氫(ph3)能夠用作氯化氫(hcl)的添加的或替代的化學化合物。

在替代實施例中，表面預處理利用了蝕刻步驟來清潔凹陷的源極和漏極界面220、230。在一個實施例中，蝕刻步驟使用了蝕刻劑氣體，諸如但不限于氫氣(h2)、無水鹽酸(hcl)或鍺烷(geh4)和氫氣(h2)的混合物。在另一實施例中，表面預處理使用了蝕刻步驟和氫烘烤處理的組合。

在將襯底200暴露于第二前驅物之前，能夠執行清洗工藝，以便從襯底200去除第一前驅物和其它副產物。在一個實施例中，清洗工藝注入諸如但不限于氮氣(n2)、氦或氬的惰性氣體，以便去除任何未反應的第一前驅物或副產物。

接下來，在圖5d中，整個襯底200暴露于第二前驅物，以便從間隔體420、440的側壁421、441和底表面422、442去除非晶層513。此外，第二前驅物也去除任何形成在硬掩膜410上和柵極電介質310下的非晶層513。在一個實施例中，第二前驅物900使用了蝕刻非晶層513比蝕刻外延膜511、512快的蝕刻劑化學試劑。在一個實施例中，第二前驅物900是蝕刻劑氣體，諸如但不限于氫氣(h2)、無水鹽酸(hcl)以及鍺烷(geh4)和氫氣(h2)的混合物。鍺烷(geh4)允許通過催化進行蝕刻，從而在低溫度下提供高蝕刻速率。

在一個實施例中，在大約30至300托的壓力下將襯底200暴露于第二前驅物，且持續時間為大約5至60秒。在具體實施例中，在80托的壓力下將襯底200暴露于第二前驅物，且持續時間為20秒。在一個實施例中，當襯底200同時暴露于第一前驅物和第二前驅物時，將溫度保持在基本上相同的水平。

歸因于非晶層513與硬掩模410、間隔體420、440以及柵極電介質310之間的弱化學鍵，第二前驅物容易地去除了其上沉積的非晶層513。第二前驅物與非晶層513發生反應并將其轉化為副產物，從而從硬掩模410、間隔體420、440和柵極電介質310去除了非晶層513。

另一方面，外延膜511、512與凹陷的源極和漏極界面220、230具有強化學鍵。歸因于所述強化學鍵，第二前驅物僅去除外延膜511、512的小部分。在一個實施例中，能夠調節在圖5c期間所沉積的外延膜511、512的厚度或者圖5d中將第二前驅物暴露于襯底200的持續時間，以便在保持外延膜511、512的足夠的厚度的同時有效地去除非晶層513。

圖5c和5d示出了在凹陷的源極和漏極界面220、230上形成外延膜511、512的一次沉積-蝕刻循環。在一個實施例中，使用相同類型的第一和第二前驅物來重復所述沉積-蝕刻循環，直到沉積了期望數量的外延膜。例如，圖5e示出了均包含十層外延膜的外延區域531、532。

能夠理解，外延區域531、532均不限于僅十層外延膜。在一個實施例中，執行了大約3至100次沉積-蝕刻循環來形成外延區域531、532。在具體實施例中，執行了30次沉積-蝕刻循環，以形成厚度大約為30納米的外延區域531、532。

在本發明的實施例中，所沉積的外延區域531、532具有緩變的碳或磷濃度。能夠優化每個外延膜沉積的碳和磷濃度，以提供最優的選擇性和無缺陷的外延。此外，緩變的碳或磷濃度促進了沉積-蝕刻循環期間非晶材料的去除。在一個實施例中，外延區域531、532(圖5e中所示)的緩變的碳濃度從最下方的外延膜的大約0.5原子％開始，逐漸增大至最上方的外延膜中大約2原子％的期望水平。在另一實施例中，外延區域531、532的緩變的磷濃度水平從最下方的外延膜的大約8e19cm^-3開始，并且逐漸增大至最上方的外延膜的大約2e21cm^-3的期望水平。在一個實施例中，沉積的外延區域531、532具有緩變的碳濃度(0.5-2原子％)和緩變的磷濃度(8e19-2e21cm^-3)的組合。

如圖5e中所示，外延區域531、532選擇地形成在凹陷的源極和漏極界面220、230上。然而，在每次沉積-蝕刻循環期間非晶層513的去除導致形成在間隔體420、440的底表面422、442與外延區域531、532的頂表面之間的空隙或空腔281、282。在一個實施例中，空腔281、282也在部分柵極電介質310與外延區域531、532之間延伸。空腔281、282可以引起對晶體管性能有害的效應，從而需要將其消除。在本發明的一個實施例中，如圖5f中所示，由選擇性地沉積在外延區域531、532上的帽層541、542來基本上回填空腔281、282。

在本發明的實施例中，通過將襯底200曝露于第三前驅物，在單次沉積工藝中，在外延區域531、532上選擇性地沉積帽層541、542。在一個實施例中，第三前驅物包括與第一前驅物相同的含有硅的化合物和摻雜劑，以及與第二前驅物相同的蝕刻氣體。

在外延區域531、532是具有摻雜有磷的硅和碳的晶體膜的情況下，第三前驅物使用相同的磷摻雜劑來形成帽層541、542。外延層531、532的晶體表面允許在其上外延生長帽層541、542，結果，帽層541、542是含有摻雜有磷的硅的外延層。除了回填空腔，摻雜磷的硅帽層541、542還提供了引發溝道區域上的拉伸應力、由此增大電子遷移率并改善器件性能的優點。

在一個實施例中，使用了共飛(co-flown)沉積技術來將襯底200同時暴露于含有硅的化合物、摻雜劑和蝕刻劑氣體。在一個實施例中，蝕刻劑氣體不包括鍺烷(geh4)。蝕刻劑氣體容易地去除了任何在沉積期間弱鍵合于硬掩模410和間隔體420、440上的含有硅和磷的化合物，從而將帽層541、542沉積在外延區域531、532上，而不沉積在硬掩模410或間隔體420、440上。

在本發明的實施例中，在大約550至800攝氏度的溫度和大約10托至大氣壓的壓力下，將襯底200暴露于第三前驅物，且持續時間為大約30至900秒。在具體實施例中，在635攝氏度的溫度和600托的壓力下，將襯底200暴露于第一前驅物，且持續時間為180秒。

在一個實施例中，生長帽層541、542以具有大約50至500埃的厚度。在具體實施例中，生長帽層541、542以具有300埃的厚度。

間隔體420和柵極電介質310正下方的外延區域531和帽層541的部分形成了源極外延-尖端區域503。類似地，間隔體440和柵極電介質310正下方的外延區域532和帽層542的部分形成了漏極外延-尖端區域504。通過相對近地靠近溝道區域形成源極和漏極外延-尖端區域503、504，在溝道區域上引發了更大的流體靜應力，導致了更高的電子遷移率并增大了驅動電流。能夠通過在外延區域531、532的制造期間增大源極和漏極外延-尖端區域503、504的碳濃度來進一步放大應力。此外，源極和漏極外延-尖端區域503、504的碳濃度也幫助抑制隨后的熱退火期間的任何磷擴散。

在本發明的實施例中，柵極電極320是犧牲柵極電極，其隨后在替換柵極工藝中由實際柵極電極替換。在一個實施例中，替換柵極工藝從在帽層541、542上沉積掩模并且隨后平坦化所述掩模使其與硬掩模410(未示出)共面開始。接下來，使用公知的蝕刻技術來去除硬掩模410和柵極電極320。在去除硬掩膜410和柵極電極320后，在柵極電介質310上沉積實際柵極電極。在一個實施例中，實際柵極電極是包括諸如但不限于鉑、鎢或鈦等材料的金屬柵極電極。這完成了圖1中所示的半導體器件的制造。

圖6a-6f示出了形成如關于圖2所討論的半導體器件的方法。如圖6a中所示，半導體器件的制造從提供襯底200開始。圖6a中所示的半導體器件與圖5a中所示的半導體器件相同，因此不再詳細討論。簡要地說，半導體器件包括形成在襯底200的期望的溝道區域上的柵極電介質310。柵極電極320形成在柵極電介質310上。在本發明的實施例中，柵極電極320是犧牲柵極電極，其隨后在替換柵極工藝中由實際柵極電極替換。硬掩模410形成在柵極電極的頂部上，并且間隔體420、440形成在柵極電極320的側壁上。

接下來，源極區域和漏極區域形成在襯底200上。在本發明的實施例中，源極和漏極區域的制造從使用諸如但不限于干法蝕刻或濕法蝕刻的公知蝕刻技術來使襯底200的部分凹陷開始。在本發明的實施例中，利用對于襯底200基本上是選擇性的濕法蝕刻來使襯底200凹陷，以便形成如圖6b中所示的凹陷的源極界面240和凹陷的漏極界面250。

在本發明的實施例中，襯底200由{001}硅制成。濕法蝕刻使用基于晶向蝕刻{001}硅襯底200的蝕刻劑化學試劑，特別是當在其它晶向上的蝕刻進行的迅速得多的時候，沿硅襯底200的{111}晶面蝕刻{001}硅襯底200則緩慢得多，以形成{111}面241、251。結果，源極外延-尖端空腔271形成在間隔體420的底表面422與{111}面241之間。漏極外延-尖端空腔272形成在間隔體440的底表面與{111}面251之間。

濕法蝕刻化學試劑包括但不限于基于氨的或基于胺的蝕刻劑。基于氨的蝕刻劑的范例是氫氧化氨(nh4oh)、氫氧化四甲銨(tmah)以及芐基三甲基氫氧化銨(btmh)。濕法蝕刻化學試劑包括其它類型的蝕刻劑，諸如氫氧化鉀(koh)以及氫氧化鈉(naoh)。

在一個實施例中，濕法蝕刻還在{001}硅襯底200的溝道區域中產生了{010}面242、252。{010}面242、252在柵極電介質310正下方延伸。在具體實施例中，從柵極電介質310開始形成{010}面242、252直到大約3納米的長度。

接下來，通過將襯底200交替地暴露于第一前驅物和第二前驅物，來在凹陷的源極和漏極界面240、250中的每個上沉積外延區域。如圖6c、6d和6e中所示，制造外延區域的方法類似于圖5c、5d和5e中所討論的制造方法。在將襯底200暴露于第一前驅物之前，能夠在襯底200上執行可選的表面預處理，以促進外延生長并減少表面缺陷。在一個實施例中，表面預處理包括如先前在圖5c中所討論的氫烘烤處理和/或蝕刻步驟，以清潔凹陷的源極和漏極界面240、250。

從圖6c開始，整個襯底200暴露于第一前驅物，以便在凹陷的源極和漏極界面240、250上沉積外延膜511、512。包括它們的{111}面241、251和{010}面242、252的凹陷的源極和漏極界面240、250是允許在其上外延生長外延膜511、512的單晶表面。另一方面，硬掩模410、間隔體420、440和柵極電介質310是非晶表面，從而在其上沉積非晶層513。如關于圖5c所討論的相同的第一前驅物和工藝條件在這里是可適用的，并且將不再討論。

接下來，在圖6d中，整個襯底200類似地暴露于第二前驅物，以從間隔體420、440的側壁421、441和底表面422、442去除非晶層513。此外，第二前驅物也去除任何形成在硬掩膜410上和柵極電介質310下的非晶層513。如關于圖5d所討論的相同的第二前驅物和工藝條件在這里是可適用的，并且將不再討論。

圖6c和6d示出了在包括它們的{111}面241、251和{010}面242、252的凹陷的源極和漏極界面240、250上形成外延膜511、512的一次沉積-蝕刻循環。重復所述沉積-蝕刻循環，直到沉積了期望數量的外延膜。為了示例的目的，圖6e示出了均包含十層外延膜的外延區域531、532。在本發明的實施例中，如先前在圖5e中所描述的，所沉積的外延區域531、532具有緩變的碳或磷濃度。例如，所沉積的外延區域531、532(如圖6e中所示)最下方的外延膜具有大約0.5原子％的緩變的碳濃度，并且逐漸增大至最上方的外延層的大約2原子％的期望水平。或者，所沉積的外延區域531、532最下方的外延膜具有大約8e19cm^-3的緩變的磷濃度水平，并且逐漸增大至最上方的外延膜的大約2e21cm^-3的期望水平。在一個實施例中，所沉積的外延區域531、532具有緩變的碳濃度(0.5-2原子％)和緩變的磷濃度(8e19-2e21cm^-3)的組合。

在每次沉積-蝕刻循環期間，非晶層513的去除類似地導致形成在間隔體420、440的底表面422、442與外延區域531、532的頂表面之間的空腔281、282。如圖6f中所示，由選擇性地沉積在外延區域531、532上的帽層541、542來基本上回填空腔281、282。

在一個實施例中，通過將襯底200曝露于第三前驅物，在單次沉積工藝中在外延區域531、532上選擇性地沉積帽層541、542。如關于圖5f所討論的相同的第三前驅物和工藝條件在這里是可適用的。在外延區域531、532是具有摻雜有磷的硅和碳的晶體膜的情況下，第三前驅物使用相同的磷摻雜劑來形成帽層541、542。外延區域531、532的晶體表面允許在其上外延生長帽層541、542，結果，帽層541、542是含有摻雜有磷的硅的外延層。這完成了圖2中所示的半導體器件的制造。

圖7a-7c示出了形成如關于圖3所討論的半導體器件的方法。從圖7a開始，半導體器件的制造從提供襯底200開始。圖7a中所示的半導體器件與圖5a相同，因此在這里不再詳細討論。

接下來，源極區域和漏極區域形成在襯底200上。在本發明的實施例中，源極和漏極區域的制造從使用諸如但不限于干法蝕刻或濕法蝕刻的公知蝕刻技術來使襯底200的部分凹陷開始。在一個實施例中，如圖7b中所示，這里類似地應用圖6b中所使用的濕法蝕刻來使襯底200凹陷，以便形成凹陷的源極界面240和凹陷的漏極界面250。濕法蝕刻使用如關于圖6b所描述的相同的蝕刻劑化學試劑，以在{001}硅襯底200的{111}晶面中形成{111}面241、251。在一個實施例中，濕法蝕刻還在{001}硅襯底200的溝道區域中產生{010}面242、252。

接下來，如圖7c中所示，在凹陷的源極和漏極界面240、250上選擇性地沉積外延層610、620。在本發明的實施例中，通過將襯底200暴露于包括蝕刻劑氣體的前驅物，而在單次沉積工藝中選擇性地沉積外延層610、620。

在一個實施例中，前驅物包括圖5c中類似地描述的含有硅的化合物和摻雜劑。在一個實施例中，含有硅的化合物包括但不限于硅烷和鹵化硅烷。這種含有硅的化合物包括硅烷(sih4)、乙硅烷(si2h6)、丙硅烷(si3h8)、二氯甲硅烷(sih2cl2)以及五氯硅烷。在本發明的實施例中，摻雜劑是n型摻雜劑，諸如但不限于磷或砷。在一個實施例中，使用沒有任何氫氣或諸如n2或ar的惰性氣體的稀釋的磷化氫(ph3)，來將磷摻雜劑引入外延層中。在另一實施例中，磷化氫氣體與氫氣混合，例如為氫氣(h2)中3％的磷化氫(ph3)的混合物。在一個實施例中，前驅物的蝕刻劑氣體包括但不限于氫氣(h2)和無水鹽酸(hcl)。

在一個實施例中，使用共飛沉積技術來同時將包括蝕刻劑氣體的前驅物輸送至襯底200。在一個實施例中，在大約550至800攝氏度的溫度和大約10托至大氣壓的壓力下，將襯底200暴露于前驅物，且持續時間為大約30至2000秒。在具體實施例中，在635攝氏度的溫度和600托的壓力下，將襯底200暴露于第一前驅物，且持續時間為800秒。

在一個實施例中，生長外延層610、620，以具有大約30至2000埃的厚度。在具體實施例中，生長外延層610、620，以具有750埃的厚度。在使用磷摻雜劑的情況下，外延層610、620包括摻雜有磷的硅。

在襯底200由單晶硅制成的情況下，包括它們的{111}面241、251和{010}面242、252的凹陷的源極和漏極界面240、250是允許在其上外延生長外延層610、620的單晶表面。由于硬掩模410和間隔體420、440具有非晶表面，所以蝕刻劑氣體容易地去除了任何在沉積期間弱鍵合于硬掩模410和間隔體420、440上的含有硅和磷的化合物，從而將外延層610、620沉積在凹陷的源極和漏極界面240、250上，而不沉積在硬掩模410或間隔體420、440上。

沉積在間隔體420和{111}、{010}面241、242之間的外延層610的部分形成源極外延-尖端區域611。類似地，沉積在間隔體440和{111}、{010}面251、252之間的外延層620的部分形成漏極外延-尖端區域621。通過相對近地靠近溝道區域形成源極和漏極外延-尖端區域611、621，在溝道區域上引發了更大的流體靜應力，因而導致了更高的電子遷移率。此外，摻雜磷的硅外延層610、620在溝道區域上引發了拉伸應力，由此增大了電子遷移率并改善了器件性能。這完成了圖3中所示的半導體器件的制造。

另外，在將襯底200暴露于前驅物之前，能夠在襯底200上執行可選的表面預處理，以促進外延生長并減少表面缺陷。例如，在襯底200上執行關于圖5c所描述的類似的氫烘烤處理(圖7b中)，以清潔包括它們的{111}面241、251和{010}面242、252的凹陷的源極和漏極界面240、250。

圖8a-8i示出了形成如關于圖4所討論的三柵極器件的方法。如圖8a中所示，三柵極器件的制造從提供襯底200開始。襯底200包括半導體主體或從襯底200延伸穿過隔離區域710、720的鰭260。在一個實施例中，隔離區域710、720是由常用技術形成的淺溝槽隔離(sti)區域，所述常用技術諸如蝕刻襯底200以形成溝槽，并隨后沉積氧化物材料至溝槽上以形成sti區域。隔離區域710、720由任何諸如但不限于氧化硅(例如，sio2)的公知絕緣材料制成。

在一個實施例中，鰭260包括隔離區域700上方的頂表面261。鰭260還包括在隔離區域710上方暴露的前表面262，和在隔離區域720上方暴露的后表面263。在一個實施例中，鰭260由與襯底200相同的半導體材料制成。

接下來，在圖8b中，柵極電介質330形成在頂表面261、前表面262和后表面263的部分上。在一個實施例中，柵極電介質330由任何諸如但不限于物理氣相沉積(pvd)、化學氣相沉積(cvd)或原子層沉積(ald)的公知方法形成。

然后，柵極電極340形成在柵極電介質330上，并且在柵極電極340的任一側上暴露鰭260的部分264、265。在一個實施例中，柵極電極340由任何諸如但不限于多晶硅的公知材料制成。形成在頂表面261、前表面262和后表面263上的柵極電極340產生了三柵極器件的三個柵極。隨后，硬掩膜410形成在柵極電極320的頂部上。

接下來，如圖8c中所示，柵極間隔體460、470沉積在柵極電極340的相對的側壁上。在一個實施例中，間隔體460、470通過使用公知技術來形成，所述公知技術諸如在包括柵極電極320的整個襯底200上沉積間隔體材料層，并隨后各項異性蝕刻間隔體材料層，以在柵極電極340的側壁上形成間隔體460、470。與此同時，鰭間隔體480、490形成在鰭260的暴露部分264、265的側壁上。在一個實施例中，柵極間隔體460、470和鰭間隔體480、490由諸如但不限于氮化硅、二氧化硅或氮氧化硅的材料制成。

接下來，源極區域和漏極區域形成在襯底200上。在本發明的實施例中，圖8d中源極和漏極區域的制造由從鰭260的暴露部分264、265的側壁去除鰭間隔體480、490開始。鰭間隔體480、490由諸如但不限于干法蝕刻或濕法蝕刻的公知蝕刻技術去除。

在一個實施例中，使用各項異性濕法蝕刻來從鰭260的暴露部分264、265完全去除鰭間隔體480、490。與此同時，各項異性濕法蝕刻也去除柵極間隔體460、470的部分，從而暴露硬掩膜410側壁的部分。由于柵極間隔體460、470的高度和厚度大于鰭間隔體480、490的高度和厚度，所以各項異性濕法蝕刻去除鰭間隔體480、490比去除柵極間隔體460、470快。能夠控制各項異性濕法蝕刻，以便完全去除鰭間隔體480、490，但在柵極電極340上留下足夠厚度的柵極間隔體460、470，使得柵極電極340的側壁不被暴露。

接下來，在襯底200上執行蝕刻，以使鰭260的暴露部分264、265凹陷。在本發明的實施例中，如圖8e中所示，蝕刻使用對鰭260基本上是選擇性的蝕刻劑化學試劑來使暴露部分264凹陷，以便在隔離區域710、720的頂表面下形成凹陷的源極界面266，并形成鰭側壁267。在柵極電極340的另一側上，使暴露部分264凹陷來形成凹陷的漏極界面268和鰭側壁269。在一個實施例中，凹陷的源極和漏極界面266、268在隔離區域710、720的頂表面下大約100至400埃處。

圖9示出了三柵極器件的截面圖，所述三柵極器件示出了從頂表面261延伸至凹陷的源極界面266的鰭側壁267以及從頂表面261延伸至凹陷的漏極界面268的鰭側壁269。在本發明的實施例中，鰭側壁267、269基本上與柵極間隔體460、470側壁461、471共面或齊平。在一個實施例中，鰭側壁267、269是襯底200的{110}晶面中的{110}面，而凹陷的源極和漏極界面266、268則是襯底200的{100}晶面中的{100}面。

在替代實施例中，使用各項異性蝕刻來形成凹陷到柵極間隔體460、470內的鰭側壁267、269。圖8e’是三柵極器件的透視圖，所述三柵極器件示出了凹陷到柵極間隔體470內的鰭側壁267。圖9’是示出凹陷在柵極間隔體460、470下方的鰭側壁267、269兩者的截面圖。在一個實施例中，使鰭側壁267、269從柵極間隔體側壁461、471凹陷直至大約25至200埃。

從圖8e繼續，隨后通過將襯底200交替地暴露于第一前驅物和第二前驅物，在凹陷的源極和漏極界面266、268中的每個上沉積外延區域。如圖8f、8g和8h中所示的外延區域的制造方法類似于圖5c、5d和5e中所討論的制造方法。

從圖8f開始，整個襯底200暴露于第一前驅物，以便在凹陷的源極界面266和鰭側壁267上沉積外延膜511。與此同時，如圖10的截面圖中所示，外延膜512沉積在凹陷的漏極界面268和鰭側壁269上。凹陷的源極和漏極界面266、268以及鰭側壁267、269是允許在其上外延生長外延膜511、512的單晶表面。另一方面，硬掩膜410、柵極間隔體460、470以及隔離區域710、720是非晶表面，因而在其上形成非晶層513。如關于圖5c所討論的相同的第一前驅物和工藝條件在這里是可適用的，并且將不再討論。

接下來，在圖8g中，整個襯底200類似地暴露于第二前驅物，以從柵極間隔體460、470和隔離區域710、720去除非晶層513。此外，第二前驅物也去除任何形成在硬掩膜410上的非晶層513。圖11示出了去除非晶層513之后的三柵極器件的截面圖。如關于圖5d所討論的相同的第二前驅物和工藝條件在這里是可適用的，并且將不再討論。

圖8f-8g和圖10-11示出了在凹陷的源極和漏極界面266、268以及鰭側壁267、269上形成外延膜511、512的一次沉積-蝕刻循環。重復所述沉積-蝕刻循環，直到沉積了期望數量的外延膜。在一個實施例中，如圖12中所示，最終外延區域531、532包括五層外延膜。在本發明的實施例中，如先前在圖5e中所討論的，所沉積的外延區域531、532具有緩變的碳或磷濃度。例如，所沉積的外延區域531、532(如圖12中所示)最下方的外延膜具有大約0.5原子％的緩變的碳濃度，并且逐漸增大至最上方的外延膜的大約2原子％的期望水平。或者，所沉積的外延區域531、532最下方的外延膜具有大約8e19cm^-3的緩變的磷濃度，并且逐漸地增大至最上方的外延膜的大約2e21cm^-3的期望水平。在一個實施例中，所沉積的外延區域531、532具有緩變的碳濃度(0.5-2原子％)和緩變的磷濃度(8e19-2e21cm^-3)的組合。

在鰭側壁267、269凹陷到柵極間隔體460、470內的替代實施例中，更靠近三柵極器件的溝道區域形成外延區域531、531，從而在溝道區域上引發更高的應力量。

如圖8h和13中所示，在每次沉積-蝕刻循環期間，非晶層513的去除類似地導致形成在外延區域531、532與隔離區域710、720之間的空隙或空腔281、282。如圖8i、14和15中所示，通過在外延區域531、532上選擇性地沉積帽層541、542來基本上回填空腔281、282。

在一個實施例中，通過將襯底200暴露于第三前驅物，在單次沉積工藝中在外延區域531、532上選擇性地沉積帽層541、542。如關于圖5f所討論的相同的第三前驅物和工藝條件在這里是可適用的。在外延區域531、532是具有摻雜有磷的硅和碳的晶體膜的情況下，第三前驅物使用相同的磷摻雜劑來形成帽層541、542。外延區域531、532的晶體表面允許在其上外延生長帽層541、542，結果，帽層541、542是含有摻雜有磷的硅的外延層。磷摻雜的硅帽層541、542提供了引發半導體鰭260的溝道區域上的拉伸應力(這增大了電子遷移率并改善了器件性能)的優點。這完成了圖4中所示的半導體器件的制造。

因此，已經描述了本發明的若干實施例。然而，本領域技術人員會認識到本發明不限于所描述的實施例，而是能夠在有以下所附的權利要求的精神和范圍內的修改和變化的情況下實施。