具有柵極的半導體器件及形成其的方法與流程

本發明構思的實施方式涉及具有柵極的半導體器件和形成該半導體器件的方法、以及結合該半導體器件的電子系統。

背景技術：

近來，已經積極進行了對三維晶體管的研究。隨著三維晶體管的尺寸逐漸減小，柵電介質的閾值電壓特性和可靠性正逐漸劣化。

技術實現要素：

根據本發明構思的實施方式，提供了一種形成半導體器件的方法。該方法包括：形成柵電介質；在柵電介質上形成第一導電材料層；在第一導電材料層上形成源材料層，該源材料層包含第一元素；和通過執行熱處理工藝，將第一元素擴散到第一導電材料層中以形成導電的摻雜材料層。

在一實施方式中，該方法可以還包括去除形成在摻雜材料層上的源材料層。

在一實施方式中，該方法可以還包括在去除源材料層之后，部分地蝕刻摻雜材料層以減小摻雜材料層的厚度。

在一實施方式中，該方法可以還包括在摻雜材料層上形成第二導電材料層。

在一實施方式中，在摻雜材料層的第一部分中的第一元素的摻雜濃度可以高于在摻雜材料層的第二部分中的第一元素的摻雜濃度。第一部分比第二部分更遠離柵電介質。

在一實施方式中，在熱處理工藝期間，源材料層中包含的第一元素可以擴散到第一導電材料層中并且可以不擴散到柵電介質中。

在一實施方式中，該方法可以還包括形成橫過有源區的柵溝槽。柵電介質可以形成在柵溝槽的內壁上。

在一實施方式中，該方法可以還包括去除形成在摻雜材料層上的源材料層、在摻雜材料層上形成第二導電材料層、和蝕刻第二導電材料層和摻雜材料層以形成柵電極。第一導電材料層可以共形地形成在柵電介質上，第二導電材料層可以填充柵溝槽，以及柵電極可以部分地填充柵溝槽。

在一實施方式中，相對于柵電介質，柵電極的第一導電材料層的上端部分可以形成在比柵電極的第二導電材料層的上端部分低的水平。

在一實施方式中，該方法可以還包括在半導體基板上形成犧牲柵極、在犧牲柵極的側表面上形成層間絕緣層、以及去除犧牲柵極從而形成柵溝槽。柵電介質可以形成在具有柵溝槽的半導體基板上，第一導電材料層可以共形地形成在柵電介質上，以及第二導電材料層可以填充柵溝槽。

根據本發明構思的實施方式，提供了一種形成半導體器件的方法。該方法包括：在有源區中形成柵溝槽；在柵溝槽的內壁上形成柵電介質；在柵電介質上形成導電材料層；在導電材料層上形成源材料層，該源材料層包含第一元素；以及將第一元素擴散到導電材料層中以形成具有與導電材料層不同的功函數的摻雜材料層。

在一實施方式中，該方法可以還包括：在形成摻雜材料層之后，去除源材料層；以及部分地蝕刻摻雜材料層以減小摻雜材料層的厚度。

在一實施方式中，導電材料層是第一導電材料層，并且該方法可以還包括：在形成摻雜材料層之后，去除源材料層；以及在摻雜材料層上形成填充柵溝槽的第二導電材料層。

在一實施方式中，該方法可以還包括蝕刻第二導電材料層和摻雜材料層以形成柵電極。柵電極可以部分地填充柵溝槽。

在一實施方式中，在形成摻雜材料層之后，柵電介質可以不包含第一元素。

在一實施方式中，導電材料層可以形成在柵電介質上并部分地填充柵溝槽。

在一實施方式中，該方法可以還包括在形成源材料層之前，在柵溝槽的形成在導電材料層上的側壁上形成絕緣緩沖間隔物。

根據本發明構思的實施方式，提供了一種形成半導體器件的方法。該方法包括：形成橫過有源區的柵溝槽；在柵溝槽的內壁上形成柵電介質；在柵電介質上共形地形成第一導電材料層；在第一導電材料層上形成源材料層，該源材料層包含第一元素；將第一元素擴散到第一導電材料層中以形成具有與第一導電材料層不同的功函數的摻雜材料層；去除在摻雜材料層上形成的源材料層；在摻雜材料層上形成第二導電材料層；以及蝕刻第二導電材料層和摻雜材料層以形成部分地填充柵溝槽的柵電極。

在一實施方式中，摻雜材料層可具有比第一導電材料層低的功函數。

在一實施方式中，該方法可以還包括在形成第二導電材料層之前，部分地蝕刻摻雜材料層以減小摻雜材料層的厚度。

根據本發明構思的實施方式，提供一種半導體器件。該器件包括：橫過有源區的柵溝槽；在柵溝槽的內壁上的柵電介質；在柵電介質上并部分地填充柵溝槽的柵電極；以及在柵電極上并填充柵溝槽的剩余部分的絕緣蓋圖案。柵電極包括摻雜材料層和形成在摻雜材料層上的導電材料層。摻雜材料層由其中第一元素被摻雜在金屬氮化物中的材料形成。柵電介質由不包含第一元素的氧化物形成。第一元素是元素周期表中的減小該金屬氮化物的功函數的元素。

在一實施方式中，在摻雜材料層的第一部分中的第一元素的摻雜濃度高于在摻雜材料層的第二部分中的第一元素的摻雜濃度。第一部分比第二部分更遠離柵電介質。

在一實施方式中，摻雜材料層可以包括wn材料或tin，第一元素可以包括la。

在一實施方式中，摻雜材料層可以覆蓋導電材料層的側表面和底表面。

在一實施方式中，相對于柵電介質，摻雜材料層的上端部分可以形成在比導電材料層的上端部分低的水平。

根據本發明構思的實施方式，一種形成半導體器件的方法包括：形成柵電介質；在柵電介質上形成導電材料層；在導電材料層上形成源材料層，該源材料層與柵電介質分開以便不接觸柵電介質并且包含第一元素；以及通過執行熱處理工藝將第一元素擴散到導電材料層中以形成摻雜材料層。

在一實施方式中，導電材料層可具有基本均勻的厚度，并且源材料層可具有基本均勻的厚度。

在一實施方式中，導電材料層的功函數可以高于摻雜材料層的功函數。

在一實施方式中，在摻雜材料層的第一部分中的第一元素的摻雜濃度可以高于在摻雜材料層的第二部分中的第一元素的摻雜濃度。第一部分比第二部分更遠離柵電介質。

在一實施方式中，摻雜材料層可以包括wn和tin中的其中之一，并且第一元素可以是la。

注意到，關于一個實施方式描述的本發明構思的多個方面可以并入不同的實施方式，盡管沒有關于其特別地描述。即，所有的實施方式和/或任意實施方式的特征可以以任意方式和/或組合被結合。本發明構思的這些及其它方面在以下闡述的說明書中詳細說明。

附圖說明

本發明構思的上述及其它特征和優點將自如附圖中所示的本發明構思的實施方式的更詳細描述而明顯，在圖中相同的參考符號遍及不同的圖指代相同的部件。附圖不必按比例，而是重點在于示出本發明構思的原理。附圖中：

圖1是示出根據本發明構思的實施方式的半導體器件的平面圖；

圖2a是示出根據本發明構思的實施方式的半導體器件的一示例的截面圖，圖2b是圖2a的部分a的局部放大圖；

圖3a是示出根據本發明構思的實施方式的半導體器件的一示例的截面圖，圖3b是圖3a的部分a的局部放大圖；

圖4a是示出根據本發明構思的實施方式的半導體器件的一示例的截面圖，圖4b是圖4a的部分a的局部放大圖；

圖5a是示出根據本發明構思的實施方式的半導體器件的一示例的截面圖，圖5b是圖5a的部分a的局部放大圖；

圖6a是示出根據本發明構思的實施方式的半導體器件的一示例的截面圖，圖6b是圖6a的部分a的局部放大圖；

圖7a是示出根據本發明構思的實施方式的半導體器件的一示例的截面圖，圖7b是圖7a的部分a的局部放大圖；

圖8a是示出根據本發明構思的實施方式的半導體器件的一示例的截面圖，圖8b是圖8a的部分a的局部放大圖；

圖9是示出根據本發明構思的實施方式的半導體器件的一示例的平面圖；

圖10是示出根據本發明構思的實施方式的半導體器件的一示例的截面圖；

圖11至17是示出根據本發明構思的實施方式的形成半導體器件的方法的一示例的截面圖；

圖18是示出根據本發明構思的實施方式的形成半導體器件的方法的一示例的截面圖；

圖19至24是示出根據本發明構思的實施方式的形成半導體器件的方法的一示例的截面圖；和

圖25至32是示出根據本發明構思的實施方式的形成半導體器件的方法的一示例的截面圖。

具體實施方式

參考附圖和下文將描述的一些實施方式將使得本發明構思的優點和特征以及實現它們的方法明顯。然而，本發明構思可以以各種不同的形式實現，并且應該理解為不受在此闡述的實施方式的限制，而僅僅由權利要求限定。然而，提供這些實施方式使得本公開徹底和完整，并將本發明構思全面傳達給本領域技術人員。在附圖中，為了清楚，可以夸大層和區域的尺寸和相對尺寸。相同的參考符號在說明書中表示相同的部件。

在此參考作為理想化的實施方式的示意圖的截面圖、平面圖和/或框圖來描述實施方式。因而，可以預期由于例如制造技術和/或公差引起的圖示的形狀的變化。因此，實施方式不應被理解為限于這里示出的區域的具體形狀，而是將包括由于例如制造引起的形狀的偏差。因此，在附圖中示出的區域本質上是示意的，它們的形狀不旨在限制本發明構思，而是僅用于示出器件的區域的特征形式。

為了清楚，可以夸大在附圖中層和區域的厚度。此外，將理解，當層被稱為“在”另一層或基板“上”時，該層可以直接形成在所述另一層或基板上，或者可以在其間存在居間層。在整個說明書中相同的附圖標記表示相同的部件。

術語諸如“頂”、“底”、“上”、“下”、“上方”、“下方”等在此用于描述元件或特征的相對位置。例如，為了方便，當圖的上部分被稱為“頂”并且圖的下部分被稱為“底”時，實際上，“頂”也可以被稱為“底”而“底”也可以被稱為“頂”，而沒有脫離本發明構思的教導。

此外，在整個本公開中，方向性術語諸如“上”、“中間”、“下”等可以在此用于描述一個元件或特征與另一元件或特征的關系，本發明構思不應該受到這些術語的限制。因此，這些術語諸如“上”、“中間”、“下”等可以被其它術語諸如“第一”、“第二”、“第三”等替代來描述元件和特征。

將理解，雖然術語“第一”、“第二”等可以在此用來描述不同的元件，但是這些元件不應該受這些術語限制。這些術語僅用于區別一個元件與另一元件。因此，第一元件可以被稱為第二元件而沒有脫離本發明構思的教導。

在此用于描述本發明的實施方式的術語不旨在限制本發明構思的范圍。

如這里所用，單數形式“一”和“該”旨在也包括復數形式，除非上下文清楚地指示另外的意思。將進一步理解，當在此使用時，術語“包含”、“包含……的”、“包括”和/或“包括……的”表明所述特征、整體、步驟、操作、元件和/或部件的存在，但是不排除存在或添加一個或更多個其它特征、整體、步驟、操作、元件、部件和/或其組。

除非另有界定，這里使用的所有術語(包括技術和科學術語)具有本發明構思所屬的領域的普通技術人員共同理解的相同意思。還將理解，諸如那些在通用字典中定義的術語應被解釋為具有與它們在相關技術和本說明書的背景中的涵義一致的涵義，而將不被解釋為理想化或過度正式的意義，除非在這里明確地如此界定。

如通過本發明實體將理解的，根據此處描述的不同實施方式的裝置和形成裝置的方法可以被包含在諸如集成電路的微電子裝置中，其中根據此處描述的不同實施方式的多個裝置被集成在同一微電子裝置中。因此，此處示出的截面圖可以在微電子裝置中的兩個不同方向(其不需要垂直)上重復。因而，包含根據此處描述的不同實施方式的裝置的微電子裝置的平面圖可以包括基于微電子裝置的功能而成陣列和/或二維圖案的多個所述裝置。

根據此處描述的不同實施方式的裝置可以根據微電子裝置的功能性而配置于其它裝置之間。此外，根據此處描述的不同實施方式的微電子裝置可以在可垂直于所述兩個不同方向的第三方向上重復，以提供三維集成電路。

因此，此處示出的截面圖對于根據此處描述的不同實施方式的沿著平面圖中的兩個不同方向和/或透視圖中的三個不同方向延伸的多個裝置提供支持。例如，當在裝置/結構的截面圖中示出單一有源區時，該裝置/結構可以包括多個有源區以及在其上的晶體管結構(或根據情況而定的存儲單元結構、柵極結構等等)，如將通過裝置/結構的平面圖示出的。

圖1為示出根據本發明構思的實施方式的半導體器件的平面圖。

圖2a是示出根據本發明構思的實施方式的半導體器件的一示例的截面圖，圖2b是圖2a的部分a的局部放大圖。

圖3a是示出根據本發明構思的實施方式的半導體器件的一示例的截面圖，圖3b是圖3a的部分a的局部放大圖。圖4a是示出根據本發明構思的實施方式的半導體器件的一示例的截面圖，圖4b是圖4a的部分a的局部放大圖。圖5a是示出根據本發明構思的實施方式的半導體器件的一示例的截面圖，圖5b是圖5a的部分a的局部放大圖。圖6a是示出根據本發明構思的實施方式的半導體器件的一示例的截面圖，圖6b是圖6a的部分a的局部放大圖。圖7a是示出根據本發明構思的實施方式的半導體器件的一示例的截面圖，圖7b是圖7a的部分a的局部放大圖。圖8a是示出根據本發明構思的實施方式的半導體器件的一示例的截面圖，圖8b是圖8a的部分a的局部放大圖。圖2a、3a、4a、5a、6a、7a和8a是示出沿圖1的線i-i'截取的區域的截面圖。

首先，將參考圖1、2a和2b描述根據本發明構思的實施方式的半導體器件的一示例。

參考圖1、2a和2b，可以提供半導體基板3。半導體基板3可以是含硅的半導體。例如，半導體基板3可以是單晶硅基板。

場區域6s可以設置在半導體基板3中以限定有源區6a。場區域6s可以是淺溝槽隔離(sti)。例如，場區域6s可以包括形成在半導體基板3中的場溝槽和填充該場溝槽的絕緣材料。有源區6a可以是第一導電類型。第一導電類型可以是p型導電類型或n型導電類型。

柵溝槽15可以形成在半導體基板3中。柵溝槽15可以橫過有源區6a并延伸到場區域6s中。在柵溝槽15中，位于有源區6a中的部分的底部可以位于比位于場區域6s中的部分的底部高的水平。

第一源/漏區9a和第二源/漏區9b可以設置在位于柵溝槽15兩側的有源區6a中。第一源/漏區9a和第二源/漏區9b可以彼此間隔開。

柵電極36和柵極蓋圖案39可以設置在柵溝槽15中以被順序地層疊。柵極蓋圖案39可以由硅氮化物形成。柵電極36可以部分地填充柵溝槽15。柵電極36的上表面可以形成在比有源區6a的上表面低的水平。

柵電極36可以包括摻雜材料層22和形成在摻雜材料層22上的導電材料層34。摻雜材料層22可以覆蓋導電材料層34的側表面和底表面。摻雜材料層22可以形成為具有大體均勻的厚度。

摻雜材料層22可以由用第一元素摻雜的金屬氮化物形成。金屬氮化物可以包括諸如tin、wn等的材料。第一元素可以是元素周期表上的可以被摻雜在金屬氮化物中以改變金屬氮化物的功函數的元素。例如，當有源區6a是p型導電類型且第一和第二源/漏區9a和9b每個都是n型導電類型時，在摻雜材料層22中包含的第一元素可以是“la”。然而，本發明構思不限于“la”，而是可以包括任意元素，只要它可以改變金屬氮化物的功函數。導電材料層34可以由具有比摻雜材料層22低的電阻率的金屬形成，例如鎢。導電材料層34可以不包含第一元素。

在根據本發明構思的實施方式的半導體器件的一示例中，柵電極36可以包括能夠提高晶體管的閾值電壓特性的摻雜材料層22以及能夠提高電阻特性的導電材料層34。

柵電介質18可以設置在柵溝槽15的內壁上。柵電介質18可以形成在有源區6a的被柵溝槽15暴露的表面上。柵電介質18可以由硅氧化物或含氮的硅氧化物形成。柵電介質18可以插置在柵電極36和有源區6a之間以及在柵極蓋圖案39和有源區6a之間。柵電介質18可以與摻雜材料層22接觸。摻雜材料層22可以包括第一元素并且柵電介質18可以不包含第一元素。

摻雜材料層22的形成可以包括在不包含第一元素的第一導電材料層上形成包含第一元素的源材料層、通過執行熱處理工藝使源材料層中包含的第一元素擴散到第一導電材料層中、改變第一導電材料層的有效功函數、以及去除源材料層。因此，摻雜材料層22可以是用第一元素摻雜的第一導電材料層。例如，在圖2b中，摻雜材料層22的第一部分中的第一元素的摻雜濃度高于摻雜材料層22的第二部分中的第一元素的摻雜濃度，其中第一部分比第二部分更遠離柵電介質18定位。

在一示例中，在nmos晶體管的情況下，第一元素可以是元素周期表上的可以擴散到第一導電材料層中以改變第一導電材料層的有效功函數的元素，諸如la等。因此，可以提供具有能夠提高晶體管的閾值電壓特性的柵電極36的半導體器件。

用于將第一元素供應到第一導電材料層中的源材料層可以被形成為不直接接觸柵電介質18。此外，在源材料層中包含的第一元素可以利用熱處理工藝擴散到第一導電材料層中。因此，第一元素可以不擴散到柵電介質18中。通過在其中第一元素擴散到第一導電材料層中以形成摻雜材料層22的工藝，柵電介質18的特性可以不改變和/或其可靠性可以不退化。

位線結構212和位線蓋圖案215可以設置在第一源/漏區9a上并且順序地層疊。位線結構212可以包括物理和/或電地連接到第一源/漏區9a的位線接觸部分203以及形成在位線接觸部分203上的互連部分209。位線結構212可以包括形成在位線接觸部分203和互連部分209之間的中間部分206。在位線結構212中，位線接觸部分203可以由多晶硅形成，互連部分209可以由金屬諸如鎢等形成，中間部分206可以由包括金屬硅化物和/或金屬氮化物的材料形成。位線蓋圖案215可以由絕緣材料諸如硅氮化物等形成。

層間絕緣層220可以設置在位線結構212和位線蓋圖案215的側表面上。接觸結構235可以設置為穿過層間絕緣層220并且物理和/或電地連接到第二源/漏區9b。

接觸結構235可以包括下接觸圖案223、形成在下接觸圖案223上的金屬硅化物層226、形成在金屬硅化物層226上的上接觸圖案232、以及覆蓋上接觸圖案232的側表面和底表面的導電阻擋層229。下接觸圖案223可以由多晶硅形成。上接觸圖案232可以由金屬材料形成。導電阻擋層229可以包括金屬氮化物。

導電墊238可以設置在接觸結構235上。能夠存儲數據的數據存儲元件250可以設置在導電墊238上。例如，在動態隨機存取存儲(dram)器件的情況下，數據存儲元件250可以是dram單元電容器。例如，數據存儲元件250可以包括形成在導電墊238上的第一電極241、形成在第一電極241上的電容器電介質244、和形成在電容器電介質244上的第二電極247。然而，本發明構思不限于dram器件，而是可以應用于另一存儲器件，例如，諸如磁阻ram(mram)器件等的存儲器件。

本發明構思不限于參考圖2a和2b描述的柵電極36，而是可以包括如在圖3a和3b中公開的柵電極36'。柵電極36'將參考圖3a和3b被描述。

參考圖3a和3b，柵電極36'可以包括摻雜材料層22'和導電材料層34，摻雜材料層22'和導電材料層34的上端部分具有不同的高度。摻雜材料層22'的上端部分可以形成在比導電材料層34的上端部分低的水平。因此，因柵電極36'的拐角邊緣所引起的電場集中導致的漏電流，例如，柵致漏極泄露(gidl)可以減少。

本發明構思不限于參考圖2a和2b描述的柵電介質18，而是可以包括如在圖4a和4b中公開的柵電介質18'。將參考圖4a和4b描述柵電介質18'。

參考圖4a和4b，柵電介質18'可以包括至少兩層。例如，柵電介質18'可以包括第一柵電介質17a和第二柵電介質17b。

第一柵電介質17a可以通過被柵溝槽15暴露的有源區6a的熱氧化形成。第二柵電介質17b可以沿著柵溝槽15的內壁共形地形成。第二柵電介質17b可以覆蓋第一柵電介質17a并可以共形地覆蓋位于場區域6s中的柵溝槽15的內壁。

第二柵電介質17b可以包括具有比硅氧化物高的介電常數的高k電介質。第二柵電介質17b可以是利用原子層沉積(ald)工藝沉積的膜。第二柵電介質17b可以是sion或包括金屬元素的氧化物。

本發明構思不限于參考圖2a和2b描述的柵電介質18和柵電極36，而是可以包括如在圖5a和5b中公開的柵電介質18'和柵電極36'。將參考圖5a和5b描述柵電介質18'和柵電極36'。

參考圖5a和5b，柵電介質18'可以包括如參考圖4a和4b描述的第一柵電介質17a和第二柵電介質17b。柵電極36'可以包括如參考圖3a和3b描述的摻雜材料層22'和導電材料層34。

然后，將參考圖6a和6b描述根據本發明構思的實施方式的半導體器件的一示例。

參考圖6a和6b，可以提供有源區6a、場區域6s、柵溝槽15、柵電介質18、第一和第二源/漏區9a和9b、位線結構212、接觸結構235、導電墊238和數據存儲元件250，其與參考圖2a和2b描述的那些基本相同。

柵電極136、柵極蓋圖案148、源材料層145和絕緣緩沖間隔物142可以設置在柵溝槽15中。

柵電極136可以部分地填充柵溝槽15。柵極蓋圖案148可以設置在柵電極136上。

源材料層145可以設置在柵電極136和柵極蓋圖案148之間，并可以覆蓋柵極蓋圖案148的側表面。絕緣緩沖間隔物142可以設置在柵極蓋圖案148和柵溝槽15的內壁之間。絕緣緩沖間隔物142可以插置在源材料層145和柵電介質18之間以使源材料層145與柵電介質18隔開。

柵電極136可以包括第一摻雜材料層122和形成在第一摻雜材料層122上的第二摻雜材料層134。

第一摻雜材料層122可以與柵電介質18接觸并共形地形成。第一摻雜材料層122可以覆蓋第二摻雜材料層134的側表面和底表面。第一摻雜材料層122可以由其中第一元素摻雜在金屬氮化物中的材料形成，第二摻雜材料層134可以由其中第一元素摻雜在金屬材料中的材料形成。

在nmos晶體管的情況下，第一摻雜材料層122可以由與參考圖2a和2b描述的摻雜材料層22相同的材料形成，例如，第一元素諸如“la”等摻雜在金屬氮化物諸如tin、wn等中并具有比金屬氮化物低的有效功函數的材料。第二摻雜材料層134可以由其中第一元素諸如“la”等摻雜在金屬材料諸如鎢等中的材料形成。源材料層145可以由包含第一元素的材料形成。例如，源材料層145可以由包含“la”的材料例如金屬氧化物，諸如lao等形成。

絕緣緩沖間隔物142可以插置在源材料層145和柵電介質18之間并可以防止源材料層145與柵電介質18直接接觸。絕緣緩沖間隔物142可以由高k電介質形成。例如，絕緣緩沖間隔物142可以由諸如hfsion等的材料形成。

本發明構思不限于參考圖6a和6b描述的柵電極136和源材料層145，而是可以包括如圖7a和7b中公開的柵電極136'和源材料層145'。將參考圖7a和7b描述柵電極136'和源材料層145'。

參考圖7a和7b，柵電極136'可以包括部分摻雜的第一導電材料層122'和部分摻雜的第二導電材料層134'。

第一導電材料層122'可以包括形成為金屬氮化物層且沒有被摻雜的第一部分122a以及其中第一元素被摻雜在該金屬氮化物層中的第二部分122b。在第一導電材料層122'中，第二部分122b可以設置在第一部分122a上。金屬氮化物層可以是諸如tin、wn等的材料。第一元素可以是可改變(例如，可降低)金屬氮化物層的功函數的元素。例如，第一元素可以是諸如“la”等的元素。

第二導電材料層134'可以包括形成為金屬層且沒有被摻雜的第一部分134a以及其中第一元素被摻雜在該金屬層中的第二部分134b。在第二導電材料層134'中，第二部分134b可以設置在第一部分134a上。金屬層可以是諸如鎢等的材料。因此，第一導電材料層122'的第二部分122b和第二導電材料層134'的第二部分134b可以通過被共同摻雜有第一元素而形成。

源材料層145'可以用作能夠供應第一元素到第一和第二導電材料層122'和134'的第二部分122b和134b的源。源材料層145'可以形成為具有比第一導電材料層122'小的厚度。

本發明構思不限于參考圖7a和7b描述的柵電極136'和絕緣緩沖間隔物142，而是可以包括如圖8a和8b中公開的柵電極136”和絕緣緩沖間隔物142'。將參考圖8a和8b描述柵電極136”和絕緣緩沖間隔物142'。

參考圖8a和8b，柵電極136”可以包括第一導電材料層123和第二導電材料層135，第一導電材料層123和第二導電材料層135的上端部分具有不同的高度。第一導電材料層123的上端部分可以形成在比第二導電材料層135的上端部分低的水平。

第一導電材料層123可以包括形成為金屬氮化物層且沒有被摻雜的第一部分123a以及在其中第一元素被摻雜在該金屬氮化物層中的第二部分123b。在第一導電材料層123中，第二部分123b可以設置在第一部分123a上。金屬氮化物層可以是諸如tin、wn等的材料。第一元素可以是可以改變(例如，可以降低)金屬氮化物層的功函數的元素。例如，第一元素可以是諸如“la”等的元素。

第二導電材料層135可以包括形成為金屬層且沒有被摻雜的第一部分135a以及其中第一元素被摻雜在該金屬層中的第二部分135b。在第二導電材料層135中，第二部分135b可以設置在第一部分135a上。金屬層可以是諸如鎢等的材料。因此，第一導電材料層123的第二部分123b和第二導電材料層135的第二部分135b可以通過被共同摻雜有第一元素而形成。

絕緣緩沖間隔物142'可以包括第一緩沖間隔物142a和第二緩沖間隔物142b。第一緩沖間隔物142a可以設置在柵電極136”的第一導電材料層123上，并且插置在柵電介質18和柵極蓋圖案148之間。第二緩沖間隔物142b可以設置在第一導電材料層123上并且在第二導電材料層135的從第一導電材料層123突出的部分的側表面上。

然后，將參考圖9和10描述根據本發明構思的實施方式的半導體器件的一示例。圖9是示出根據本發明構思的實施方式的半導體器件的一示例的平面圖。圖10是示出根據本發明構思的實施方式的半導體器件的一示例的截面圖。圖10是示出沿圖9的線ii-ii'、iii-iii'、iv-iv'和v-v'截取的區域的截面圖。

參考圖9和10，可以提供具有第一晶體管區域tr1和第二晶體管區域tr2的半導體基板303。第一晶體管區域tr1可以是nmos晶體管區域，第二晶體管區域tr2可以是pmos晶體管區域。

場區域306s可以設置為限定在半導體基板303的第一晶體管區域tr1中設置的第一有源區306a以及在半導體基板303的第二晶體管區域tr2中設置的第二有源區306b。場區域306s可以是sti。第一有源區306a和第二有源區306b可以是不同的導電類型。

在一示例中，第一有源區306a和第二有源區306b每個可以形成在具有從場區域306s突出的部分的鰭形有源結構中。

第一柵電極366a可以設置在半導體基板303的第一晶體管區域tr1上。第二柵電極366b可以設置在半導體基板303的第二晶體管區域tr2上。

第一柵電極366a可以橫過第一有源區306a并延伸到場區域306s上，第二柵電極366b可以橫過第二有源區306b并延伸到場區域306s上。

第一柵電極366a可以交疊或面對第一有源區306a的突出部分的上表面和側表面，第二柵電極366b可以交疊或面對第二有源區306b的突出部分的上表面和側表面。

第一柵電極366a可以包括第一摻雜材料層358和第一導電材料層364，第二柵電極366b可以包括第二摻雜材料層361和第二導電材料層365。

第一摻雜材料層358可以共形地覆蓋第一導電材料層364的底表面和側表面，第二摻雜材料層361可以共形地覆蓋第二導電材料層365的底表面和側表面。第一和第二導電材料層364和365可以由相同的金屬材料例如鎢形成。

第一和第二摻雜材料層358和361可以由具有不同功函數的導電材料形成。例如，第一摻雜材料層358可以由用第一元素諸如la等摻雜的金屬氮化物形成，第二摻雜材料層361可以由用第二元素諸如al、hf、zr等摻雜的金屬氮化物形成。因此，第一和第二柵電極366a和366b可具有不同的功函數。第一摻雜材料層358可以包含第一元素，第二摻雜材料層361可以包含第二元素，第一和第二導電材料層364和365可以不包含第一元素和第二元素。

第一柵電介質342a和第二柵電介質342b可以設置在第一和第二有源區306a和306b上。第一柵電介質342a可以包括第一下柵電介質336a和第一上柵電介質339a，該第一下柵電介質336a插置在第一柵電極366a與第一有源區306a之間，該第一上柵電介質339a設置在第一下柵電介質336a上并覆蓋第一柵電極366a的底表面和側表面。第一下柵電介質336a可以包括從第一有源區306a生長的熱氧化物。第一上柵電介質339a可以由利用沉積工藝諸如ald工藝形成的電介質形成，例如，具有比硅氧化物高的介電常數的高k電介質。

第二柵電介質342b可以包括第二下柵電介質336b和第二上柵電介質339b，該第二下柵電介質336b插置在第二柵電極366b與第二有源區306b之間，該第二上柵電介質339b設置在第二下柵電介質336b上并覆蓋第二柵電極366b的底表面和側表面。第二下柵電介質336b可以包括從第二有源區306b生長的熱氧化物。第二上柵電介質339b可以由利用沉積工藝諸如ald工藝形成的電介質形成，例如，具有比硅氧化物高的介電常數的高k電介質。

層間絕緣層330可以設置在半導體基板303上。第一和第二柵電極366a和366b可以穿過層間絕緣層330。

絕緣的第一柵間隔物321a可以設置在第一柵電極366a的側表面和層間絕緣層330之間，絕緣的第二柵間隔物321b可以設置在第二柵電極366b的側表面和層間絕緣層330之間。

第一源/漏區324可以設置在位于第一柵電極366a兩側的第一有源區306a中，第二源/漏區327可以設置在位于第二柵電極366b兩側的第二有源區306b中。

第一柵電極366a、第一柵電介質342a和第一源/漏區324可以構成第一晶體管，第二柵電極366b、第二柵電介質342b和第二源/漏區327可以構成第二晶體管。

然后，將參考圖11至17描述形成參考圖1、2a和2b描述的半導體器件的結構的方法的示例。圖11至17是示出沿圖1的線i-i'截取的區域的截面圖。

參考圖1和11，可以提供半導體基板3。半導體基板3可以是含硅的半導體。例如，半導體基板3可以是單晶硅基板。場區域6s可以形成在半導體基板3中以限定有源區6a。場區域6s可以是sti。例如，場區域6s的形成可以包括在半導體基板3中形成場溝槽和形成填充該場溝槽的絕緣材料。

通過執行源/漏極離子注入工藝，第一源/漏區9a和第二源/漏區9b可以形成在有源區6a中。第一和第二源/漏區9a和9b可以是與有源區6a相反的導電類型。例如，有源區6a可以是p型導電類型，第一和第二源/漏區9a和9b每個可以是n型導電類型。

柵掩模12可以形成在具有有源區6a和場區域6s的半導體基板3上。柵掩模12可以包括相對于構成有源區6a的材料和構成場區域6s的材料具有蝕刻選擇性的材料。

柵溝槽15可以通過利用柵掩模12作為蝕刻掩模蝕刻有源區6a和場區域6s而形成。柵溝槽15可以橫過有源區6a并延伸到場區域6s中。在柵溝槽15中，形成在場區域6s中的部分可以形成為具有比形成在有源區6a中的部分大的深度。例如，當有源區6a和場區域6s使用柵掩模12作為蝕刻掩模被蝕刻以形成柵溝槽15時，場區域6s可以被蝕刻為具有比有源區6a大的深度。因此，在柵溝槽15的底表面中，有源區6a的側表面可以被暴露。柵溝槽15可以穿過第一源/漏區9a和第二源/漏區9b之間并使第一源/漏區9a與第二源/漏區9b分開。

參考圖1和12，柵電介質18可以形成在具有柵溝槽15的半導體基板3上。柵電介質18可以形成在被柵溝槽15暴露的有源區6a上。柵電介質18可以形成在柵溝槽15的內壁上。柵電介質18可以形成在有源區6a的被柵溝槽15暴露的表面上。

在一示例中，柵電介質18的形成可以包括通過在具有柵溝槽15的半導體基板3上執行氧化工藝而在被柵溝槽15暴露的有源區6a上形成氧化物。氧化工藝可包括熱氧化工藝。

柵電介質18可以由硅氧化物或含氮的硅氧化物形成。

在一示例中，含氮的硅氧化物的柵電介質18的形成可以包括：通過執行熱氧化工藝在被柵溝槽15暴露的有源區6a上形成硅氧化物、以及通過在硅氧化物上執行氮化工藝而在硅氧化物中摻雜氮。

第一導電材料層21可以共形地形成在具有柵電介質18的半導體基板3上。第一導電材料層21可以形成為覆蓋柵電介質18從而具有大體均勻的厚度。第一導電材料層21可以由金屬氮化物例如tin或wn形成。

源材料層24可以形成在第一導電材料層21上。源材料層24可以由包含第一元素的材料形成。源材料層24可以是包含第一元素的金屬氧化物。在一示例中，第一元素可以是金屬元素。第一元素可以是元素周期表上的可以改變第一導電材料層21的功函數的元素。通過熱處理工藝27，在摻雜材料層21a的第一部分中的第一元素的摻雜濃度高于在摻雜材料層21a的第二部分中的第一元素的摻雜濃度，其中第一部分比第二部分更遠離柵電介質18。

在nmos晶體管的情況下，源材料層24可以由包括lao的材料形成。第一元素可以是“la”，其可以降低第一導電材料層21的功函數。然而，本發明構思不限于此。例如，根據本發明構思的實施方式，包括可以降低第一導電材料層21的功函數的元素的材料可以用作源材料層24。

參考圖1和13，通過執行熱處理工藝27，在源材料層24中包含的第一元素可以擴散到第一導電材料層21中，因此第一導電材料層21可以形成為摻雜材料層21a。

在一示例中，在nmos晶體管的情況下，摻雜材料層21a可以包含所述第一元素并可具有比第一導電材料層21(圖12中示出)低的有效功函數。

參考圖1、14a和14b，形成在摻雜材料層21a(圖13中示出)上的源材料層24(圖13中示出)可以通過執行蝕刻工藝被去除。

在去除源材料層24(圖13中示出)之后，可以形成其厚度減小的摻雜材料層21b。其厚度減小的摻雜材料層21b的形成可以包括在去除源材料層24之后部分地蝕刻摻雜材料層21a(圖13中示出)以及減小摻雜材料層21a(圖13中示出)的厚度。例如，在去除源材料層24(圖13中示出)之后，具有第一厚度t0的摻雜材料層21a(圖13中示出)可以被部分地蝕刻以形成具有比第一厚度t0小的第二厚度t1的摻雜材料層21b。

在圖14b中，由“e”表示的區域可以指的是在其中摻雜材料層21a(圖13中示出)的厚度減小的區域。

參考圖1和15，第二導電材料層33可以形成在其厚度減小的摻雜材料層21b上。第二導電材料層33可以填充柵溝槽15。第二導電材料層33可以由具有比摻雜材料層21b低的電阻率的金屬形成。例如，第二導電材料層33可以包括鎢。

參考圖1和16，第二導電材料層33(圖15中示出)和摻雜材料層21b(圖15中示出)可以被部分地蝕刻，然后可以形成具有部分蝕刻的導電材料層34和部分蝕刻的摻雜材料層22的柵電極36。柵電極36可以部分地填充柵溝槽15。柵電極36的上表面可以形成在比有源區6a的上表面低的水平。

參考圖1和17，絕緣的柵極蓋圖案39可以形成在柵電極36上以填充柵溝槽15的剩余部分。柵極蓋圖案39可以由硅氮化物形成。

在一示例中，柵極蓋圖案39的形成可以包括在具有柵電極36的半導體基板3上沉積絕緣材料層、平坦化該絕緣材料層直到暴露柵掩模12(圖16中示出)、和去除柵掩模12(圖16中示出)。

參考圖1、2a和2b，位線結構212和形成在位線結構212上的位線蓋圖案215可以形成在第一源/漏區9a上。

位線結構212可以包括物理和/或電地連接到第一源/漏區9a的接觸部分203和形成在接觸部分203上的互連部分209。位線結構212可以包括接觸部分203和形成在互連部分209上的中間部分206。在位線結構212中，接觸部分203可以由多晶硅形成，互連部分209可以由金屬諸如鎢等形成，中間部分206可以由包括金屬硅化物和/或金屬氮化物的材料形成。位線蓋圖案215可以由絕緣材料諸如硅氮化物等形成。

層間絕緣層220可以形成在位線結構212和位線蓋圖案215的側表面上。

接觸結構235可以形成為穿過層間絕緣層220并且物理和/或電地連接到第二源/漏區9b。接觸結構235可以包括下接觸圖案223、形成在下接觸圖案223上的金屬硅化物層226、形成在金屬硅化物層226上的上接觸圖案232、以及覆蓋上接觸圖案232的側表面和底表面的導電阻擋層229。下接觸圖案223可以由多晶硅形成。上接觸圖案232可以由金屬材料形成。導電阻擋層229可以包括金屬氮化物。

導電墊238可以形成在接觸結構235上。能夠存儲數據的數據存儲元件250可以形成在導電墊238上。例如，在dram器件的情況中，數據存儲元件250可以是dram單元電容器。例如，數據存儲元件250可以包括形成在導電墊238上的第一電極241、形成在第一電極241上的電容器電介質244、和形成在電容器電介質244上的第二電極247。然而，本發明構思不限于dram器件，而是可以應用于其它類型的存儲器件，例如，諸如mram器件等的存儲器件。

根據本發明構思的實施方式，可以提供一種形成具有柵極的半導體器件的方法以及通過該方法制造的半導體器件。該柵極可以包括不包含第一元素的柵電介質18以及包含第一元素的柵電極36。柵電極36可以包括包含第一元素的摻雜材料層22。摻雜材料層22的形成可以包括在不包含第一元素的第一導電材料層21(圖12中示出)上形成包含第一元素的源材料層24(圖12中示出)，和通過執行熱處理工藝27(圖13中示出)將源材料層24(圖12中示出)中包含的第一元素擴散到第一導電材料層21(圖12中示出)中。

源材料層24(圖12中示出)中包含的第一元素可以通過熱處理工藝27(圖13中示出)擴散到第一導電材料層21(圖12中示出)中以改變第一導電材料層21(圖12中示出)的有效功函數。例如，在nmos晶體管的情況中，第一元素可以是元素周期表上的擴散到第一導電材料層21(圖12中示出)中以降低第一導電材料層21(圖12中示出)的有效功函數的元素，例如la。因此，可以提供具有能夠提高晶體管的閾值電壓特性的柵極的半導體器件。

第一導電材料層21(圖12中示出)可以形成為具有大體均勻的厚度。此外，源材料層24(圖12中示出)可以形成為具有大體均勻的厚度。因此，源材料層24(圖13中示出)中包含的第一元素可以通過熱處理工藝27(圖13中示出)從第一導電材料層21(圖12中示出)的表面大體均勻地擴散到第一導電材料層21(圖12中示出)中以形成包含第一元素的摻雜材料層21a(圖13中示出)。因此，由于摻雜材料層21a和22(圖13和2a中示出)每個形成為具有大體均勻的性能，所以可以提高半導體器件的分布特性。

根據本發明的實施方式的柵極可以包括柵電極36，該柵電極36包括通過包含第一元素能夠提高晶體管的閾值電壓特性的摻雜材料層22以及具有提高的電阻特性的導電材料層34。導電材料層34可以不包含第一元素并且可以由具有比摻雜材料層22低的電阻率的金屬材料例如w形成。

用于將第一元素供應到第一導電材料層21(圖12中示出)中的源材料層24(圖12中示出)可以被形成為不與柵電介質18(圖12中示出)直接接觸。此外，源材料層24(圖12中示出)中包含的第一元素利用熱處理工藝27(圖13中示出)擴散到第一導電材料層21(圖12中示出)中，第一導電材料層21(圖12中示出)可以形成為包含第一元素的摻雜材料層24(圖13中示出)，并且第一元素可以不擴散到柵電介質18(圖13中示出)中。因此，通過在其中第一元素擴散到第一導電材料層21(圖12中示出)中的熱處理工藝27(圖13中示出)，柵電介質18(圖13中示出)的電特性可以沒有改變或其可靠性可以沒有退化。即，在柵電介質18(圖13中示出)的電特性和可靠性沒有退化的同時，第一元素可以選擇性地擴散到第一導電材料層21(圖12中示出)中以形成摻雜材料層24(圖13中示出)。因此，在柵電介質18的電特性和可靠性沒有降低的同時，可以提供一種改變與柵電介質18接觸的柵電極36的材料的有效功函數的方法。

在根據本發明構思的實施方式的形成半導體器件的方法的一示例中，形成柵電極的方法不限于參考圖12至16描述的方法。將參考圖18描述根據本發明構思的一些實施方式的形成柵電極的方法的一示例。圖18為示出沿圖1的線i-i'截取的區域的截面圖。

參考圖18，具有第二導電材料層33(圖15中示出)的半導體基板3可以利用與參考圖11至15描述的相同方法提供。然后，第二導電材料層33(圖15中示出)和摻雜材料層21b(圖15中示出)可以被部分地蝕刻以形成柵電極36'，該柵電極36'包括通過部分地蝕刻形成的導電材料層34和通過部分地蝕刻形成的摻雜材料層22'。摻雜材料層22'的上端部分可以形成在比導電材料層34的上端部分低的水平。然后，如參考圖17描述的，可以執行形成絕緣的柵極蓋圖案39的工藝。因此，如參考圖3a和3b描述的，可以形成柵電極36'。

在根據本發明構思的實施方式的形成半導體器件的方法的一示例中，形成柵電介質的方法不限于參考圖12描述的方法。將參考圖4a和4b描述形成柵電介質的方法的一示例。

參考圖4a和4b，可以提供如參考圖11所描述的具有柵溝槽15(圖11中示出)的半導體基板3。然后，通過執行熱氧化工藝，被柵溝槽15暴露的有源區6a可以被氧化以形成第一柵電介質17a。

在一示例中，還可以執行在其中氮被包括在第一柵電介質17a中的工藝，例如，等離子體氮化工藝。

通過執行沉積工藝，第二柵電介質17b可以共形地形成在具有第一柵電介質17a的半導體基板3上。第二柵電介質17b可以包括具有比硅氧化物高的介電常數的高k電介質。第二柵電介質17b可以是利用ald工藝沉積的膜。第二柵電介質17b可以是sion或包含金屬元素的氧化物。

然后，可以執行圖12中描述的形成第一導電材料層21和源材料層24的工藝，然后半導體工藝可以利用圖13至17中描述的方法執行。

在根據本發明構思的實施方式的形成半導體器件的方法的一示例中，形成柵電介質18和柵電極36的方法不限于參考圖12至16描述的方法。將參考圖5a和5b描述形成柵電介質和柵電極的方法的一示例。

參考圖5a和5b，可以提供如圖11描述的具有柵溝槽15(圖11中示出)的半導體基板3。然后，被柵溝槽15暴露的有源區6a可以通過執行熱氧化工藝被氧化從而形成第一柵電介質17a，第二柵電介質17b可以通過執行沉積工藝共形地形成在具有第一柵電介質17a的半導體基板3上。因此，可以形成包括第一和第二柵電介質17a和17b的柵電介質18'。

接著，可以執行參考圖12描述的形成第一導電材料層21(圖12中示出)和源材料層24(圖12中示出)的工藝，然后摻雜材料層21b(圖15中示出)和第二導電材料層33可以利用參考圖13至15描述的方法形成。

接著，第二導電材料層33(圖15中示出)和摻雜材料層21b(圖15中示出)可以被部分地蝕刻以形成柵電極36'，該柵電極36'包括通過部分地蝕刻形成的導電材料層34和通過部分地蝕刻形成的摻雜材料層22'。摻雜材料層22'的上端部分可以形成在比導電材料層34的上端部分低的水平。然后，可以執行如圖17描述的形成絕緣柵極蓋圖案39的工藝。因此，如參考圖5a和5b描述的，可以形成柵電介質18'和柵電極36'。

然后，將參考圖19至24描述根據本發明構思的實施方式的參考圖6a和6b描述的半導體器件的形成方法的一示例。圖19至24是示出沿圖1的線i-i'截取的區域的截面圖。

參考圖1和19，如圖11所描述，場區域6s可以形成在半導體基板3中以限定有源區6a，第一源/漏區9a和第二源/漏區9b可以形成在有源區6a中，柵掩模12可以形成在具有有源區6a和場區域6s的半導體基板3上，柵溝槽15可以通過利用柵掩模12作為蝕刻掩模來蝕刻有源區6a和場區域6s而形成。

如參考圖12所描述的，柵電介質18可以形成在具有柵溝槽15的半導體基板3上，第一導電材料層121可以共形地形成在具有柵電介質18的半導體基板3上。柵電介質18可以形成在被柵溝槽15暴露的有源區6a上。第二導電材料層133可以形成在第一導電材料層121上以填充柵溝槽15。第一導電材料層121可以由金屬氮化物例如tin或wn形成，第二導電材料層133可以由金屬材料例如鎢形成。

參考圖1和20，第二導電材料層133(圖19中示出)和第一導電材料層121(圖19中示出)可以被部分地蝕刻以形成部分蝕刻的第二導電材料層133a和部分蝕刻的第一導電材料層121a。第二導電材料層133a和第一導電材料層121a可以部分地填充柵溝槽15。

參考圖21，絕緣緩沖間隔物142可以形成在柵溝槽15的位于第一和第二導電材料層121a和133a上方的側壁上。絕緣緩沖間隔物142可以由高k電介質形成。例如，絕緣緩沖間隔物142可以由諸如hfsion等的材料形成。

參考圖22，源材料層145可以形成在具有絕緣緩沖間隔物142的半導體基板3上。源材料層145可以由包含第一元素的材料，例如包含諸如la等的元素的金屬氧化物形成。

參考圖23，通過執行熱處理工藝146，在源材料層145中包含的第一元素，例如，諸如la等的元素，可以擴散到第一和第二導電材料層121a和133a(圖22中示出)中以形成第一和第二摻雜材料層122和134。當包含第一元素時，第一導電材料層121a(圖22中示出)可以形成為其功函數改變的第一摻雜材料層122。當包含第一元素時，第二導電材料層133a(圖22中示出)可以形成為第二摻雜材料層134。第一和第二摻雜材料層122和134可以構成柵電極136。

然后，絕緣的柵極蓋圖案148可以形成在源材料層145上以填充柵溝槽15的剩余部分。柵極蓋圖案148可以由硅氮化物形成。

在一示例中，柵極蓋圖案148的形成可以包括在具有柵電極136的半導體基板3上沉積絕緣材料層、平坦化該絕緣材料層直到暴露柵掩模12(圖23中示出)、和去除柵掩模12(圖23中示出)。

在一示例中，形成柵電極136，去除源材料層145，然后可以還執行形成柵極蓋圖案148的工藝。

參考圖1、6a和6b，形成柵電極136和柵極蓋圖案148，然后可以順序地執行形成位線結構212、接觸結構235和數據存儲元件250的工藝，如圖2a和2b所描述。

本發明構思不限于參考圖22和23描述的形成源材料層145和柵電極136的方法。將參考圖7a和7b描述形成源材料層和柵電極的方法的一示例。

參考圖1、7a和7b，使用與參考圖19至21所描述的相同方法，可以提供具有第一和第二導電材料層121a和133a以及絕緣緩沖間隔物142的半導體基板3。在源材料層形成在具有絕緣緩沖間隔物142的半導體基板3上之后，包含在源材料層中的第一元素可以通過執行熱處理工藝擴散到第一和第二導電材料層121a和133a的上部區域中，從而形成包括部分摻雜的第一和第二導電材料層122'和134'的柵電極136'。第一導電材料層122'可以包括在其中沒有摻雜第一元素的第一部分122a和摻雜有第一元素的第二部分122b。第二導電材料層134'可以包括在其中沒有摻雜第一元素的第一部分134a和摻雜有第一元素的第二部分134b。

本發明構思不限于參考圖20至23描述的形成源材料層145和柵電極136的方法。將參考圖8a和8b描述形成源材料層和柵電極的方法的一示例。

參考圖1、8a和8b，可以提供具有第一和第二導電材料層121和133的半導體基板3，如參考圖19所描述的。

第一和第二導電材料層121和133可以被部分地蝕刻以形成部分蝕刻的第一導電材料層和部分蝕刻的第二導電材料層。部分蝕刻的第一導電材料層的上端部分可以形成在比部分蝕刻的第二導電材料層的上端部分低的水平。

絕緣間隔物材料層可以共形地形成在具有部分蝕刻的第一和第二導電材料層的半導體基板3上，間隔物材料層可以被各向異性地蝕刻以形成絕緣緩沖間隔物142'。

然后，源材料層145'可以共形地形成在具有絕緣緩沖間隔物142'的半導體基板3上，在源材料層145'中包含的第一元素可以通過執行熱處理工藝被擴散到第一和第二導電材料層123和135的上部區域中以形成摻雜部分123b和135b。因此，可以形成包括第一和第二摻雜材料層123和135的柵電極136”，如參考圖8a和8b所描述的。

然后，將參考圖25至32描述形成參考圖9和10描述的半導體器件的結構的方法的一示例。圖25至32是示出沿圖9的線ii-ii'、iii-iii'、iv-iv'和v-v'截取的區域的截面圖。

參考圖9和25，可以提供具有第一晶體管區域tr1和第二晶體管區域tr2的半導體基板303。第一晶體管區域tr1可以是nmos晶體管區域，第二晶體管區域tr2可以是pmos晶體管區域。

場區域306s可以形成為限定在半導體基板303的第一晶體管區域tr1中的第一有源區306a和在半導體基板303的第二晶體管區域tr2中的第二有源區306b。場區域306s可以是sti。

在一示例中，第一有源區306a和第二有源區306b每個可以形成在具有從場區域306s突出的部分的鰭形有源結構中。

可以形成第一犧牲柵結構318a和第二犧牲柵結構318b，第一犧牲柵結構318a橫過第一有源區306a并延伸到場區域306s上，第二犧牲柵結構318b橫過第二有源區306b并延伸到場區域306s上。

第一犧牲柵結構318a可以包括順序地層疊的基底絕緣圖案312a、下犧牲圖案314a和上犧牲圖案316a。第二犧牲柵結構318b可以包括順序地層疊的基底絕緣圖案312b、下犧牲圖案314b和上犧牲圖案316b。基底絕緣圖案312a和312b可以由硅氧化物形成，下犧牲圖案314a和314b可以由多晶硅形成，上犧牲圖案316a和316b可以由硅氮化物形成。

第一柵間隔物321a可以形成在第一犧牲柵結構318a的側表面上，第二柵間隔物321b可以形成在第二犧牲柵結構318b的側表面上。第一柵間隔物321a和第二柵間隔物321b每個可以由絕緣材料形成。

第一源/漏區324可以形成在位于第一犧牲柵結構318a兩側的第一有源區306a中。第二源/漏區327可以形成在位于第二犧牲柵結構318b兩側的第二有源區306b中。

參考圖9和26，絕緣層可以形成在具有第一柵間隔物321a和第二柵間隔物321b的半導體基板303上，絕緣層可以被平坦化直到暴露第一和第二犧牲柵結構318a和318b的上表面，從而形成層間絕緣層330。

參考圖9和27，第一犧牲柵結構318a可以被去除以形成第一柵溝槽333a，另外，第二犧牲柵結構318b可以被去除以形成第二柵溝槽333b。

第一柵電介質342a可以形成在第一柵溝槽333a的內壁上，第二柵電介質342b可以形成在第二柵溝槽333b的內壁上。

第一柵電介質342a可以包括第一下柵電介質336a和第一上柵電介質339a，該第一下柵電介質336a插置在第一柵電極366a與第一有源區306a之間，該第一上柵電介質339a設置在第一下柵電介質336a上并覆蓋第一柵電極366a的底表面和側表面。第一下柵電介質336a可以包括通過執行熱氧化工藝從第一有源區306a生長的熱氧化物。第一下柵電介質336a可以由利用沉積工藝諸如ald工藝形成的電介質形成，例如，具有比硅氧化物高的介電常數的高k電介質。

第二柵電介質342b可以包括第二下柵電介質336b和第二上柵電介質339b，該第二下柵電介質336b插置在第二柵電極366b與第二有源區306b之間，該第二上柵電介質339b設置在第二下柵電介質336b上并覆蓋第二柵電極366b的底表面和側表面。第二下柵電介質336b可以包括通過執行熱氧化工藝從第二有源區306b生長的熱氧化物。第二下柵電介質336b可以由利用沉積工藝諸如ald工藝形成的電介質形成，例如，具有比硅氧化物高的介電常數的高k電介質。

下導電材料層345可以形成在具有第一和第二柵電介質342a和342b的半導體基板303上。下導電材料層345可以包括含氮的導電材料，例如tin。

參考圖9和28，包含第一元素的第一源材料層348可以形成在下導電材料層345上。第一源材料層348可以由包含第一元素諸如la等的金屬氧化物諸如lao等形成。

參考圖9和29，位于第二晶體管區域tr2上的第一源材料層348可以被選擇性地去除。因此，剩余的第一源材料層348a可以形成在第一晶體管區域tr1上。

參考圖9和30，第二源材料層351b可以選擇性地形成在位于第二晶體管區域tr2上的下導電材料層345上。例如，包含第二元素的第二源材料層可以形成在具有剩余的第一源材料層348a的半導體基板303上，然后位于第一晶體管區域tr1上的第二源材料層可以被選擇性地去除以在第二晶體管區域tr2上形成剩余的第二源材料層351b。

第二源材料層351b可以是與第一源材料層348a不同的材料。例如，第一源材料層348a可以是包含第一元素例如la的金屬氧化物，第二源材料層351b可以是包含不同于第一元素的第二元素例如al、hf或zr的金屬氧化物。

參考圖9和31，通過執行熱處理工藝354，包含在第一源材料層348a中的第一元素可以擴散到下導電材料層345(圖30中示出)中以形成第一摻雜材料層357，包含在第二源材料層351b中的第二元素可以擴散到下導電材料層345(圖30中示出)中以形成第二摻雜材料層360。因此，第一和第二摻雜材料層357和360可以由包含彼此不同的元素的材料形成。例如，第一摻雜材料層357可以由包含la的金屬氮化物形成，第二摻雜材料層360可以由包含al、hf或zr的金屬氮化物形成。

參考圖9和32，第一源材料層348a和第二源材料層351b可以被去除，然后上導電材料層363可以形成在具有第一和第二摻雜材料層357和360的半導體基板303上以填充第一和第二柵溝槽333a和333b。上導電材料層363可以由金屬材料諸如鎢等形成。

再次參考圖10，上導電材料層363以及第一和第二摻雜材料層357和360可以被平坦化直到暴露層間絕緣層330以形成限定在第一柵溝槽333a中的第一柵電極366a和限定在第二柵溝槽333b中的第二柵電極366b。

利用根據本發明構思的實施方式的形成半導體器件的方法形成的半導體器件可以作為一部件被用于制造半導體封裝，該部件可以用于各種電子系統中并被商品化。例如，利用根據本發明構思的實施方式的形成半導體器件的方法形成的半導體器件可以用于便攜式通訊裝置、智能電話、平板pc、在其中因特網沖浪是可行的便攜式電子系統、用于存儲并播放音樂或視頻文件的電子系統、導航裝置、固態盤(ssd)、臺式計算機、汽車和家用電器。

根據本發明構思的實施方式，可以提供一種形成具有柵極的半導體器件的方法以及通過該方法制造的半導體器件。

根據本發明構思的實施方式的柵極可以包括不包含第一元素的柵電介質和包含第一元素的柵電極。柵電極可以包括包含第一元素的摻雜材料層。摻雜材料層的形成可以包括在不包含第一元素的第一導電材料層上形成包含第一元素的源材料層、和通過執行熱處理工藝將源材料層中包含的第一元素擴散到第一導電材料層中。

第一元素可以擴散到第一導電材料層中以改變第一導電材料層的功函數。例如，在n溝道mosfet(nmos)晶體管的情況中，第一元素可以是通過擴散到第一導電材料層中可以降低第一導電材料層的有效功函數的元素周期表上的元素，例如la。因此，可以提供具有能夠提高晶體管的閾值電壓特性的柵極的半導體器件。

第一導電材料層可以形成為具有大體均勻的厚度。此外，源材料層可以形成為具有大體均勻的厚度。因此，第一元素可以從第一導電材料層的表面大體均勻地擴散到第一導電材料層中。因此，由于摻雜材料層形成為具有大體均勻的性能，所以可以提高半導體器件的分布特性。

根據本發明構思的實施方式的柵極可以包括柵電極，該柵電極包括能夠提高晶體管的閾值電壓特性的摻雜材料層和能夠提高柵極的電阻特性的導電材料層。導電材料層可以由具有比摻雜材料層低的電阻率的導電材料形成。

用于將第一元素供應到第一導電材料層中的源材料層可以被形成為不直接接觸柵電介質。此外，在源材料層中包含的第一元素可以利用熱處理工藝擴散到第一導電材料層中。因此，第一元素可以不擴散到柵電介質中。因此，通過將第一元素擴散到第一導電材料層中的工藝，柵電介質的電特性可以沒有改變或者其可靠性可以沒有退化。即，在柵電介質的電特性和可靠性沒有退化的同時，第一元素可以選擇性地擴散到第一導電材料層中以形成摻雜材料層。因此，在柵電介質的電特性和可靠性沒有退化的同時，可以提供改變與柵電介質接觸的柵電極的材料層的有效功函數的方法。

雖然已經參考附圖描述了一些實施方式，但是本領域技術人員將容易理解，在實施方式中許多變形是可能的，而沒有脫離本發明構思的范圍且沒有改變必要特征。因此，上述實施方式應當僅以描述的意思理解，而不用于限制的目的。

本申請要求于2015年9月18日提交的第10-2015-0132502號韓國專利申請的優先權，其公開通過引用整體合并于此。