溝槽引出集成型低壓雙向瞬時電壓抑制器及其制造方法與流程

本發明涉及溝槽引出的集成型低壓雙向瞬時電壓抑制器及其制造方法，為低壓雙向瞬時電壓抑制器的改良結構，屬半導體制造技術領域。

背景技術：

瞬時電壓抑制器（TVS）被廣泛的應用在集成電路上，以保護集成電路內部不受突發的過電壓帶來的損害。目前應用于手機、汽車電子和安防各行業的TVS器件不僅要求具有小的結電容，而且數據端口間或者數據端口和地間還要能承受差分的大電壓信號，解決這兩個問題傳統的做法是在瞬時電壓抑制器上串接一個低電容的正向二極管，并用多顆芯片合封，其結果造成封裝成本高，產品面積大。

隨著集成電路工藝尺寸的縮小和工作電壓的降低，瞬時電壓抑制器的工作電壓也隨之降低。目前很多瞬時電壓抑制器的典型關斷電壓已經達到3.3V甚至更低，與此同時要求有小的漏電電流。

如公告號CN 103840013A公開了一設有勢壘齊納二極管的低壓瞬時電壓抑制器。該低壓瞬時電壓抑制器(TVS)是基于一位于N+襯底上的N型外延層內的橫向JFET,其由一埋入式P型本體區域與一表面P型區域所形成。該兩個P型本體區域間的摻雜級與距離是可選擇的,因此該JFET溝道被內建結勢壘完全耗盡,由此增加一勢壘。該器件在陽極電壓低于勢壘電壓時呈現出低漏電流,并且當陽極電壓超過勢壘電壓時進行電流傳導。該器件的結構中還具有一固有的開放式基極垂直NPN結構。在高電流時,電流從該JFET溝道轉換流至垂直NPN晶體管,因此提供好的鉗制性能。TVS的觸發電壓與JFET的勢壘電壓相同,可以通過調整溝道與P型本體區域的寬度、長度、摻雜值來調整。

上述發明專利所涉及的結構為一種雙向的NPN式的瞬時電壓抑制器，這種結構不能兼顧低工作電壓和低漏電。

又如公告號CN 101826716A公開了一設有勢壘齊納二極管的低壓瞬時電壓抑制器。該低壓瞬時電壓抑制器(TVS)是基于一位于N+襯底上的N型外延層內的橫向JFET,其由一埋入式P型本體區域與一表面P型區域所形成。該兩個P型本體區域間的摻雜級與距離是可選擇的,因此該JFET溝道被內建結勢壘完全耗盡,由此增加一勢壘。此器件在陽極電壓低于勢壘電壓時呈現出低漏電流,并且當陽極電壓超過勢壘電壓時進行電流傳導。該器件的結構中還具有一固有的開放式基極垂直NPN結構。在高電流時,電流從該JFET溝道轉換流至垂直NPN晶體管,因此提供好的鉗制性能。TVS的觸發電壓與JFET的勢壘電壓相同,可以通過調整溝道與P型本體區域的寬度、長度、摻雜值來調整。

這種改良的低壓瞬時電壓抑制器結構，在低壓下有良好的性能，其工藝過程簡單，受工藝技術的限制，但這種結構很難做成雙向完全對稱的瞬時電壓抑制器。

另外，現有技術中還存在低壓雙向TVS器件由兩組單向TVS并聯而成，其封裝成本高、面積大，及中低壓TVS漏電大的問題。

技術實現要素：

本發明所要解決的技術問題是：提供一種溝槽引出的集成型低壓雙向瞬時電壓抑制器。不但成本降低且克服中低壓TVS漏電大的難題。

本發明的再一目的在于：提供上述溝槽引出的集成型低壓雙向瞬時電壓抑制器的制造方法。

本發明上述問題通過下述方案解決：一種溝槽引出的集成型低壓雙向瞬時電壓抑制器，第一導電類型襯底、該導電類襯底的外延層、其特征在于，包括：

一個第一導電類型襯底；

一個形成在襯底上的第二導電類型的外延層；

一個形成在第二導電類型外延層上的第一導電類型外延層；

第一隔離溝槽，該溝槽自第一導電類型外延層進入所述第一導電類型襯底，并形成第一區域和第二區域；

所述第一區域中形成第一導電類型注入區131、第二導電類型擴散區141以及第一類型的外延121形成二極管Z1，第一區域中第一導電類型外延121和第二導電類型外延111形成二極管D1；

所述第二區域中形成第一導電類型注入區、第二導電類型擴散區以及第一類型的外延形成二極管Z2，第二區域中第一導電類型外延和第二導電類型外延形成二極管D2；

第二引出溝槽，溝槽內填充高濃度第二導電類型多晶硅，并進入第二導電類型外延層，但不進入第一導電類型襯底；

形成第一金屬線IO1和第二金屬線IO2，所述第一金屬線IO1連接所述二極管Z1和D2，所述第二金屬線IO2連接所述二極管Z2和D1。

本發明所提供的瞬時電壓抑制器具有雙向完全對稱的工藝結構，可應用于1.8V-3.3V的工作電壓，且具有較小的芯片面積和很低的漏電電流；采用深槽結構實現PN結的隔離，并在溝槽中填入絕緣材料二氧化硅，減小了PN結側邊的漏電，同時有利于減小芯片的面積；采用深槽將第二導電類型的外延引出形成表面電極，并填充高濃度自摻雜的多晶硅，相比傳統的用雜質注入的引出方式，這種結構不需要長時間高溫退火，占據較小的芯片面積，具有較小的接觸電阻，工藝穩定、重復性好。

本發明中的二極管Z1和二極管Z2具有相同的工藝結構，是由第二導電類型的注入區、第一導電類型的注入區和第一導電類型的外延形成的PN結構成，所形成的濃度梯度使結穿通后有負阻特性，穿通電壓大小由濃度調節，并且具有相對低的漏電流。

本發明中的二極管D1和二極管D2具有相同的工藝結構，由第一導電類型的外延和第二導電類型的外延組成，其中第一導電類型的外延濃度低，擊穿電壓大，因此結電容小。

本發明中，Z1與D1串聯，Z2與D2串聯，由于D1與D2是由低濃度的PN結形成，其擊穿電壓較大，結電容小，串聯后降低了支路電容，因此該結構比一般的雙向電壓抑制器的電容小。

在上述方案基上，所述第一導電類型為P型，所述第二導電類型為N型，所述的第一導電類型襯底為P型襯底，在P型襯底上有N型外延層，在N型外延層上有P型外延層，由第一溝槽隔離結構，自P型外延層進入P型襯底，并形成第一區域和第二區域；

所述第一區域中形成P型注入區、第二導電類N型擴散區作為N型發射區，與P型外延層形成二極管Z1，第一區域中P型外延層和第二導電類N型外延形成二極管D1；

所述第二區域中形成P型注入區、第二導電類N型擴散區作為N型發射區，與P型外延層形成二極管，第一區域中P型外延層和第二導電類N型外延形成二極管D2；

第二溝槽引出結構，溝槽內填充高濃度第二導電類N型多晶硅，并進入第二導電類N型外延層，但不進入第一導電類P型襯底；

第一區域的N型發射區上部的金屬連接第二區域的引出溝槽上部的金屬，形成第一電極IO1，第一區域的引出溝槽上部的金屬連接第二區域的N型發射區上部的金屬，形成第二電極IO2。

優選的，所述第一導電類型的襯底電阻率為0.01Ω.cm-0.1Ω.cm。

優選的，所述第二導電類型的外延層電阻率為0.01Ω.cm-0.04Ω.cm，厚度為3μm-10μm，并形成第一區域和第二區域。

在上述方案基礎上，優選的，所述第一導電類型外延層電阻率為50Ω.cm-150Ω.cm，厚度為4μm-8μm。

所述第一隔離溝槽穿過第一導電類型外延層和第二導電類型外延層進入所述第一導電類型襯底，并在襯底中形成第一區域和第二區域，所述隔離溝槽寬度為0.8μm-2μm，其深度為10μm-21μm，在所述的隔離溝槽中填充介質二氧化硅。

優選的，在所述的第一區域和第二區域采用離子注入方式進行摻雜，形成第一導電類型的P型基區，其注入劑量為1e14/cm²-1e15/cm²。

在所述的第一區域和第二區域采用擴散方式進行摻雜，形成高濃度的第二導電類型的N型發射區。

優選的，所述第二引出溝槽穿過第一導電類型外延層，進入所述第二導電類型外延層，但不穿透第二導電類型外延層，所述的溝槽寬度為0.8μm-2μm，其深度為5μm-15μm，并在所述的溝槽中填充高濃度自摻雜多晶硅。

本發明上述的一種溝槽引出的集成型低壓雙向的瞬時電壓抑制器的制造方法，按下述步驟：

1），在第一導電類型襯底上形成第二導電類型外延層，襯底摻雜雜質為硼離子，電阻率為0.01Ω.cm-0.1Ω.cm ，第二導電類型外延摻雜雜質為砷離子或者磷離子，電阻率為0.01Ω.cm-0.04Ω.cm，外延厚度3μm-10μm；其后在第二導電類型外延層上生長第一導電類型外延層，其摻雜雜質為硼離子，電阻率為50Ω.cm-150Ω.cm，厚度為4μm-8μm；

2），在二次外延后的硅片表面的生長一層二氧化硅，使用離子注入工藝，進行第一導電類型的注入摻雜，形成Z1和Z2的基區，其注入雜質為硼離子，注入劑量為1e14/cm²-1e15/cm²；

3），把硅片表面的二氧化硅全剝，使用擴散工藝，進行第二導電類型的擴散摻雜，形成Z1和Z2的發射區，擴散源的電阻率為4Ω.cm-10Ω.cm；

4），使用光刻及刻蝕工藝在外延層上形成第一隔離溝槽，溝槽寬度為0.8μm-2μm，深度為10μm-21μm，該溝槽穿過第二導電類型外延層和第一導電類型外延層進入襯底，使用化學氣相淀積工藝在所述的隔離溝槽中填充介質二氧化硅，將襯底外延材料區分為第一區域和第二區域；

5），使用光刻及刻蝕工藝在外延材料上形成第二引出溝槽結構，溝槽寬度為0.8μm-2μm，其深度為5μm-15μm，該溝槽穿過第一導電類型外延層，進入所述第二導電類型外延層，但不穿透第二導電類型外延層，使用化學氣相淀積工藝在所述的溝槽中填充高濃度自摻雜多晶硅，并進行高溫退火；

6），使用刻蝕工藝刻蝕多晶和孔，使用化學氣相淀積工藝形成引出溝槽和第二導電類型發射區的金屬連接，第一區域的N型發射區上部的金屬連接第二區域的引出溝槽上部的金屬，形成第一電極IO1，第一區域的引出溝槽上部的金屬連接第二區域的N型發射區上部的金屬，形成第二電極IO2。

本發明的優越性在于：本發明是一種具有雙向完全對稱的可應用于低壓的瞬時電壓抑制器，通過采用深槽結構實現PN結的隔離，減小了PN結側邊的漏電，同時有利于減小芯片的面積；采用深槽將第二導電類型的外延引出形成表面電極，比傳統的引出方式高溫退火時間短，占據較小的芯片面積，具有較小的接觸電阻，工藝穩定、重復性好；本發明中的二極管Z1和二極管Z2都是由第二導電類型的注入區、第一導電類型的注入區和第一導電類型的外延形成的PN結構成，所形成的濃度梯度使結穿通后有負阻特性，穿通電壓大小由濃度調節，并且具有相對低的漏電流；二極管D1和D2都由第一導電類型的外延和第二導電類型的外延組成，其中第一導電類型的外延濃度低，擊穿電壓大，因此結電容小。

附圖說明

圖1是本發明一種溝槽引出集成型低壓雙向瞬時電壓抑制器的電路原理示意圖；

圖2是本發明一種溝槽引出集成型低壓雙向瞬時電壓抑制器的剖面結構示意圖；

圖3是依照本發明工藝實施實例的瞬時電壓抑制器的伏安特性曲線示意圖；

圖4至圖8是本發明一種溝槽引出集成型低壓雙向瞬時電壓抑制器的制造方法的工藝流程步驟示意圖。

具體實施方式

參考圖1和圖2，一種溝槽引出的集成型低壓雙向瞬時電壓抑制器：包括：第一導電類型（P型）襯底101，第二導電類N型外延層111，標號為第一導電類P型外延層121，第一導電類P型注入區標號131，第二導電類N型擴散區141，引出的溝槽結構151，其中填充自摻雜高濃度的多晶硅，隔離溝槽結構161，其中填充介質二氧化硅，金屬連接層171，介質層172，其中：

一第一導電類型襯底為P型襯底101，在P型襯底上有N型外延層111，在N型外延層111上有P型外延層121，由第一隔離溝槽自P型外延層121、N型外延層111伸入P型襯底，使P型襯底101的外延材料形成第一區域和第二區域；

所述第一區域中形成P型注入區131、第二導電類N型擴散區141作為N型發射區，與P型外延層121形成二極管Z1，第一區域中P型外延層121和第二導電類N型外延111形成二極管D1；

所述第二區域中形成P型注入區131、第二導電類N型擴散區141作為N型發射區，與P型外延層121形成二極管Z2，第一區域中P型外延層121和第二導電類N型外延111形成二極管D2；

第二引出溝槽，設在第一區域和第二區域內，與第一隔離溝槽平行，溝槽內填充高濃度第二導電類N型多晶硅，自P型外延層121伸入N型外延層111，但不進入第一導電類P型襯底；

第一區域的N型發射區上部的金屬連接第二區域的引出溝槽上部的金屬，形成第一電極IO1，第一區域的引出溝槽上部的金屬連接第二區域的N型發射區上部的金屬，形成第二電極IO2。

如圖1所示，本發明中形成的Z1、Z2和D1、D2的連接關系構成一種完全對稱的可應用于低壓的瞬時電壓抑制器。如圖3所示，是依照本發明工藝實施實例的瞬時電壓抑制器的伏安特性曲線示意圖。

上述溝槽引出的集成型低壓雙向瞬時電壓抑制器的制作方法請參考圖4至圖9，步驟為：

1），如圖4，在第一導電類型P型襯底1上形成第二導電類型N型外延層111，襯底摻雜雜質為硼離子，電阻率為0.01Ω.cm-0.1Ω.cm，第二導電類型外延摻雜雜質為砷離子或者磷離子，電阻率為0.01Ω.cm-0.04Ω.cm，外延厚度3μm-10μm，其后，在第二導電類型N型外延層111上生長第一導電類型P型外延層121，其摻雜雜質為硼離子，電阻率為50Ω.cm-150Ω.cm，厚度為4μm-8μm。

2），參考圖5，在二次外延后的硅片表面生長一層二氧化硅，使用離子注入工藝，進行第一導電類型的注入摻雜，形成P型注入區131作為Z1和Z2的基區，其注入雜質為硼離子，注入劑量為1e14/cm²-1e15/cm²。

3），如圖6，把硅片表面的二氧化硅全剝，使用擴散工藝，進行第二導電類型的擴散摻雜，形成第二導電類N型擴散區141 作為Z1和Z2的發射區，擴散源的電阻率為4Ω.cm-10Ω.cm。

4），參考圖7，使用光刻及刻蝕工藝在外延層上形成第一隔離溝槽161，溝槽寬度為0.8μm-2μm，深度為10μm-21μm，該溝槽穿過第二導電類型外延層121和第一導電類型外延層111進入P型襯底101，使用化學氣相淀積工藝在所述的隔離溝槽161中填充介質二氧化硅，將所示襯底外延材料區分為第一區域和第二區域。

5），參考圖8，使用光刻及刻蝕工藝在外延層上形成第二引出溝槽151，引出溝槽寬度為0.8μm-2μm，其深度為5μm-15μm，該溝槽穿過第一導電類型P型外延層121進入所述第二導電類型N型外延層111，但不穿透該N型外延層111，使用化學氣相淀積工藝在所述的溝槽中填充高濃度自摻雜多晶硅，并進行高溫退火。

6），使用刻蝕工藝刻蝕多晶和孔，使用化學氣相淀積工藝形成引出溝槽151和第二導電類型N型發射區的金屬171連接，其中，第一區域的N型發射區上部的金屬連接第二區域的引出溝槽上部的金屬，形成第一電極IO1，第一區域的引出溝槽上部的金屬連接第二區域的N型發射區上部的金屬，形成第二電極IO2，最后形成如圖2所示本發明產品。

本發明所設計的瞬時電壓抑制器涉及到兩種溝槽結構，這兩種溝槽寬度可以一致，但深度必須不同，所填充的介質也必須不同：所形成的隔離溝槽，穿透第一導電類型（P型）外延層和第二導電類型（N型）外延層，并進入第一導電類型（P型）的襯底區，其內部填充介質二氧化硅，有很好的隔離作用，能降低器件的漏電流，并且相比PN結隔離能減小芯片尺寸；所形成的引出溝槽，穿透第一導電類型（P型）外延層，但不穿透第二導電類型（N型）外延層，其內部填充高濃度的多晶，作用是將第二導電類型（N型）外延層引出到表面，以便與一個瞬時電壓抑制器的一端相連，從而在單芯上實現了雙向對稱的瞬時電壓抑制器。

本發明所設計的瞬時電壓抑制器，運用了增強型穿通二極管的原理，通過調整第一導電類型（P型）注入區和第二導電類型（N型）擴散摻雜區的濃度和結深，獲得3.3V甚至1.8V的擊穿電壓，可以應用到低壓電路的ESD防護，同時穿通型擊穿器件有比雪崩型擊穿型器件更小的漏電流。

本發明所設計的瞬時電壓抑制器，參考圖1，Z1與D1串聯，Z2與D2串聯，由于D1與D2是由低濃度的PN結形成，其擊穿電壓較大，結電容小，串聯后降低了支路電容，因此該結構比一般的雙向電壓抑制器的電容小。