用雙峰工藝氣體組合物進行等離子體蝕刻的方法和系統與流程

本發明涉及半導體器件制造。

背景技術：

許多現代的半導體芯片制造工藝包括產生等離子體，離子和/或自由基成分源于該等離子體，以用于直接或間接地影響暴露于等離子體的襯底的表面上的變化。例如，各種基于等離子體的工藝可用于從襯底表面蝕刻材料、沉積材料到襯底表面上、或修改已經存在于襯底表面上的材料。等離子體通常通過在受控環境中施加射頻(RF)功率至工藝氣體來產生，使得該工藝氣體被激勵并轉換成所需要的等離子體。等離子體的特性受許多工藝參數的影響，這些工藝參數包括但不限于，工藝氣體的材料組成、工藝氣體的流率、等離子體產生區域和周圍結構的幾何特征、工藝氣體和周圍材料的溫度、所施加的RF功率的頻率和幅值、和被施加以將等離子體的帶電成分朝向襯底吸引的偏置電壓等等。理解并控制可能影響所產生的等離子體如何與襯底相互作用的工藝參數中的一些，這是有意義的。就是這樣的背景下，產生本發明。

技術實現要素：

在一示例性的實施方式中，公開了一種用于在半導體制造中對靶材料進行等離子體蝕刻的方法。該方法包括用于將襯底設置在處理模塊內的襯底支架上的操作(a)。所述襯底包括覆蓋靶材料的掩模材料，其中所述靶材料中的至少一個部分通過所述掩模材料中的開口暴露。該方法還包括供給雙峰工藝氣體組合物(a bi-modal process gas composition)到在所述襯底上的等離子體產生區域的操作(b)。該方法還包括操作(c)，其中，在第一時間段,施加第一射頻功率到所述等離子體產生區域內的所述雙峰工藝氣體組合物以產生暴露于所述襯底的等離子體。通過施加所述第一射頻功率產生的所述等離子體造成在所述襯底上的蝕刻為主的效果。該方法還包括操作(d)，其中，在所述第一時間段結束后的第二時間段,施加第二射頻功率到所述等離子體產生區域內的所述雙峰工藝氣體組合物以產生暴露于所述襯底的等離子體。施加所述第二射頻功率而不是所述第一射頻功率。通過施加所述第二射頻功率而產生的等離子體造成在所述襯底上的沉積為主的效果。該方法還包括用于以交替和連續的方式重復操作(c)和(d)持續去除暴露在所述襯底上的所要求量的所述靶材料所必需的總的時間段的操作(e)。

在一示例性的實施方式中，公開了一種用于在半導體制造中對靶材料進行等離子體蝕刻的方法。該方法包括用于將襯底設置在處理模塊內的襯底支架上的操作(a)。所述襯底包括覆蓋靶材料的掩模材料，其中所述靶材料中的至少一個部分通過所述掩模材料中的開口暴露。該方法還包括供給雙峰工藝氣體組合物到在所述襯底上的等離子體產生區域的操作(b)。該方法還包括操作(c)，其中，在第一時間段,施加第一射頻功率到所述等離子體產生區域內的所述雙峰工藝氣體組合物以產生暴露于所述襯底的等離子體。通過施加所述第一射頻功率產生的所述等離子體造成在所述襯底上的蝕刻為主的效果。另外，在操作(c)期間，在對應于高偏置電壓電平的第一偏置電壓設置下在所述襯底支架處施加偏置電壓。該方法還包括操作(d)，其中，在所述第一時間段結束后的第二時間段,施加第二射頻功率到所述等離子體產生區域內的所述雙峰工藝氣體組合物以產生暴露于所述襯底的等離子體。施加所述第二射頻功率而不是所述第一射頻功率。通過施加所述第二射頻功率而產生的等離子體造成在所述襯底上的沉積為主的效果。另外，在操作(d)期間，將在所述襯底支架處的所述偏置電壓降低到對應于低偏置電壓電平的第二偏置電壓設置。該方法還包括用于以交替和連續的方式重復操作(c)和(d)持續去除暴露在所述襯底上的所要求量的所述靶材料所必需的總的時間段的操作(e)。

具體而言，本發明的一些方面可以闡述如下：

1.一種用于在半導體器件的制造中對靶材料進行等離子體蝕刻的方法，該方法包括：

(a)將襯底設置在處理模塊內的襯底支架上，其中，所述襯底包括覆蓋靶材料的掩模材料，其中所述靶材料中的至少一個部分通過所述掩模材料中的開口暴露；

(b)供給雙峰工藝氣體組合物到所述襯底上的等離子體產生區域；

(c)在第一時間段,施加第一射頻功率到所述等離子體產生區域內的所述雙峰工藝氣體組合物以產生暴露于所述襯底的等離子體，通過施加所述第一射頻功率產生的所述等離子體造成在所述襯底上蝕刻為主的效果；

(d)在所述第一時間段結束后的第二時間段,施加第二射頻功率到所述等離子體產生區域內的所述雙峰工藝氣體組合物以產生暴露于所述襯底的等離子體，其中，施加所述第二射頻功率而不是所述第一射頻功率，通過施加所述第二射頻功率而產生的等離子體造成在所述襯底上的沉積為主的效果；以及

(e)以交替和連續的方式重復操作(c)和(d)持續去除暴露在所述襯底上的所要求量的所述靶材料所必需的總的時間段。

2.根據條款1所述的方法，其中所述雙峰工藝氣體組合物包括蝕刻劑物質和沉積物質，其中所述蝕刻劑物質被配置成在操作(c)的所述第一時間段期間在所述襯底上提供所述蝕刻為主的效果，以及其中所述沉積物質被配置成在操作(d)的所述第二時間段期間在所述襯底上提供所述沉積為主的效果。

3.根據條款2所述的方法，其中，在操作(c)的所述第一時間段期間，所述雙峰工藝氣體組合物被配置成使得所述蝕刻劑物質的解離速率比所述沉積物質的解離速率大，并且其中，在操作(d)的所述第二時間段期間，所述雙峰工藝氣體組合物被配置成使得所述沉積物質的解離速率比所述蝕刻劑物質的解離速率大。

4.根據條款1所述的方法，其中，在操作(c)的所述第一時間段期間施加的所述第一射頻功率小于在操作(d)的所述第二時間段期間施加的所述第二射頻功率。

5.根據條款1所述的方法，其中，在操作(c)的所述第一時間段期間施加的所述第一射頻功率大于在操作(d)的所述第二時間段期間施加的所述第二射頻功率。

6.根據條款1所述的方法，其中所述第一射頻功率和所述第二射頻功率中的較低的一個是在從約100瓦(W)延伸至約1000W的范圍內，或在從約300W延伸至約600W的范圍內，或約500W。

7.根據條款6所述的方法，其中所述第一射頻功率和所述第二射頻功率中的較高的一個是在從約750瓦(W)延伸至約6000W的范圍內，或在從約1000W延伸至約4000W的范圍內，或約2500W。

8.根據條款1所述的方法，其中所述第一時間段的持續時間小于所述第二時間段的持續時間。

9.根據條款1所述的方法，其中所述第一時間段的持續時間是所述第二時間段的持續時間的約三分之一。

10.根據條款1所述的方法，其中通過施加所述第一射頻功率至所述等離子體所造成的在所述襯底上的所述蝕刻為主的效果包括蝕刻通過所述掩模材料中的所述開口暴露的所述靶材料中的至少一個部分并除去所述掩模材料中的一些，并且其中通過施加所述第二射頻功率至所述等離子體所造成的在所述襯底上的所述沉積為主的效果包括在所述掩模材料上沉積聚合物材料。

11.一種用于在半導體器件的制造中對靶材料進行等離子體蝕刻的方法，該方法包括：

(a)將襯底設置在處理模塊內的襯底支架上，其中，所述襯底包括覆蓋靶材料的掩模材料，其中所述靶材料中的至少一個部分通過所述掩模材料中的開口暴露；

(b)供給雙峰工藝氣體組合物到在所述襯底上的等離子體產生區域；

(c)在第一時間段,施加第一射頻功率到所述等離子體產生區域內的所述雙峰工藝氣體組合物以產生暴露于所述襯底的等離子體，通過施加所述第一射頻功率產生的所述等離子體造成在所述襯底上蝕刻為主的效果，并且在對應于高偏置電壓電平的第一偏置電壓設置下在所述襯底支架處施加偏置電壓；

(d)在所述第一時間段結束后的第二時間段,施加第二射頻功率到所述等離子體產生區域內的所述雙峰工藝氣體組合物以產生暴露于所述襯底的所述等離子體，其中，施加所述第二射頻功率而不是所述第一射頻功率，通過施加所述第二射頻功率而產生的等離子體造成在所述襯底上的沉積為主的效果，并且將在所述襯底支架處的所述偏置電壓降低到對應于低偏置電壓電平的第二偏置電壓設置；以及

(e)以交替和連續的方式重復操作(c)和(d)持續去除暴露在所述襯底上的所要求量的所述靶材料所必需的總的時間段。

12.根據條款11所述的方法，其中，對應于所述高偏置電壓電平的所述第一偏置電壓設置是在向上延伸至約5000伏特(V)的范圍內，或向上延伸至約3000V的范圍內，或在從約100V延伸至約5000V的范圍內，或在從約200V延伸至約3000V的范圍內。

13.根據條款12所述的方法，其中，對應于所述低偏置電壓電平的所述第二偏置電壓設置小于用于去除所述掩模材料所需要的閾值偏置電壓。

14.根據條款12所述的方法，其中，對應于所述低偏置電壓電平的所述第二偏置電壓設置為零。

15.根據條款11所述的方法，其中所述雙峰工藝氣體組合物包括蝕刻劑物質和沉積物質，其中所述蝕刻劑物質被配置成在操作(c)的所述第一時間段期間在所述襯底上提供所述蝕刻為主的效果，以及其中所述沉積物質被配置成在操作(d)的所述第二時間段期間在所述襯底上提供所述沉積為主的效果。

16.根據條款15所述的方法，其中，在操作(c)的所述第一時間段期間，所述雙峰工藝氣體組合物被配置成使得所述蝕刻劑物質的解離速率比所述沉積物質的解離速率大，并且其中，在操作(d)的所述第二時間段期間，所述雙峰工藝氣體組合物被配置成使得所述沉積物質的解離速率比所述蝕刻劑物質的解離速率大。

17.根據條款11所述的方法，其中，在操作(c)的所述第一時間段期間施加的所述第一射頻功率小于在操作(d)的所述第二時間段期間施加的所述第二射頻功率。

18.根據條款11所述的方法，其中，在操作(c)的所述第一時間段期間施加的所述第一射頻功率大于在操作(d)的所述第二時間段期間施加的所述第二射頻功率。

19.根據條款11所述的方法，其中所述第一時間段的持續時間小于所述第二時間段的持續時間。

20.根據條款11所述的方法，其中通過施加所述第一射頻功率至所述等離子體所造成的在所述襯底上的所述蝕刻為主的效果包括蝕刻通過所述掩模材料中的所述開口暴露的所述靶材料中的至少一個部分并除去所述掩模材料中的一些，并且其中通過施加所述第二射頻功率至所述等離子體所造成的在所述襯底上的所述沉積為主的效果包括在所述掩模材料上沉積聚合物材料。

本發明的其他方面和優點將根據下文的詳細描述、結合以示例性方式圖解本發明的附圖將變得明顯。

附圖說明

圖1A根據本發明的一些實施方式示出了穿過被制備的用于等離子體蝕刻處理的示例性襯底的一部分的豎直截面圖。

圖1B示出了穿過圖1A的示例性襯底的一部分的在執行等離子體蝕刻處理后的豎直截面圖。

圖2根據本發明的多個實施方式示出了一示例性襯底處理模塊。

圖3A根據本發明的一些實施方式示出了針對示例性雙峰工藝氣體組合物內的沉積物質和蝕刻劑物質的解離速率與初級等離子體功率的關系曲線圖，該雙峰工藝氣體組合物被配置成在低的初級等離子體功率下提供蝕刻為主的效果而在高的初級等離子體功率下提供沉積為主的效果。

圖3B根據本發明的一些實施方式示出了示例性雙峰工藝氣體組合物內的沉積物質的解離速率和蝕刻劑物質的解離速率與初級等離子體功率的關系曲線圖，該雙峰工藝氣體組合物被配置成在高的初級等離子體功率下提供蝕刻為主的效果，而在低的初級等離子體功率提供沉積為主的效果。

圖4A根據本發明的一些實施方式示出了用于將雙峰工藝氣體組合物使用在對靶材料進行的等離子體蝕刻中的方法的流程圖。

圖4B根據本發明的一些實施方式示出了對應于圖4A的方法的所施加的初級等離子體功率與時間的函數關系曲線圖。

圖5A根據本發明的一些實施方式示出了結合使用偏置電壓將雙峰工藝氣體組合物使用在對靶材料進行的等離子體蝕刻中的方法的流程圖。

圖5B根據本發明的一些實施方式示出了對應于圖5A的方法的所施加的初級等離子體功率與時間的函數關系曲線圖。

圖5C根據本發明的一些實施方式示出了響應于所施加的不同的初級等離子體功率，覆蓋式氧化物蝕刻速率與所施加的偏置電壓的函數關系曲線圖。

具體實施方式

在下面的描述中，闡述了許多具體細節以提供對本發明的透徹理解。然而，對于本領域技術人員而言，顯而易見的是，在沒有這些具體細節中的一些或全部的情形下可以實施本發明。在其他情形下，未詳細描述公知的處理操作，以避免不必要地使所本發明難以理解。

本文公開了用于改進在半導體器件制造工藝中從襯底等離子體蝕刻材料的方法和系統。在一示例性實施方式中，如本文中所使用的術語襯底指的是半導體晶片。然而，應該理解的是，在其他實施方式中，如本文所使用的術語襯底可以指由藍寶石、GaN、GaAs或SiC、或其他襯底材料形成的襯底，并且可以包括玻璃面板/襯底、金屬箔、金屬片、高分子材料、或類似物。另外，在多種實施方式中，在本文中所提到的襯底在形態、形狀和/或尺寸方面可以不同。例如，在一些實施方式中，在本文中所提到的襯底可以對應于200mm(毫米)的半導體晶片、300mm的半導體晶片、或450mm的半導體晶片。此外，在一些實施方式中，在本文中所提到的襯底可以對應于非圓形襯底，例如用于平板顯示器或類似物的矩形襯底，以及其他形狀。

圖1A根據本發明的一些實施方式示出了穿過被制備的用于等離子體蝕刻處理的示例性襯底101的一部分的豎直截面圖。應當理解的是，襯底101由多層特定形狀的不同的導體和絕緣體/介電材料組成，以形成晶體管器件和連接晶體管器件的各種終端和柵極的導線，以便形成預定的集成電路。為了便于描述，襯底101的基部101A表示這種多層不同材料積聚到特定點的集體積聚，在該特定點形成附加的結構。

圖1A示出了設置在襯底101的基部101A上的靶材料152層，在靶材料152上設置有掩模材料154層。開口156穿過掩模材料154形成以使下伏的靶材料152的區域暴露。利用這種結構，進行等離子體蝕刻處理以去除在開口156的底部暴露的靶材料152的一部分。

圖1B示出了穿過圖1A的示例性襯底101的一部分的在執行等離子體蝕刻處理后的豎直截面圖。圖1B示出了靶材料152的通過開口156暴露于等離子體蝕刻處理的部分被去除。對應于靶材料152的被去除的部分的開口具有延伸穿過掩模材料154和靶材料152兩者的總的開口高度160和開口寬度158。開口寬度158可對應于集成電路的布局的關鍵尺寸(CD)。開口高度160與開口寬度158的比值限定了開口的深寬比。

在現代的半導體器件的制造中，高深寬比(HAR)蝕刻已成為一種顯著的挑戰。例如，在導體蝕刻工藝中，碳的HAR蝕刻是一種特別的挑戰，但只是許多現存的有關HAR的挑戰之一。在HAR蝕刻工藝中，通常在靶材料152的蝕刻速率和靶材料152的相對于覆蓋在靶材料152上的掩模材料154的蝕刻選擇性之間進行權衡。更具體地，為了提高靶材料152的蝕刻速率，犧牲靶材料152的相對于上覆的掩模材料154的某種數量的蝕刻選擇性可能是必要的。此外，在一些蝕刻處理中，較高的偏置電壓施加在襯底101層次以便將等離子體的帶電成分(例如，離子)以更直接的方式朝向襯底101吸引，從而實現對靶材料152的更快的蝕刻速率以及相應地靶材料152的更好的深寬比依賴性蝕刻(ARDE)。然而，在一些處理中，靶材料152相對于掩模材料154的蝕刻選擇性隨著在襯底101層次施加的偏置電壓增大而迅速下降，從而導致上覆的掩模材料154的快速損失。

本文公開了一些方法，其中，等離子體處理根據所施加的用以產生等離子體的RF功率的變化而在蝕刻為主的處理狀態和沉積為主的處理狀態之間切換，并且同時使用相同的工藝氣體組合物以在每個處理狀態產生等離子體。在這個意義上，該工藝氣體組合物被稱為雙峰工藝氣體組合物。當在蝕刻為主的處理狀態中操作時，靶材料152被蝕刻，并且掩膜材料154也被去除。當在沉積為主的處理狀態中操作時，新的材料(如作為示例的聚合物材料)沉積在掩模材料154上來修復/重組掩模材料154。一些靶材料152可在沉積為主的處理狀態期間蝕刻，但大多數靶材料152的蝕刻在蝕刻為主的處理狀態期間進行。

圖2根據本發明的多個實施方式示出了一示例性的襯底處理模塊100。處理模塊100包括被配置成保持暴露于在其中產生等離子體104的等離子體產生區域104A的襯底101的襯底支架102。本公開內容主要涉及一些裝置、系統和方法，通過這些裝置、系統和方法，偏置電壓、初級等離子體功率和偏置電壓RF信號頻率這樣的一個或多個工藝參數被系統地控制，以改善對靶材料152的HAR蝕刻，而不損壞上覆的掩模材料154。為了提供示例性的背景，處理模塊100作為感應耦合等離子體(ICP)處理模塊描述。然而，應該理解的是，在其他實施方式中，處理模塊100可被定義為在半導體制造中使用的其他類型的處理模塊。

處理模塊100被配置為使得襯底101能暴露于基于等離子體的處理操作以便以預定的和受控的方式修改襯底101的特性。處理模塊100包括由周邊結構限定的室103，室103包括一個或更多個壁結構103A、底部結構103B和頂部結構103C。在一些實施方式中，頂部結構103C由能夠傳送射頻信號的材料形成，該材料如石英或陶瓷等等。室103可以由導電材料形成，并且具有與基準接地電位106的電連接。

處理模塊100包括設置在頂部結構103C上方的線圈組件105。RF電源107通過連接件109被連接以供應RF功率(RF信號)至線圈組件105。供應至線圈組件105的RF功率在本文被稱為初級等離子體功率。在多種實施方式中，初級等離子體功率延伸至高達約6000瓦(W)，或者甚至更高。在多種實施方式中，RF電源107包括一個或多個RF產生器和相關的阻抗匹配電路，以提供射頻功率到線圈組件105的適當的傳送。

在多種實施方式中，RF電源107可包括在一個或多個頻率下運行的一個或多個RF信號產生器。多個RF信號頻率可以在同一時間提供給線圈組件105。在一些實施方案中，由RF電源107輸出的信號頻率設置在從1kHz(千赫茲)延伸到100MHz(兆赫茲)的范圍內。在一些實施方式中，由RF電源107輸出的信號頻率被設置在從400kHz延伸到60MHz的范圍內。在一些實施方式中，RF電源107被設置以產生在2MHz、27MHz和60MHz的頻率下的RF信號。在一些實施方式中，RF電源107被設置為產生在從約1MHz延伸至約60MHz的頻率范圍內的一個或多個高頻RF信號，以及產生在從約100kHz延伸至約1MHz的頻率范圍內的一個或多個低頻RF信號。應當理解的是，上述RF信號的頻率范圍以舉例的方式提供。在實踐中，RF電源107可以被配置為根據需要產生具有基本上任何頻率的基本上任何RF信號以在等離子體產生區域104A內產生等離子體104。另外，RF電源107可包括基于頻率的濾波，即，高通濾波和/或低通濾波，以確保特定的RF信號頻率被傳送到線圈組件105。

在一些實施方式中，處理模塊100包括可關閉的訪問端口111，例如閘閥或其他部件，可以通過訪問端口111將襯底101傳送進出室103。處理模塊100還包括多個工藝氣體供給端口113A、113B、113C，一種或多種工藝氣體組合物可通過它們被提供給室103的在襯底支架102上的內部區域。在操作期間，操作工藝氣體供應源115以分別通過一個或多個連接線117A、117B、117C輸送一種或多種工藝氣體組合物到工藝氣體供給端口113A、113B、113C，并且將RF功率從RF電源107輸送到線圈組件105，使得該RF功率在頂部結構103C下方且在襯底支架102上方的等離子體產生區域內產生電磁場，以將等離子體產生區域104A內的一種或多種工藝氣體組合物變換成等離子體104。然后，等離子體104的反應性成分，如離子和/或自由基，與襯底101的暴露表面部分相互作用。處理模塊100包括多個側通風結構119，氣體和副產品材料可以穿過側通風結構119流到與排放模塊123連接的排放口121，排放模塊123被配置為施加負壓到室103的內部，以促進使用過的工藝氣體和副產品材料的排放。

此外，在一些實施方式中，襯底支架102被配置為通過連接件127從偏置RF電源125接收偏置RF功率，使得在襯底支架102上產生偏置電壓，以便將離子從等離子體104朝向襯底支架102以及保持在襯底支架102上的襯底101吸引。在多種實施方式中，在襯底支架102上產生的偏置電壓能夠延伸高達5000伏(V)，或者甚至更高。在多種實施方式中，RF電源125包括一個或多個RF產生器和相關的阻抗匹配電路，以使射頻功率適當地傳送到襯底支架102。

在各種實施方式中，RF電源125可包括在一種或多種頻率下運行的一個或多個RF信號產生器。多個RF信號頻率可以在同一時間被提供到襯底支架102。在一些實施方式中，由RF電源125輸出的信號頻率被設置在從1kHz(千赫茲)延伸到100MHz(兆赫茲)的范圍內。在一些實施方式中，由RF電源125輸出的信號頻率被設置在從400kHz延伸到60MHz的范圍內。在一些實施方式中，RF電源125被設置以產生在2MHz、27MHz和60MHz的頻率下的RF信號。在一些實施方式中，RF電源125被設置為產生在從約1MHz延伸至約60MHz的頻率范圍內的一個或多個高頻RF信號，以及產生在從約100kHz延伸至約1MHz的頻率范圍內的一個或多個低頻RF信號。應當理解的是，上述RF信號的頻率范圍以舉例的方式提供。在實踐中，RF電源125可以被配置為根據需要產生具有基本上任何頻率的基本上任何RF信號以在襯底101處產生預定的偏置電壓。另外，RF電源125可包括基于頻率的濾波，即，高通濾波和/或低通濾波，以確保特定的RF信號頻率被傳送到襯底支架102。

雖然處理模塊100描繪了ICP處理模塊的一個示例，但在多種實施方式中，處理模塊100可以是在半導體器件的制造中使用的基本上任何類型的處理模塊。例如，在一些實施方式中，處理模塊100可以是電容耦合等離子體(CCP)處理模塊，其中，替代在ICP處理模塊中使用的線圈組件105，CCP處理模塊包括布置在室103內的一個或多個電極，RF功率被輸送到該一個或多個電極。在CCP處理模塊中，所述一個或多個電極可包括頂部電極(例如，噴頭電極或固體電極等等)、底部電極(例如，靜電卡盤或襯底支撐件等等)和側邊電極(例如，外圍環形電極等等)中的一個或多個，其中，所述頂部電極、底部電極、和側邊電極圍繞等離子體產生區域配置。輸送到CCP處理模塊的一個或多個電極的射頻功率被從該一個或多個電極通過存在于該等離子體產生區域內的一種或多種工藝氣體組合物傳送到基準接地電位，并且在這樣進行時，在等離子體產生區域104A內的一種或多種工藝氣體組合物變換成等離子體104。因此，被輸送到CCP處理模塊的一個或多個電極的RF功率是本文中所提及的初級等離子體功率。

應當理解的是，上面提到的ICP和CCP處理模塊的實施例為了便于描述以簡化的方式進行了討論。在現實中，處理模塊100(無論是ICP、CCP、還是一些其他類型)是包括本文沒有描述的許多組件的復雜系統。然而，對于本討論應當理解的是，處理模塊100(無論其類型如何)包括襯底支架102，該襯底支架102被配置成以安全的方式保持暴露于等離子體104的襯底101以使得能處理襯底101，從而獲得特定的結果。可以由處理模塊100進行的等離子體處理操作的實例包括蝕刻操作、沉積操作、和灰化操作等等。

隨著新的集成電路技術的發展，有更多的HAR蝕刻應用，并且ARDE成為甚至更大的挑戰。在HAR蝕刻中，隨著深寬比增大，假定用于離子的開放式傳送(open transit)的可用立體角減小，則更少的離子可以到達在HAR特征的底部處的蝕刻前緣。另外，在HAR蝕刻中，隨著深寬比的增大，離子在到達HAR特征的底部的蝕刻前緣之前通過散射相互作用失去較多的能量。其結果是，隨著在HAR蝕刻中深寬比增大，更多的離子將到達HAR特征的底部的蝕刻前緣，這些離子的能量不足以引起靶材料的活化，從而不能用于蝕刻。一些傳統的等離子體蝕刻工藝表明在深寬比超過10：1的HAR蝕刻應用中蝕刻速率顯著下降。

用于處理在HAR蝕刻中的ARDE問題的一種方法是在襯底層次施加增大的偏置電壓以使離子朝向襯底的方向性增強，并且使入射在襯底上的離子能量增加，從而增加到達HAR特征的底部的蝕刻前緣的離子的數量和能量。但是，在增加偏置電壓用于獲得到達HAR特征的底部的蝕刻前緣的較高能量的離子時，由于較高能量的離子增加對掩模材料154的濺射，因而增加偏置電壓也導致覆蓋在靶材料152上的掩模材料154的損耗增加。因此，靶材料152相對于掩模材料154的蝕刻選擇性隨著在襯底101層次施加的偏置電壓增大而迅速下降。

在一些蝕刻應用中，以低占空比，例如，以低于50％的在襯底101層次所施加的高電壓偏置與所施加的零偏置電壓的比例，執行高電壓偏置脈沖(HVBP)蝕刻處理，以改善靶材料152相對于掩模材料154的蝕刻選擇性。但，經驗表明，利用HAR的幾何結構，當零偏置電壓存在于襯底101層次時，隨著深寬比增大，靶材料152的蝕刻速率變得非常低(甚至接近零)。此外，除了靶材料152的蝕刻速率和靶材料152相對于掩模材料154的蝕刻選擇性之間的權衡問題外，還會存在有關HVBP和/或連續波(CW)蝕刻處理的其他問題，例如難以進行輪廓控制、孔變形(distortion)和/或頂端堵塞。例如，對于用于下一代的三維NAND器件的較厚的碳掩模材料層和較小的關鍵尺寸，需要改進的方法和系統，例如本文描述的那些，以滿足關于蝕刻速率、靶對掩模的選擇性、輪廓控制、孔變形、和/或頂部堵塞等等的工藝規范。

在另一種方法中，使用混合模式脈沖(MMP)，其中工藝氣體組合物在相繼的脈沖之間改變，使得在一脈沖中，工藝氣體組合物被配制成促進靶材料的蝕刻，并且在下一脈沖中，工藝氣體組合物被配制成促進更多的掩模材料沉積，然后，在下一脈沖中，工藝氣體組合物被配制成促進靶材料的蝕刻，等等。然而，在MMP方法中，在脈沖之間的工藝氣體組合物的改變可能需要重要的系統資源，提高整個工藝的復雜性，并增加完成襯底的處理所需的時間。

本文公開了一些方法，其中施加單一雙峰工藝氣組合物以產生用于蝕刻處理的等離子體，其中該雙峰工藝氣體組合物被構造成能夠根據所施加的用以產生等離子體的RF功率變化(即根據初級等離子體功率)在蝕刻為主的處理狀態和沉積為主的處理狀態之間變換，并且反之亦然。雙峰工藝氣體組合物是貧化學品，其是較具蝕刻主導性的，而聚合物沉積較少。在一些實施方式中，雙峰工藝氣體組合物的貧化學品也降低在蝕刻前緣的活化能，以在設置初級等離子體功率時提供較快的蝕刻，從而導致蝕刻為主的處理狀態。雙峰工藝氣體組合物包括一種或多種蝕刻劑物質和一種或多種沉積物質的組合，一種或多種蝕刻劑物質和一種或多種沉積物質具有不同的與所施加的初級等離子體功率成函數關系的解離速率響應，使得在一種初級等離子體功率電平下，雙峰工藝氣體組合物會導致等離子體在襯底上顯示出蝕刻為主的效果，以及在另一種初級等離子體功率電平下，雙峰工藝氣體組合物會導致等離子體在襯底上顯示出沉積為主的效果。

例如，在一些實施方式中，雙峰工藝氣體組合物可以包括基于氟的蝕刻劑物質和基于碳的沉積物質。在這些示例性實施方式中，雙峰工藝氣體組合物的貧瘠性(leanness)可以通過其碳比氟的比率來表示，其中氟越多對應于越貧瘠且越具蝕刻性，而碳越多對應于越不貧瘠且越具沉積性。然而，應當理解，在其他實施方式中，雙峰工藝氣體組合物可包括分別不同于氟和碳的蝕刻劑物質和沉積物質。例如，在一些實施方式中，雙峰工藝氣體組合物可以包括基于氧的蝕刻劑物質和基于硅的沉積物質。一般而言，雙峰工藝氣體組合物可包括任何類型的蝕刻劑物質和任何類型的沉積物質，只要雙峰工藝氣體組合物使對應的等離子體在一種初級等離子體功率電平下在襯底上表現出沉積為主的效果而在另一種(不同的)初級等離子體功率電平下在襯底上表現出蝕刻為主的效果，并且只要雙峰工藝氣體組合物適于產生等離子體且能夠以規定的方式與在襯底101上的掩模材料154和靶材料152中的每一種反應即可。

圖3A根據本發明的一些實施方式示出了針對示例性雙峰工藝氣體組合物內的沉積物質和蝕刻劑物質的解離速率與初級等離子體功率的關系曲線圖，該雙峰工藝氣體組合物被配置成在低的初級等離子體功率下提供蝕刻為主的效果而在高的初級等離子體功率下提供沉積為主的效果。如圖3A所示，在低的初級等離子體功率下，蝕刻劑物質和沉積物質的相對解離速率是這樣的以致相應的等離子體在襯底上顯示出蝕刻為主的效果，如通過區域301所指示的。此外，在高的初級等離子體功率下，蝕刻劑物質和沉積物質的相對解離速率是這樣的以致相應的等離子體在襯底上顯示出沉積為主的效果，如通過區域303所指示的。因此，在低的初級等離子體功率電平下，使用雙峰工藝氣體組合物產生的等離子體將用于蝕刻靶材料152。并且，在高的初級等離子體功率電平下，使用雙峰工藝氣體組合物產生的等離子體將用于在掩模材料154上沉積材料以便修復/重組掩模材料154來補償掩模材料154在低的初級等離子體功率電平下靶材料152的蝕刻過程中發生的損耗。

圖3B根據本發明的一些實施方式示出了針對示例性雙峰工藝氣體組合物內的沉積物質和蝕刻劑物質的解離速率與初級等離子體功率的關系曲線圖，該雙峰工藝氣體組合物被配置成在高的初級等離子體功率下提供蝕刻為主的效果，而在低的初級等離子體功率提供沉積為主的效果。在圖3B所示的解離速率的特征與在圖3A中所示的解離速率的特征基本上相反。圖3B示出了在低的初級等離子體功率下蝕刻劑物質和沉積物質的相對解離速率是這樣的以致相應的等離子體在襯底上顯示出沉積為主的效果，如通過區域305所指示的。同樣，在高的初級等離子體功率下蝕刻劑物質和沉積物質的相對解離速率是這樣的以致相應的等離子體在襯底上顯示出蝕刻為主的效果，如通過區域307所指示的。因此，在高的初級等離子體功率電平下，使用雙峰工藝氣體組合物產生的等離子體將用于蝕刻靶材料152。并且，在低的初級等離子體功率電平下，使用雙峰工藝氣體組合物產生的等離子體將用于在掩模材料154上沉積材料以便修復/重組掩模材料154來補償掩模材料154在高的初級等離子體功率電平下靶材料152的蝕刻過程中發生的損耗。

圖4A根據本發明的一些實施方式示出了用于將雙峰工藝氣體組合物使用在對靶材料的等離子體蝕刻中的方法的流程圖。參考圖2，該方法包括操作401，其中將襯底101設置在處理模塊100內的襯底支架102上以進行等離子體蝕刻處理。如在圖1A中所舉例說明的，襯底101包括布置在靶材料152上的掩模材料154，靶材料152的一些部分通過掩模材料154中的開口暴露。該方法還包括用于提供雙峰工藝氣體組合物到襯底101上的等離子體產生區域104A的操作402。該方法還包括操作403，操作403用于在第一時間段通過施加低的初級等離子體功率(RF功率)到襯底101上的等離子體產生區域104A內的雙峰工藝氣體組合物而產生暴露于襯底101的等離子體。在一些實施方式中，在操作403期間施加的低的初級等離子體功率是在從約100W延伸到約1000W的范圍內。在一些實施方式中，在操作403期間施加的低的初級等離子體功率是在從約300W延伸到約600W的范圍內。在一些實施方式中，在操作403期間施加的低的初級等離子體功率為約500W。此外，在一些實施方式中，第一時間段的持續時間是在從約0.1毫秒(ms)延伸至約1000ms的范圍內。

操作403對應于屬于蝕刻為主的處理狀態的第一處理狀態，在該處理狀態中，靶材料152被蝕刻。在操作403的蝕刻為主的處理狀態中，一些掩模材料154將有可能由于靶材料152相對于掩模材料154的低的選擇性而被去除。在一些實施方式中，雙峰工藝氣體組合物被配置成使得在操作403期間，在蝕刻前緣(即在暴露的靶材料152處)的活化能基本上是零。

在操作403完成之后，該方法繼續執行操作405，操作405用于在第二時間段通過施加高的初級等離子體功率(RF功率)到襯底101上的等離子體產生區域104A內的雙峰工藝氣體組合物而產生暴露于襯底101的等離子體。應當理解，在操作405存在的雙峰工藝氣體組合物與在操作403中存在的雙峰工藝氣體組合物是相同的。因此，圖4A的方法不是MMP方法，在MMP方法中工藝氣體組合物在處理脈沖之間改變。在一些實施方式中，在操作405期間施加的高的初級等離子體功率是在從約750W延伸到約6000W的范圍內。在一些實施方式中，在操作405期間施加的高的初級等離子體功率是在從約1000W延伸到約4000W的范圍內。在一些實施方式中，在操作405期間施加的高的初級等離子體功率為約2500W。此外，在一些實施方式中，第二時間段的持續時間是在從約0.1ms延伸至約1000ms的范圍內。

操作405對應于屬于沉積為主的處理狀態的第二處理狀態，在該處理狀態中，材料沉積在掩模材料154上以修復/重組在操作403的蝕刻為主的處理狀態期間被除去的掩模材料154。在一些實施方式中，雙峰工藝氣體組合物被配置成使得在操作405期間，在蝕刻前緣(即在暴露的靶材料152處)的活化能相對于在操作403期間其值增大。從操作405開始，方法返回到操作403，如箭頭411所指示的，以再施加低的初級等離子體功率(RF功率)到襯底101上的等離子體產生區域104A內的雙峰工藝氣體組合物，以將襯底101暴露于蝕刻為主的處理狀態，在該處理狀態，靶材料152被蝕刻。如通過指向終止操作409的箭頭407所指示的，等離子體蝕刻處理可以在靶材料152的期望的蝕刻已經完成時的任何時間終止，或者在操作403期間，或在操作403的結尾，或在操作405期間，或在操作405的結尾。

圖4B根據本發明的一些實施方式示出了對應于圖4A的方法的所施加的初級等離子體功率與時間的函數關系曲線圖。該圖顯示了第一時間段的持續時間，其中執行操作403，并且其中所述等離子體處于屬于蝕刻為主的處理狀態的第一處理狀態。該圖還顯示了第二時間段的持續時間，其中執行操作405，并且其中所述等離子體處于屬于沉積為主的處理狀態的第二處理狀態。在此特定實施例中，對應于蝕刻為主的處理狀態的所述第一時間段小于對應于沉積為主的處理狀態的第二時間段。這種類型的蝕刻對沉積的占空比可以用于一些處理應用中，在這些處理應用中掩模材料154的去除速率在蝕刻為主的處理狀態期間是較大的，例如在蝕刻為主的處理狀態期間在襯底層次施加偏置電壓時是較大的。在一些示例性的實施方式中，對應于蝕刻為主的處理狀態的第一時間段可以是對應于沉積為主的處理狀態的第二時間段的約三分之一。然而，在其它實施方式中，針對蝕刻為主的處理狀態的第一時間段和針對沉積為主的處理狀態的第二時間段的各自的持續時間可以以保持/維持足夠量的掩膜材料154以獲得對靶材料152的所期望的蝕刻結果所必需的基本上任何方式設置。

圖5A根據本發明的一些實施方式示出了結合使用偏置電壓將雙峰工藝氣體組合物使用在對靶材料的等離子體蝕刻的方法的流程圖。參考圖2，該方法包括操作501，其中將襯底101設置在處理模塊100內的襯底支架102上以進行等離子體蝕刻處理。如在圖1A中所舉例說明的，襯底101包括布置在靶材料152上的掩模材料154，靶材料152的一些部分通過掩模材料154中的開口暴露。該方法還包括用于提供雙峰工藝氣體組合物到襯底101上的等離子體產生區域104A的操作502。該方法還包括操作503，操作503用于在第一時間段通過施加低的初級等離子體功率(RF功率)到襯底101上的等離子體產生區域104A內的雙峰工藝氣體組合物而產生暴露于襯底101的等離子體。此外，操作503包括在第一時間段結合施加低的初級等離子體功率至雙峰工藝氣體組合物在襯底101層次施加偏置電壓。在一些實施方式中，在操作503施加在延伸高達約5000V的電壓范圍內的偏置電壓。在一些實施方式中，在操作503施加在延伸高達約3000V的電壓范圍內的偏置電壓。在一些實施方式中，在操作503施加在從約100V延伸到約5000V的電壓范圍內的偏置電壓。在一些實施方式中，在操作503施加在從200V延伸到約3000V的電壓范圍內的偏置電壓。在操作503施加的電壓用于將等離子體的離子/帶電成分以較直接的方式朝向襯底101吸引，以及用于增加從等離子體朝向襯底101傳送的離子/帶電成分的動能，以及用于增大在襯底101附近的等離子體內的離子/帶電成分的密度。

在一些實施方式中，在操作503期間施加的低的初級等離子體功率是在從約100W延伸到約1000W的范圍內。在一些實施方式中，在操作503期間施加的低的初級等離子體功率是在從約300W延伸到約600W的范圍內。在一些實施方式中，在操作503期間施加的低的初級等離子體功率為約500W。此外，在一些實施方式中，第一時間段的持續時間是在從約0.1ms延伸至約1000ms的范圍內。操作503對應于屬于蝕刻為主的處理狀態的第一處理狀態，在該處理狀態中，靶材料152被蝕刻。在操作503的蝕刻為主的處理狀態中，一些掩模材料154將有可能由于靶材料152相對于掩模材料154的低的選擇性并且由于在襯底101層次偏置電壓的施加而被去除。在一些實施方式中，雙峰工藝氣體組合物被配置成使得在操作503期間，在蝕刻前緣(即在暴露的靶材料152處)的活化能基本上是零。

在操作503完成之后，該方法繼續執行操作505，操作505用于在第二時間段通過施加高的初級等離子體功率(RF功率)到襯底101上的等離子體產生區域104A內的雙峰工藝氣體組合物而產生暴露于襯底101的等離子體。此外，操作505包括在第二時間段結合施加高的初級等離子體功率到雙峰工藝氣體組合物減小/消除在襯底101層次的偏置電壓。在一些實施方式中，在操作505在襯底層次施加的偏置電壓小于去除掩模材料154所需的閾值偏置電壓。在一些實施方式中，在操作505中在襯底層次處施加的偏置電壓為零。應當理解，在操作505存在的雙峰工藝氣體組合物與在操作503中存在的雙峰工藝氣體組合物是相同的。因此，圖5A的方法不是MMP方法，在MMP方法中工藝氣體組合物在處理脈沖之間改變。在一些實施方式中，在操作505期間施加的高的初級等離子體功率是在從約750W延伸到約6000W的范圍內。在一些實施方式中，在操作505期間施加的高的初級等離子體功率是在從約1000W延伸到約4000W的范圍內。在一些實施方式中，在操作505期間施加的高的初級等離子體功率為約2500W。此外，在一些實施方式中，第二時間段的持續時間是在從約0.1ms延伸至約1000ms的范圍內。

操作505對應于屬于沉積為主的處理狀態的第二處理狀態，在該處理狀態中，材料沉積在掩模材料154上以修復/重組在操作503的蝕刻為主的處理狀態期間被除去的掩模材料154。在一些實施方式中，雙峰工藝氣體組合物被配置成使得在操作505期間，在蝕刻前緣(即在暴露的靶材料152處)的活化能相對于在操作503期間其值增大。從操作505開始，方法返回到操作503，如箭頭511所指示的，以再施加低的初級等離子體功率(RF功率)到襯底101上的等離子體產生區域104A內的雙峰工藝氣體組合物，以將襯底101暴露于蝕刻為主的處理狀態，在該處理狀態，靶材料152被蝕刻。如通過指向終止操作509的箭頭507所指示的，等離子體蝕刻處理可以在靶材料152的期望的蝕刻已經完成時的任何時間終止，或者在操作503期間，或在操作503的結尾，或在操作505期間，或在操作505的結尾。

圖5B根據本發明的一些實施方式示出了對應于圖5A的方法的所施加的初級等離子體功率與時間的函數關系曲線圖。該圖顯示了第一時間段的持續時間，其中執行操作503，并且其中所述等離子體處于屬于蝕刻為主的處理狀態的第一處理狀態且其中在襯底層次施加偏置電壓。該圖還顯示了第二時間段的持續時間，其中執行操作505，并且其中所述等離子體處于屬于沉積為主的處理狀態的第二處理狀態且其中所述偏置電壓被降低/消除。在此特定實施例中，對應于蝕刻為主的處理狀態的所述第一時間段小于對應于沉積為主的處理狀態的所述第二時間段。這種類型的蝕刻對沉積的占空比可以用于一些處理應用中，在這些處理應用中掩模材料154的去除速率在蝕刻為主的處理狀態期間是較大的，例如在蝕刻為主的處理狀態期間在襯底層次施加偏置電壓時是較大的。在一些示例性的實施方式中，對應于蝕刻為主的處理狀態的第一時間段可以是對應于沉積為主的處理狀態的第二時間段的約三分之一。然而，在其它實施方式中，針對蝕刻為主的處理狀態的第一時間段和針對沉積為主的處理狀態的第二時間段的各自的持續時間可以以保持/維持足夠量的掩膜材料154以獲得對靶材料152的所期望的蝕刻結果所必需的基本上任何方式設置。

在一示例性實施方式中，使用80sccm的CHF₃+20sccm的NF₃的雙峰工藝氣體組合物來應用圖5A的方法，其中，sccm是指標準立方厘米/分鐘的流率。利用本示例性的雙峰工藝氣體組合物，等離子體會在低的初級等離子體功率下表現出蝕刻為主的效果和在高的等離子體功率下表現出沉積為主的效果。更具體地說，在低的初級等離子體功率下，所述成分NF₃的解離速率是較高的，使得NF₃起主導作用并且蝕刻是在襯底上的主要效果。并且，在高的初級等離子體功率下，所述成分CHF₃的解離速率是較高的，使得CHF₃起主導作用并且沉積是在襯底上的主要效果。

圖5C根據本發明的一些實施方式示出了響應于不同的所施加的初級等離子體功率，覆蓋式氧化物蝕刻速率與所施加的偏置電壓的函數關系曲線圖。用來產生圖5C的示例性曲線圖的等離子體在10毫托下使用80sccm的CHF₃+20sccm的NF₃的雙峰工藝氣體組合物來生成。在操作503施加的低的初級等離子體功率為500W，其中由500W TCP曲線表示相應的蝕刻速率與偏置電壓響應的關系。在操作505施加的高的初級等離子體功率為2500瓦，其中由2500W TCP曲線表示相應的蝕刻速率與偏置電壓響應的關系。圖5C表明，在操作503施加低的初級等離子體功率時，在施加零偏置電壓的情況下進行蝕刻。因此，在操作503施加低的初級等離子體功率時，所需的活化能是零，并且氧化物將在等離子體的存在下自發蝕刻，且有施加的偏置電壓時蝕刻得甚至更多。在這個意義上，80sccm的CHF₃+20sccm的NF₃的雙峰工藝氣體組合物表示在低的初級等離子體功率下的貧化學品。但是，在操作505施加高的初級等離子體功率時，有進行蝕刻所需的約33V的活化閾值。在約33V的該活化閾值以下，將不會發生蝕刻，由此使得沉積能夠進行。在這個意義上，80sccm的CHF₃+20sccm的NF₃的雙峰工藝氣體組合物表示在高的初級等離子體功率下的非貧化學品。

在圖5C的示例中，當在操作503中初級等離子體功率是低的時，對覆蓋式氧化物的蝕刻發生，并且偏置電壓被施加以增強蝕刻的方向性。然后，當在操作505中初級等離子體功率是高的時，材料在覆蓋氧化物上的沉積發生，并且偏置電壓被關斷，以避免對材料沉積的干擾。因此，圖5C表明，在適當配置雙峰工藝氣體組合物的情況下，低的初級等離子體功率結合增大的偏置電壓使用(如在操作503中)可以使得ARDE改進。并且，高的初級等離子體功率結合在低/零的偏置電壓使用(如在操作505中)可以使得材料(如聚合物材料)能在掩模材料154上沉積以修復/重組掩模材料154。應該理解的是，參照圖5C公開的80sccm的CHF₃+20sccm的NF₃的雙峰工藝氣體組合物通過示例的方式被提供，并且不應被解釋為對本文公開的方法的限制。

在多種實施方式中，基本上任何雙峰工藝組合物可以被配制并使用，只要所得等離子體在一種初級等離子體功率電平顯示出蝕刻為主的效果并且在另一不同的初級等離子體功率電平下顯示出沉積為主的效果即可。此外，雖然圖4B和圖5B的示例示出了等離子體在低的初級等離子體功率電平下顯示出蝕刻為主的效果并且在高的初級等離子體功率電平顯示出沉積為主的效果，但應該理解的是，這種關系可以利用其它雙峰工藝氣體組合物而反轉。具體地，對于某些雙峰工藝氣體組合物，等離子體將在高的初級等離子體功率電平下顯示出蝕刻為主的效果并且在低的初級等離子體功率電平下顯示出沉積為主的效果。例如，使用10sccm的SiCl₄+1000sccm的O₂的雙峰工藝氣體組合物產生的等離子體將在約100W的低的初級等離子體功率電平下顯示出沉積為主的效果，并且將在約3000W的高的初級等離子體功率電平下顯示出蝕刻為主的效果。同樣，應該理解的是，這里提到的10sccm的SiCl₄+1000sccm的O₂的雙峰工藝氣體組合物以舉例的方式提供，并且不應被解釋為對本文公開的方法的限制。

本文公開的方法提供用于等離子體蝕刻處理，其中單一雙峰工藝氣體組合物使得在第一初級等離子體功率電平下產生貧化學品(零活化能)的等離子體，并在與第一初級等離子體功率電平不同的第二初級等離子體功率電平下使該等離子體轉變成聚合化學品(非零活化能)。在一些實施方式中，第一初級等離子體功率電平是低的初級等離子體功率電平，而第二初級等離子體功率電平是高的初級等離子體功率電平。在一些實施方式中，第一初級等離子體功率電平是高的初級等離子體功率電平，而第二初級等離子體功率電平是低的初級等離子體功率電平。第一初級等離子體功率電平和第二初級等離子體功率電平之間的快速切換使得蝕刻為主的等離子體狀態和沉積為主的等離子體狀態之間能快速切換。應當理解，相比于使用MMP工藝(其中雙峰工藝氣體組合物改變以導致等離子體狀態的轉變)可以獲得的慢得多的轉變能力，根據本文公開的方法，通過在使用相同的雙峰工藝氣體組合物時改變所施加的初級等離子體功率，蝕刻為主的等離子體狀態和沉積為主的等離子體狀態之間的過渡可以非常快速地完成。因此，當與MMP工藝比較時，本文公開的方法能夠提高襯底處理產量。此外，舉例而言，本文公開的方法可以通過使用參照圖2以及圖5B所討論的RF功率電源107和125以脈沖方式使初級等離子體功率與所施加的偏置電壓電平同步而提供較好的工藝控制。

本文公開的方法通過提供掩模保護而不需要使用多種不同的工藝氣體組合物，解決與靶材料152相對于上覆的掩模材料154的蝕刻選擇性相關的問題。本文公開的方法還通過以同步的方式切換初級等離子體功率電平和偏置電壓電平顯示了對現有的“貧”或“富聚合物”工藝的天然選擇性的改進。本文公開的方法提供了在蝕刻非常HAR的特征(例如，具有30比1，或更大的深寬比的特征)中的益處，其中常規蝕刻化學品(非常聚合的，有選擇性限制)由于在蝕刻前緣較少的離子能量并且最終沒有足夠的離子能量活化HAR特征的底部蝕刻而減慢蝕刻或停止蝕刻。然而，應該理解的是，本文公開的方法不限于蝕刻HAR特征，并且可以在基本上任何的其中在等離子體蝕刻處理過程中修復/重組掩膜材料154是有利的/必要的等離子體蝕刻應用中提供益處。

雖然為了清楚理解的目的已經相當詳細地描述了前述的實施方式，但是顯而易見的是，可在所附權利要求書的范圍內實施某些變化和修改方案。因此，本發明的實施方式應被視為是說明性的而不是限制性的，并且所述實施方式并不限于本文所給出的細節，而是可以在所描述的實施方式的范圍和等同方案內進行修改。