制造氮化鉭隔離層的方法與金屬柵極堆與流程
本發明實施例是關于一種制造半導體裝置的方法。尤其是一種制造氮化鉭隔離層半導體裝置的方法。
背景技術：
集成電路技術近年來發展快速。隨著集成電路不斷進步更新，集成電路的大小愈趨精簡，但是結構愈趨復雜。這種現象提高的制作集成電路的門檻，對于集成電路制程的發展也是本領域急欲加強的部分。在集成電路的發展歷程中，功能密度(也就是每一單位晶片面積內相連的裝置數目)增加，裝置的體積(也就是一般制程可制造出的最小元件)卻相對縮小。
為了達到更小的體積，在制程過程中容易出現一些瑕疵，例如：電流外泄、材料相容性等。外來物質滲透以及無可避免的空乏效應常發生在一般的多晶硅柵極。利用功函數金屬(workfunctionmetal)被拿來替換熟悉多晶硅柵極。使用功函數金屬柵極層可以帶來較高的柵極電容以及柵極介電層減量的優點。然而，金屬柵極層與其下的介電層材料易產生不良的交互反應，使得裝置的效能受到負面影響。
技術實現要素：
本發明一實施例提供一種制造用于半導體裝置的氮化鉭隔離層的方法包含調整沉積溫度介于攝氏275-300度之間以及調整氨氣(nh3)流量容量介于500-700毫升/分鐘(ml/m)。
根據本發明部分實施例，沉積溫度保持穩定。
根據本發明部分實施例，氨氣流量容量保持穩定。
根據本發明部分實施例，調整沉積溫度以及調整氨氣流量容量重復至少兩個循環。
根據本發明部分實施例，每次循環改變沉積溫度以及氨氣流量容量。
根據本發明部分實施例，鉭氮比(ta:n)介于1.2至3之間。
本發明另一實施例提供一種制造用于超低臨界電壓半導體裝置的氮化鉭隔離層的方法，包含形成高介電常數介電層于半導體基材上，接著，形成氮化鉭隔離層于高介電常數介電層上，氮化鉭隔離層具有鉭氮比(ta:n)介于1.2至3之間。再來，沉積多個第一金屬柵極于氮化鉭隔離層上，并且圖案化位于氮化鉭隔離層上的多個第一金屬柵極，以及形成第二金屬柵極于氮化鉭隔離層上。
本發明另一實施例提供一種金屬柵極堆包含基材具有一源極/漏極區域、高介電常數介電層設置于基材上且介于源極/漏極區域之間，以及氮化鉭隔離層設置于高介電常數介電層之上。氮化鉭隔離層具有鉭氮比(ta:n)介于1.2至3之間。
根據本發明部分實施例，氮化鉭隔離層具有多個層。
根據本發明部分實施例，氮化鉭隔離層的多個層各具有不同鉭氮比。
附圖說明
本發明的上述和其他實施方式、特征及其他優點參照說明書內容并配合附加附圖得到更清楚的了解，其中：
圖1根據本發明部分實施例繪示在半導體裝置中沉積氮化鉭隔離層流程圖；
圖2根據本發明部分實施例繪示在超低臨界電壓半導體裝置中沉積氮化鉭隔離層流程圖；
圖3是一圖表表現晶圓電流漏電情況；
圖4a-4c是繪示如圖2所示的流程圖步驟；以及
圖5是根據本發明部分實施例繪示一金屬柵極堆。
具體實施方式
為了使本發明的敘述更加詳盡與完備，下文針對了本發明的實施方式與具體實施例提出了說明性的描述；但這并非實施或運用本發明具體實施例的唯一形式。以下所揭露的各實施例，在有益的情形下可相互組合或取代，也可在一實施例中附加其他的實施例，而無須進一步的記載或說明。在以下描述中，將詳細敘述許多特定細節以使讀者能夠充分理解以下的實施例。然而，可在無此等特定細節的情況下實踐本發明的實施例。
透過金屬柵極結構替代熟悉多晶硅柵極電極，可以使得晶體管尺寸大幅減少。柵極氧化層的厚度同時減少，配合比較短的柵極長度，維持裝置效能。高介電常數(high-k或hk)柵極絕緣層取代了熟悉的氧化硅，因為高介電常數柵極絕緣層可以透過較薄的厚度達到更微量的外漏電流，并且得到等效氧化物厚度(equivalentoxidethickness,eot)的電容值。然而，當高介電常數材料與金屬被拿來形成柵極層，許多潛在問題浮現。
當一個場效晶體管裝置的通道長度(channellength)與源極漏極接面的空乏層寬度相同時，這種場效晶體管可以被視為短通道場效晶體管。當半導體裝置的大小縮減，會使得運作速度增加而且讓更多元件可以被設置在一個晶片上，也會發生短通道效應(shortchanneleffect)。當包圍漏極區的空乏區延伸到源極區，兩邊的空乏區交融，將會產生穿隧效應(punch-through)或漏極引起的位能下降(drain-inducedbarrierlower,dibl)。這種現象被稱作短通道效應。可想而知，短通道效應可以透過較長的通道長度舒緩。但是，增加裝置的尺寸的做法完全不在考慮范圍。
在不影響晶片大小的前提下，短通道效應可以透過較薄的氧化層、更廣泛的基材摻雜以及較淺的接面減緩。假設接面的半徑是r，通道長度是l，臨界電壓偏移值與r/l的比例成正比。因此，當一個晶體管的通道長度較短的時候，臨界電壓偏移值也比較顯著。當通道長度l遠比接面半徑r來得大的狀況，臨界電壓偏移值幾乎為0。在相同的柵極至源極(gate-to-source)電壓情況下，大小愈小的裝置具有較高的漏極電流。因此，這些小尺寸的裝置具有較低的臨界電壓。在超低臨界電壓裝置中，短通道效應可能因此更加劇烈。
臨界電壓支配了晶體管的速度、待機電流量以及運作電流特性。臨界電壓必須具備放大“運作”電流，而且減少“待機”電流的腳色。這個腳色的權衡常取決于電路設計以及應用層面。常見的手段是透過微調晶體管通道區域臨界電壓摻雜物的摻雜濃度，來調整臨界電壓。
另外一種調整臨界電壓的方式，是調整柵極功函數。隨著金屬柵極的技術進展，適當的功函數材料選擇對于晶體管功效更加重要。功函數是移動一個電子從費米能階(fermilevel)到真空所需的能量。不同材料具備不同功函數，而且n型或p型晶體管需要不一樣的功函數。選用不同金屬材料，又可能會造成額外的制程步驟，而且增加制程的復雜度，增加裝置發生缺陷的機率。
根據研究指出，許多柵極金屬材料與高介電常數介電材料，像是hfo2或zro2直接接觸合用的時候，會產生黏附或穩定性的問題。舉例來說，金屬材料像是鈦(ti)、鉿(hf)或鋯(zr)搶氧原子(o)，使得其下的有效介電層厚度減少，造成衰退并增加電流外漏的可能。通過增加一介于金屬柵極與高介電常數介電材料的隔離層(barrierlayer)(也被稱作“遮蔽層”(caplayer))，可以克服金屬材料與高介電材料相容性的問題。因此，隔離層材料的選用，對于整體裝置效能有決定性的影響。
請參考圖4a。圖4a繪示一水平視角半導體裝置剖面圖。半導體裝置包含一基材410。基材410是一包含硅的半導體基材。除此之外，基材410可以包含其它初階半導體，像是鍺，或是其他復合半導體，像是硅碳化物、砷化鎵、磷化鎵、磷化銦、砷化銦或銻化銦。基材410可以包含一半導體合金，像是sige,gaasp,alinas,algaas,gainas,gainp,gainasp或其組合。在本發明另一實施例中，基材410根據裝置需求包含不同摻雜物、摻雜物濃度的配置。
一絕緣層420設置在基材410中，以隔絕分離基材410中不同區域或元件。絕緣層420利用絕緣手段，像是區域性硅表面氧化隔離(localoxidationofsilicon,locos)，或是淺溝渠分離(shallowtrenchisolation,sti)，來界定并電性區隔基材410中的不同區域。絕緣層420包含氧化硅、氮化硅、氮氧化硅等其他適合絕緣材料。絕緣層420可透過任何適合的方式形成。舉例來說，形成一淺溝渠分離包含利用微影蝕刻制程暴露一部分的基材，再于基材被暴露的區域蝕刻出一溝槽，并且用介電材料填充此溝槽。
源極/漏極區域430設置在基材410中。源極/漏極區域430可包含低濃度摻雜的源極/漏極區域，以及高濃度摻雜的源極/漏極區域430。低濃度或高濃度摻雜的源極/漏極區域可以透過離子植布、擴散的方式形成，可以包含n-型摻雜物，像是含磷化合物或砷，也可以包含p-型摻雜物，像是硼或氟化硼。可進行退火以活化源極/漏極區域430內的摻雜物。介于源極/漏極區域430之間可界定一通道區域440。
高介電常數介電層450設置在基材410之上。高介電常數介電層450具有一厚度介于約5至
形成高介電常數介電層450之后，接著形成氮化鉭阻絕層。根據本發明實施例，圖1繪示方法100流程圖，方法100是于整個或部分半導體裝置中沉積氮化鉭阻絕層。方法100由步驟100開始，調整一沉積溫度。
氮化鉭阻絕層460是由原子層沉積或化學氣相沉積的方式形成。當沉積氮化鉭阻絕層460的時候，可以調節其沉積溫度。沉積溫度對于在反應室中形成的鉭氮比例具有舉足輕重的影響力。如前所述，一金屬阻絕層通常設置于高介電常數介電層以及金屬柵極之間，金屬阻絕層的材料對于裝置效能影響甚巨，因為金屬阻絕層的成分可能會與金屬柵極作用。經研究發現，含氮量較高的金屬阻絕層比較容易導致氮-鈦反應。此一不樂見的氮-鈦反應造成金屬柵極于接下來的制程中具有較高的蝕刻率。非刻意引入的柵極層不等相性蝕刻會導致嚴重的裝置缺陷，舉例來說，接觸不良或不平坦的介面。因此，阻絕層460的鉭與氮的比例在裝置效能上扮演重要腳色。氮化鉭阻絕層460可以促進金屬柵極與其下的高介電常數介電層450的結合，同時，氮化鉭阻絕層460的成分濃度比需嚴謹的控制，以避免隔絕層金屬與金屬柵極層反應。
氮化鉭阻絕層460的鉭與氮濃度是透過溫度語氣體流量容量調節。根據本發明部分實施例，氮化鉭阻絕層460是由原子層沉積的方式形成。在步驟110，微調反應室沉積溫度。較高的沉積溫度導致較高的氮濃度。換句話說，鉭比氮(ta:n)的比例比較低，低于1.3。當使用較低的沉積溫度，氮濃度減少，而鉭比氮比例增高。舉例來說，當沉積溫度設于約攝氏275度，鉭氮比約是1.3。當沉積溫度減少至約攝氏250度，鉭氮比約是1.4，因為反應過程中氮濃度減少。當沉積溫度升高至攝氏300度，鉭氮比增加至1.6。沉積溫度與鉭氮比數值互為反比。一較高的沉積溫度代表一較低的ta:n數值，一較低的沉積溫度代表一較高的ta:n數值。
另外，如圖1步驟120所示，還可以透過氣體流量容量控制鉭與氮的比率，也就是氨氣(nh3)的氣體流量。與沉積溫度不一樣的是，當氨氣氣體流量容量增加，氮在氮化鉭隔離層460的濃度上升。舉例來說，當氨氣氣體流量容量設定在約800毫升/分鐘(ml/m)(每分鐘標準立方厘米,standardcubiccentimetresperminute,sccm)，鉭氮比接近1。如果氨氣氣體流量容量減少到約600毫升/分鐘，氮濃度同樣下降，鉭氮比則上升到超過1.4。通過調整氨氣氣體流量容量，氮化鉭隔離層的鉭氮比可以被更精準的調節。
調整沉積溫度或氨氣氣體流量容量可以交替進行或同時進行。兩者的執行順序并不影響最后的氮化鉭隔離層濃度比例。為了達到理想鉭：氮比，可以透過單獨調整沉積溫度或氨氣氣體流量容量達到目標。除此之外，調整程序可以分為多個步驟進行。舉例來說，調整沉積溫度可以重復至少兩次，兩次只中可以為相同沉積溫度(與其他反應條件)或不同沉積溫度(與其他反應條件)。同理，氨氣氣體流量容量也可以重復執行超過一次以上。多次循環代表氮化鉭隔離層可以包含多層，且每一層根據其反應條件可具有不同成分比例。舉例來說，在第一次循環，沉積溫度設于攝氏275度，氨氣氣體流量容量設于500毫升/分鐘。在接下來的循環，沉積溫度保持相同，氨氣氣體流量容量增加到600毫升/分鐘。反應條件可依半導體裝置產物需求變化鉭氮比率。氮化鉭隔離層最終厚度約為
綜合反應室沉積溫度與氨氣氣體流量容量帶來的影響，氮化鉭隔離層可具有鉭氮比介于1.2至3之間。特地減低氨氣濃度，使得氨氣與其相鄰元素，像是與來自其上金屬柵極的鈦之間的負面反應效果可以弱化。當氮化鉭隔離層的氮濃度微調至較低的程度，介質泄滯的情況可以減到最少。氮化鉭隔離層可以當作遮蔽層，促進結合以及防止氧提取(oxygenscavenge)。更詳細地說，透過干擾熟悉1：1的鉭氮比率，本發明的氮化鉭隔離層460的氮濃度較低，因此，在氮化鉭隔離層460中的氮原子與其上的金屬柵極交互作用降低。另外，柵極層里的元素，像是鈦，較不易穿透氮化鉭隔離層460，因此其下的高介電常數介電層450可以不受到氧缺位占領(oxygenvacancyoccupation)。簡言之，氮化鉭隔離層460具有鉭氮比大于1.2，且此一比率抑制不同層間物質擴散，因此，介電泄滯的情況大幅減少。
請參考圖3。圖3為圖表呈現當使用氮化鉭隔離層460時，裝置電流漏電情況。淺灰色線條為數據來自一晶圓沒有使用氮化鉭隔離層于其裝置。深灰色線條為數據來自一晶圓使用氮化鉭隔離層460于其裝置。經過0.01與0.02的垂直虛線是指一裝置漏電標準值(安培,a)。當氮化鉭隔離層460被使用，裝置漏電量位移制標準值左側，代表氮導致的金屬離子擴散情形趨緩，因此介電泄滯的情形也減少。當氮原子濃度在氮化鉭隔離層中調節至較低時，驅動電流相較之下更穩定。
請參考圖2。圖2根據本發明不同實施例繪示在部分或全部超低臨界電壓半導體裝置中沉積氮化鉭隔離層的方法200流程圖。如前所述，臨界電壓受到短通道效應影響，包含穿隧效應或漏極引起的位能下降。因此，在超低臨界電壓的情況，材料的選擇扮演舉足輕重的腳色，不良的材料交互反應，例如氮與鈦，會導致產物性能減損。
如圖2步驟210所述，高介電常數介電層形成在一半導體基材上。此一步驟是繪示于圖4a，高介電常數介電層450形成在基材410上。根據本發明部分實施例，基材410包含多于一組的柵極堆。舉例來說，在一超低介電壓半導體裝置，柵極堆的數目是四，且每個柵極堆功能不同或結構不同。為了力求圖示清楚簡潔，圖4a-4c僅繪示一個柵極堆結構，本發明并不以此為限。基材410的特征與前述圖1步驟110大致相同，于此不再贅述。一通道區域440界定于源極/漏極區域430之間。根據本發明部分實施例，高介電常數介電層450至少覆蓋基材410的通道區域440上。如圖4a所示，高介電常數介電層450形成在基材410整個表面，覆蓋了通道區域440、源極/漏極區域430與絕緣層420。
接著，如220步驟所述，氮化鉭隔離層形成在高介電常數介電層上。請復參考圖4a。鉭氮比被控制在1.2至3之間，鉭氮比可以透過調節制程條件精準調整。更詳細地說，熱與氣體流量容量決定了鉭氮比。通過調整反應室沉積溫度，可以改變產物的鉭氮濃度。較高的反應溫度，氮濃度提升。當反應在較低的溫度下進行，例如攝氏275度，氮濃度則較低，形成鉭氮比高于至少1.2。除了調整溫度之外，調整氨氣氣體流量容量也可以導致比率改變。根據本發明部分實施例，氨氣氣體流量容量設在約600毫升/分鐘，使得氮濃度維持較低的標準。舉例來說，在600毫升/分鐘的情況下，鉭氮比接近1.4。如果氨氣氣體流量容量增加，氮濃度增加，鉭氮比降至小于1.2。
如步驟230所述，在超低臨界電壓半導體裝置中，形成氮化鉭隔離層之后，金屬柵極形成在氮化鉭隔離層之上。如圖4b繪示，多個第一金屬柵極472、474與476設置在氮化鉭隔離層460上。第一金屬柵極472、474與476可通過物理氣相沉積、化學氣相沉積、原子層沉積、等離子促進沉積、遠距等離子化學氣相沉積、有機金屬化學氣相沉積、濺鍍、電鍍或任何其他合適的方式形成。
如步驟240所述，根據超低臨界電壓半導體裝置的設計，圖案化第一金屬柵極472、474與476。每個第一金屬柵極在不同的柵極堆里具有不同功函數。根據本發明部分實施例，第一金屬柵極的材料是氮化鈦(tin)。氮化鉭隔離層460隔絕鈦擴散至高介電常數介電層450。氮化鉭隔離層460中較低的氮濃度減緩氮與鈦的交互作用，氮與鈦的交互作用會導致高介電常數介電層450的氧提取現象。第一金屬柵極472、474與476的鈦被阻絕，因此無法侵入高介電常數介電層450，而介電泄滯的情況可大幅減少。除此之外，在圖案化第一金屬柵極472、474與476的過程中，蝕刻率較為一致，因為鈦原子成功被保留在第一金屬柵極472、474與476中，鈦原子與來自氮化鉭隔離層460的氮交互作用機會減少。換句話說，第一金屬柵極與氮化鉭隔離層的介面較不易發生鈦與鉭的作用。圖案化第一金屬柵極472、474與476的步驟可于形成每一層第一金屬柵極之后馬上進行，本發明并不以此為限。
如步驟250所述，在圖案化之后，可以進行化學式機械磨平(chemicalmechanicalpolishing,cmp)，以移除形成于氮化鉭隔離層460上的第一金屬柵極472、474與476，直到其下的氮化鉭隔離層460暴露出來。請參考圖4c，第一金屬柵極472、474與476自四個柵極堆中的其中一個完全移除。因此，四個柵極堆中的其中一個完全沒有第一金屬柵極覆蓋，且可進行其他后續制程。舉例來說，可以進行圖案化，使得氮化鉭隔離層460’以及高介電常數介電層450’當作一柵極堆的基底。根據本發明部分實施例，第一金屬柵極472、474與476為其他三個在超低臨界電壓半導體裝置的柵極堆導電結構。而第四個柵極具有依第二金屬柵極。如步驟250所述，第二金屬柵極設置在氮化鉭隔離層460’之上，以形第四個柵極堆。
根據本發明部分實施例，在形成第一與第二金屬柵極之后，一阻絕層(圖未示)可以設置在柵極堆上。阻絕層可以透過物理氣相沉積、化學氣相沉積、原子層沉積、等離子促進沉積、遠距等離子化學氣相沉積、有機金屬化學氣相沉積、濺鍍、電鍍或任何其他合適的方式形成。阻絕層的材料可以是例如氮化鈦(tin)。一鎢金屬層(tungsten)(圖未示)設置在阻絕層上，完成超低臨界電壓半導體裝置。
請參考圖5。圖5是根據本發明部分實施例繪示半導體裝置的一部分，包含一金屬柵極堆500。金屬柵極堆500包含一基材500、一柵極結構以及一介電層590。基材510包含一源極/漏極區域530以及一通道區域540介于源極/漏極區域530之間。絕緣層520設置在源極/漏極區域530的兩旁，以隔絕柵極堆與其他在基材510上不同功能的柵極堆。一高介電常數介電層550設置在基材510的通道區域540上。一氮化鉭隔離層560設置在高介電常數介電層550之上，氮化鉭隔離層560具有鉭氮比介于約1.2至3之間。氮化鉭隔離層560可包含多于一層。除此之外，根據裝置設計需求，每一層氮化鉭隔離層可具有不同鉭氮比。舉例來說，一第一氮化鉭隔離層可以有鉭氮比約1.5，而第二氮化鉭隔離層可以有鉭氮比約2。鉭氮比可以不固定，且透過沉積氮化鉭隔離層時，調整沉積溫度或氨氣氣體流量容量達成。氮化鉭隔離層560具有約
一金屬柵極層570設置在氮化鉭隔離層560之上。一對間隔體580包夾柵極堆于其間。間隔體580設置在柵極堆(高介電常數介電層550、氮化鉭隔離層560與金屬柵極層570)兩側壁。間隔體580的材料可以為例如氧化硅、硅碳氮化物或其組合。介電層590設置覆蓋在基材510之上，像是一層間介電層(interleveldielectriclayer,ild)。介電層590包含一介電材料例如氧化硅、氮化硅、氮氧化硅、四乙氧基硅烷(tetraethylorthosilicate,teos)形成的氧化層、磷硅酸鹽玻璃(phosphosilicateglass,psg)、硼硅玻璃(borophosphosilicateglass,bpsg)、低介電常數材料等任何其他適合的介電材料。介電層590可具有多層結構，包含不同介電材料。柵極堆500即告完成。
雖然本發明已以實施方式揭露如上，然其并非用以限定本發明，任何熟悉此技藝者，在不脫離本發明的精神和范圍內，當可作各種的更動與潤飾，因此本發明的保護范圍當視所附的權利要求書所界定的范圍為準。
- 還沒有人留言評論。精彩留言會獲得點贊！