具有橫向變化摻雜分布圖的半導體器件及其制造方法與流程

本文所描述的實施方式涉及具有橫向變化的摻雜分布圖的半導體器件，例如具有多個級聯的半導體元件的功率FET，各個半導體元件均形成單個FET。本文中所描述的另外的實施方式涉及用于制造具有橫向變化的摻雜分布圖的半導體器件的方法。

背景技術：

半導體器件發展的一個目標是增加阻斷能力(通常由BV_DSS表示)并且減小通態電阻(通常由R_ON或R_DSON表示)。BV_DSS表示當半導體器件處于阻斷模式時的漏源電壓，在該漏源電壓處，通常由I_DSS表示的漏電流超過給定值。通態電阻R_ON是當半導體器件在正向導通模式下工作時的電阻。

BV_DSS和R_ON均基于漂移區的摻雜濃度。例如，通過增加摻雜濃度能夠減小通態電阻R_ON。然而，漂移區中的高摻雜濃度通常會降低半導體器件的阻斷能力。

因此，期望保持或者甚至提高器件性能規格。

技術實現要素：

根據實施方式，一種用于制造半導體器件的方法包括：設置具有第一側的半導體襯底；在半導體襯底的第一側上形成具有變化的厚度的第一注入掩模；在半導體襯底中限定用于各個半導體元件的區域；以及通過第一注入掩模將摻雜劑注入到半導體襯底中以形成至少第一摻雜區，第一摻雜區至少部分地布置在第一組半導體元件下方并且具有橫向變化的摻雜劑量和/或橫向變化的注入深度。

根據實施方式，一種用于制造半導體器件的方法包括：設置具有第一側的半導體襯底；在半導體襯底的第一側處在半導體襯底中形成源極區；在半導體襯底的第一側處在半導體襯底中形成與源極區橫向隔開的漏極區；在半導體襯底的第一側上形成具有變化的厚度的注入掩模；以及通過注入掩模將摻雜劑注入到半導體襯底中，以在源極區與漏極區之間形成具有橫向變化的摻雜劑量和/或橫向變化的深度的漂移區。

根據實施方式，一種半導體器件包括：具有第一側的半導體襯底；源極金屬化物，源極金屬化物在半導體襯底的第一側上并且與形成在半導體襯底中的源極區接觸；漏極金屬化物，漏極金屬化物在半導體襯底的第一側上并且與形成在半導體襯底中的漏極區接觸；以及形成在半導體襯底中的至少第一摻雜區，其中，第一摻雜區具有橫向變化的摻雜劑量和/或橫向變化的注入深度。

在閱讀下面的詳細描述并且觀看附圖時，本領域技術人員將意識到另外的特征和優點。

附圖說明

在附圖中的部件不一定是按比例繪制，而是將重點放在說明本發明的原理。此外，在附圖中，相同的附圖標記指代相應的部分。在附圖中：

圖1示出了根據實施方式的用于制造半導體器件的處理；

圖2A和2B示出了根據實施方式的用于制造半導體器件的另外的處理；

圖3示出了根據實施方式的半導體器件；

圖4A至圖4C示出了根據實施方式的用于制造半導體器件的不同處理；

圖5示出了根據實施方式的半導體器件的平面圖；

圖6示出了圖5的半導體器件的一部分的截面圖；

圖7示出了根據本文所描述的實施方式的半導體器件的一部分的3維圖；

圖8示出了根據本文所描述的實施方式的半導體器件的一部分的3維圖；

圖9A至圖9E示出了根據實施方式的用于制造半導體器件的處理；

圖10A至圖10D示出了根據實施方式的用于制造半導體器件的處理；以及

圖11A和圖11B示出了根據實施方式的用于制造半導體器件的處理。

具體實施方式

在下面的詳細描述中，參照附圖，附圖構成本說明書的一部分并且在附圖中通過示例的方式示出了可以實踐的本發明的具體實施方式。在這一點上，參照所描述的附圖的定向來使用方向性術語，例如“頂”、“底”、“前”、“后”、“領先”、“尾隨”、“橫向”、“垂直”等。因為實施方式的部件可以沿著多個不同的定向放置，所以方向性術語用于說明的目的并且絕不是限制性的。應該理解的是，在不脫離本發明的范圍的情況下，可以使用其他的實施方式并且可以做出結構或邏輯的改變。因此，下面的詳細描述不以限制性含義來理解，并且本發明的范圍由所附權利要求來限定。所描述的實施方式使用特定的語言，這不應該被解釋為限制所附權利要求的范圍。

在本說明書中，半導體襯底的第二側或第二表面被認為是由下表面或背側形成，而第一側或第一表面被認為是由半導體襯底的頂側或頂表面或者主側或主表面形成。因此，類似“頂”和“底”，如在本說明書中所使用的術語“上方”和“下方”考慮這種定向來描述一個結構特征相對于另一結構特征的相對位置。此外，為了便于描述以解釋一個特征相對于第二特征的定位來使用空間相對術語，例如“之下”、“下方”、“下”、“之上”、“上”等。這些術語旨在包括除了在附圖中所描述的那些定向之外的不同器件定向。另外，諸如“第一”、“第二”等的術語還被用于描述各種特征、區域、區段等并且也不旨在進行限制。貫穿說明書相同的術語可以指代相同的特征。

術語“電氣連接”和“電連接”描述的是兩個特征之間的歐姆連接。

本文中，在平面或表面上的“法向投影”意思是在平面或表面上的垂直投影。換言之，觀看方向是垂直于表面或平面。

半導體襯底可以由適合于制造半導體部件的任意半導體材料制成。這樣的材料的示例可以包括但是不限于：元素半導體材料(例如，硅(Si))，IV族化合物半導體材料(例如，碳化硅(SiC)或硅鍺(SiGe)))，二元、三元或四元的III-V族半導體材料(例如，砷化鎵(GaAs)、磷化鎵(GaP)、磷化銦(InP)、氮化鎵(GaN)、氮化鋁鎵(AlGaN)、磷化銦鎵(InGaP)或磷砷化銦鎵(InGaAsP))，以及二元或三元的II-VI族半導體材料(例如，碲化鎘(CdTe)和碲化汞鎘(HgCdTe))等。上述的半導體材料也被稱為同質結半導體材料。當將兩種不同的半導體材料結合時，形成異質結半導體材料。異質結半導體材料的示例包括但是不限于：硅(Si_xC_1-x)和SiGe異質結半導體材料。針對功率半導體應用，當前主要使用Si、SiC和GaN材料。

n摻雜區被稱為具有第一導電類型，而p摻雜區被稱為具有第二導電類型。然而，可以將第一導電類型與第二導電類型進行交換，使得第一導電類型是p摻雜的并且第二導電類型是n摻雜的。

如本文中所使用的，術語“具有”、“包含有”、“包含”、“包括”等是表示所述元件或特征的存在而不排除另外的元件或特征的存在的開放式術語。單數形式旨在包括單數和復數的意思，除非上下文另外清楚地指出。

圖1示出了根據實施方式的用于制造半導體器件的方法。設置具有第一側101和與第一側101相對的第二側102的半導體襯底100。在半導體襯底100的第一側101上形成具有橫向變化的厚度的注入掩模191。注入掩模191在其他實施方式中也被稱為第一注入掩模。在進一步的處理中，通過注入掩模191將摻雜劑(由向下指的箭頭示出)注入到半導體襯底100中，以形成具有橫向變化的摻雜劑量和/或橫向變化的注入深度的至少摻雜區140。摻雜區140在其他實施方式中也被稱為第一摻雜區。

注入掩模191的厚度被理解為沿著垂直于半導體襯底100的第一側101的垂直方向。橫向變化的厚度意思是在不同的橫向位置處(垂直)厚度是不同的。因此，注入掩模191可以包括不同厚度的區域并且還可以包括恒定厚度的區域。例如，注入掩模191可以包括具有橫向變化的厚度的至少第一區域和具有恒定厚度的至少第二區域。此外，注入掩模191可以包括具有不同的變化厚度的至少兩個區域，例如具有不同的斜度或梯度的區域。

如圖1所示，沿垂直方向(即，沿垂直于第一側101的方向)的注入分布圖具有在給定深度處具有注入峰值的給定分布。因為注入掩模191具有沿橫向方向變化的厚度(橫向變化的厚度)，所以注入峰值的垂直位置以及由此導致的注入深度也根據注入掩模191的局部厚度而變化。注入峰值的垂直位置由線145示出，線145示出了隨著注入掩模191的厚度的減小，注入峰值相對于第一側101的深度增加。

在圖1中示出了注入峰值隨著注入掩模191的厚度變化的深度變化。根據注入掩模191和半導體襯底100的吸收行為，當被限定為注入峰值的位置時，在半導體襯底100中的注入深度可以對于半導體襯底100近似恒定，半導體襯底100與注入掩模191相比使得注入的摻雜劑更強地減速。在這種情況下，在半導體襯底100內的深度變化不太明顯。然而，由于摻雜劑量依賴于注入掩模191的厚度，因此每單位面積注入的摻雜劑的量(即摻雜劑量)橫向地變化。因此，即使在注入深度不顯著變化時，摻雜劑量也會基于注入掩模191的厚度變化而顯著變化。

為了說明的目的，在由ΔX₁表示的區域中的摻雜劑量小于在由ΔX₂表示的區域中的摻雜劑量。ΔX₁和ΔX₂表示相同尺寸的區域。因而，摻雜劑量是在半導體襯底100的主表面中每單位面積的注入摻雜劑的量，在這個實施方式中，主表面是由第一側101形成的。增加摻雜劑量還意味著注入的摻雜劑的總量在垂直柱的體積中增加，該垂直柱由單位面積限定并且從第一側垂直地延伸通過半導體襯底100。注入的摻雜劑的總量的這種增加或者一般來講注入的摻雜劑的總量的變化可以有益地用于塑造在摻雜區140中的幾何場。

如圖1所示，摻雜劑量以及由此導致的每個垂直柱的注入摻雜劑的總量隨著注入掩模191的厚度減小而增加。例如，形成具有橫向變化的摻雜劑量的摻雜區140對用作半導體器件的漂移區域或漂移區的摻雜區是有益的。

圖2A和圖2B示出了用于制造具有橫向變化的厚度的注入掩模191的處理。例如，可以通過如圖2A和圖2B示例的灰度光刻形成注入掩模191。在半導體襯底100的第一側101上形成光敏層190。光敏層190可以是例如與具有二元對比度行為的標準抗蝕劑不同的、具有低對比度行為的光刻膠。低對比度光刻膠的顯影率隨著曝光率而變化，而二元光刻膠可以僅在接收到在給定閾值之上(對于正性光刻膠)的曝光率的區域中才被顯影。因此，低對比度光刻膠能夠將橫向變化的曝光率轉變成橫向厚度變化。

光敏層190通過具有橫向變化的透光率的灰度掩模層180而暴露于輻射。根據用于光敏層190的光刻膠，輻射可以是諸如UV光的光或電子束輻射。

在進一步的處理中，對光敏層190進行顯影以形成具有橫向變化的厚度的注入掩模191。在圖2A和圖2B中，正性光刻膠用于光敏層190，使得與較少地暴露的區域相比，較多暴露于輻射的區域將較多地被顯影從而被去除。如果使用負性光刻膠，則曝光率與顯影之間的關系相反。

根據實施方式，具有橫向變化的厚度的注入掩模191還包括具有厚度調節使得注入掩模的平均厚度橫向變化的注入掩模。例如，可以通過在光敏層190中形成多個小溝槽來獲得厚度調節。溝槽可以具有恒定的寬度并且以相對于彼此變化的距離布置以獲得平均厚度變化，和/或溝槽可以具有變化的寬度。在任何情況下，可以限定注入掩模的平均厚度，其中，該平均厚度取決于每單位面積的溝槽的數目和/或尺寸。通常，溝槽比光敏層190的初始厚度薄以便以小步長來提供變化。

與使用分開的注入掩模來形成具有逐步增加或減小的摻雜劑量的摻雜區的方法相比，因為僅需要單個掩模180，所以利用灰度光刻是有益的。單個灰度掩模以及能夠將分級曝光轉化成分級厚度的光刻膠材料使得能夠形成任意橫向變化的厚度分布圖，使得能夠根據情況調整摻雜劑量和/或注入深度。因為僅使用單次光刻處理，所以能夠防止掩模不對準并且降低制造成本。因為僅需要單次注入處理，所以以給定的注入劑量執行整個注入，而不像可以具有變化的注入劑量的分開的注入步驟。此外，單次注入處理需要較少的時間。

例如可以通過SSRM測量(掃描擴散電阻顯微術)來驗證所獲得的摻雜劑量和/或注入深度。

圖3示出了橫向功率FET，其中具有橫向變化的摻雜劑量的摻雜區對該橫向功率FET是有益的。

圖3示出了根據實施方式的半導體器件230的等效電路圖。半導體器件230包括增強型晶體管231(常斷晶體管)和多個耗盡型晶體管230a至230d(常通晶體管)。增強型晶體管231包括柵電極、漏極區和源極區。增強型晶體管231的柵電極G也是用于半導體器件230的控制柵極。

當向柵電極G施加合適的電壓時，致使增強型晶體管231導通。多個耗盡型晶體管230a至230d彼此串聯連接并且連接至增強型晶體管231。耗盡型晶體管230a至230d的整體可以被認為用作增強型晶體管231的漂移區域237。在這種情況下，端子D可以被認為是功率半導體器件230的漏極端子。與增強型晶體管231的源極連接的端子S用作半導體器件230的源極。

如圖3所示，在增強型晶體管231的漏極處呈現的電壓被施加至耗盡型晶體管230b的柵極。在增強型晶體管231的源極處呈現的電壓被施加至晶體管230a的柵極。耗盡型晶體管230c至230d中的每一個的柵電極連接至另一耗盡型晶體管230a至230b的漏極，晶體管230a至230b布置在串中的相應的耗盡型晶體管230c至230d之前的兩個位置。因此，串中的任意晶體管231、230a至230d的輸出確定施加至串內的較后位置處的晶體管的柵極電壓。如此形成的半導體器件230是具有由耗盡型晶體管230a至230d形成的可控漂移區域的所謂的ADZFET(“有源漂移區域場效應晶體管”)。

圖3的半導體器件示出了耗盡型晶體管230a至230d和一個增強型晶體管231。雖然半導體器件通常包括一個增強型晶體管231，但是耗盡型晶體管230a至230d的數目不受限制并且可以根據期望的阻斷電壓來調整。

半導體器件230可以另外地包括多個箝位元件233、232a至232d，其中，箝位元件中的每一個并聯地連接至晶體管231和230a至230d中的每一個。對相應的晶體管231和230a至230d的過電壓保護由箝位元件233、232a至232d來提供。箝位元件可以是齊納二極管或其他合適的元件，例如PIN二極管、隧穿二極管、雪崩二極管等。箝位元件233、232a至232d是可選的。

晶體管231、230a至230d中的每一個能夠阻斷給定電壓，例如20V。由于串聯連接，半導體器件230的總阻斷電壓較大并且大約等于每個晶體管231、230a至230d的阻斷電壓乘以晶體管231、230a至230d的數目。因而，可以通過一系列能夠阻斷較低電壓的晶體管來形成能夠阻斷大電壓的功率半導體器件230。因為晶體管231、230a至230d中的每一個需要耐受的阻斷電壓是適中的，所以與需要阻斷高電壓的單個晶體管相比，器件要求不是那么嚴格。

晶體管231、230a至230d在其他實施方式中也被稱為半導體元件。

圖4A至圖4C示出了形成為如上所述的ADZFET的半導體器件的實施方式。在下文中被稱為半導體元件的晶體管231、230a至230d中的每一個被集成在公共的半導體襯底200中。半導體襯底200包括通過第一溝槽206彼此橫向隔開的多個第一臺面區(mesa region)205。第一臺面區205的每一個限定形成單個半導體元件230a至230d的區域。因此，第一臺面區205還可以被稱為元件臺面或器件臺面。

為了便于說明，圖4A和圖4C僅示出了耗盡型晶體管230a至230d。然而，增強型晶體管231也形成在相應的第一臺面區205中。耗盡型晶體管230a至230d一起形成第一組235半導體元件。

每個第一臺面區205包括通過第二溝槽208彼此隔開的多個第二臺面區207。第二臺面區207遠小于第一臺面區205并且可以被描述為薄的鰭形區域。如示出半導體器件230的平面圖的圖5所示，第一臺面區205可以同心地布置，使得第一臺面區205中的每一個形成封閉的環狀結構。第二臺面區207因此也如圖6中所示出的那樣同心地布置，圖6示出了半導體器件230的垂直截面的放大圖。各個環狀的第一臺面區205形成增強型器件231和耗盡型器件230a至230d(半導體元件)中的相應一個。增強型器件231可以在中心形成，其中，耗盡型器件230a至230d圍繞增強型器件231同心地形成。可選地，耗盡型器件230a至230d之一可以在中心形成，剩余的耗盡型器件230a至230d圍繞中心的耗盡型器件同心地形成，并且增強型器件231被形成為外圍器件。

摻雜區240布置在第一臺面區205下方，摻雜區240可以被認為用作半導體器件230的漂移區域，用于阻斷電壓的橫向減小。摻雜區240包括多個子區域240a至240d，每一個子區域形成在相應的一個第一臺面區205下方。當在半導體襯底200的第一側上的平面投影中觀看時，摻雜區240橫向延伸跨越第一組235半導體元件230a至230d。

摻雜區240當在第一側201上的平面投影中觀看時可以具有環形形狀，或者可以具有圓形形狀。其他的形狀也是可以的。

圖4B示出了在子區域240a至240d中的每一個中的垂直摻雜分布圖，即，沿著垂直方向的摻雜濃度的曲線。子區域240a至240d中的每一個的摻雜劑量是圖4B中所示出的相應的曲線下方的積分(陰影面積)。因而，可通過沿著垂直方向(即，沿著z軸)對摻雜濃度進行積分來獲得摻雜劑量。

如在圖4A和圖4C中所示出的，第一摻雜區240的第一子區域240a形成為至少部分布置在第一半導體元件230a下方，并且第一摻雜區240的具有不同于第一子區域240a的平均摻雜劑量的平均摻雜劑量的第二子區域240b形成為至少部分布置在第二半導體元件230b下方。此外，第一摻雜區240的第三子區域240c形成為至少部分布置在第三半導體元件230c下方，并且第一摻雜區240的第四子區域240d形成為至少部分布置成在第四半導體元件230d下方。子區域240a至240d中的每一個可以具有不同于與這個子區域相鄰的任意子區域的摻雜劑量(或平均摻雜劑量)和/或注入深度。

根據實施方式，各個子區域240a至240d被分配給相應的半導體元件230a至230d。如在以下更加詳細描述的，半導體元件230a至230d中的每一個在半導體器件的阻斷模式期間承受(assume)給定電勢。子區域240a至240d有助于阻斷電壓的橫向減小。

例如，圖4A示出了具有通過利用具有橫向連續變化的厚度的注入掩模291獲得的橫向連續變化的摻雜劑量和/或連續變化的注入深度的實施方式。在圖4A中示出的實施方式示出了厚度從左向右不斷減小。為了制造注入掩模291，可以使用如結合圖2A和圖2B說明的具有連續變化的透射率的掩模層281。

在圖4A中，摻雜區240的摻雜劑量在各個子區域之間橫向增加。對于子區域240a至240d中的每一個，即使在摻雜劑量通過各個子區域連續增加的情況下也可以限定平均摻雜劑量。因此，每個子區域240a至240d具有不同于相鄰子區域的平均摻雜劑量。摻雜區240的摻雜劑量可以例如橫向變化大約至少2倍，更具體地大約至少3倍。例如，摻雜區240的摻雜劑量可以沿著垂直方向和/或沿著橫向方向從0％變化至100％。可選地，摻雜區240的摻雜劑量可以沿著垂直方向和/或橫向方向從最小值變化至最大值。對于橫向方向和垂直方向，最小值和最大值可以不同。摻雜劑量也可以逐步變化。摻雜劑量的橫向變化可以包括具有最小摻雜劑量的第一子區域和具有最大摻雜劑量的第二子區域，其中，最大摻雜劑量比最小摻雜劑量大大約至少2倍，具體地大大約至少3倍，并且更具體地大大約至少4倍。當摻雜劑量連續變化時，最大摻雜劑量和最小摻雜劑量是例如在摻雜區240的橫向第一端處和與第一端相對的橫向第二端處測量的局部劑量。此外，摻雜劑量可以從在摻雜區240的橫向第一端處的第一最小值增加至在摻雜區240的橫向中心區域中的最大值，然后從最大值減小至摻雜區240的與第一端相對的橫向第二端處的第二最小值。第一最小值和第二最小值可以相等或者可以不同。

根據實施方式，摻雜區240橫向延伸跨越兩個、三個或更多個半導體元件230a至230d，并且具有橫向增加的摻雜劑量和/或注入深度。通常，沿著摻雜區240的橫向延伸的橫向增加對于摻雜劑量是至少2倍以及對于注入深度是至少2倍。

圖4C示出了使用具有逐步變化的厚度的注入掩模292的另一實施方式。為了制造注入掩模292，可以使用具有逐步變化的透射率的掩模層282。在這個實施方式中，與在圖4A中所示出的實施方式中的子區域240a至240d的連續變化的摻雜劑量相比，子區域240a至240d中的每一個具有給定的恒定摻雜劑量，因此，摻雜劑量逐步變化。

如結合圖3所描述的，耗盡型晶體管230a至230d(半導體元件)中的每一個承載半導體器件230的總阻斷電壓的一部分。在阻斷模式中，半導體元件230a至230d中的每一個在不同的電勢處，并且阻斷電壓通過半導體元件230a至230d橫向地下降。更具體地，阻斷電壓從源極端子S通過由增強型晶體管231和耗盡型晶體管230a至230d形成的串向漏極端子D下降。由于在阻斷模式期間半導體元件230a至230d中的每一個被箝位在給定的電勢處，因此阻斷電壓在整個半導體區域240中也橫向地下降。在設置具有不同的摻雜劑量的子區域240a至240d的情況下，可以對電壓下降的過程進行塑造(shape)以增加半導體器件的總阻斷能力并且避免電場局部超過給定閾值。

參照圖7和圖8，更加詳細地描述了半導體元件230a至230d的結構。僅出于說明目的，圖7和圖8參考第二半導體元件230b。

圖7和圖8示出了單個半導體元件230b的第一臺面區205的一部分。沒有示出第一溝槽206。

半導體襯底200的第一側201被示出為由第二臺面區207a和207b的上側形成。第二臺面區207a和207b中的每一個形成半導體元件230b的相應的鰭。相鄰的第二臺面區207a和207b通過相應的一個第二溝槽208彼此分開并且在功能和結構上不同。通常，第二臺面區207a和207b形成臺面區207a(第一類型的第二臺面區)與臺面區207b(第二類型的第二臺面區)的交替布置，臺面區207a形成源極接觸215，并且臺面區207b中形成有本體區212、漂移區213和漏極區216。兩個相鄰的第二臺面區207a和207b共同形成半導體元件230b的單個單元。因此，半導體元件230a至230d中的每一個可以包括分別具有兩個第二臺面區的多個晶體管單元。

半導體元件還可以由其他類型的FET(例如IGBT)形成。在這種情況下，漏極區被相反的導電類型的發射區代替。

形成源極接觸215的第二臺面區207a(第一類型的第二臺面區)可以由高度摻雜的半導體材料組成或者由金屬或金屬合金組成。第二臺面區207a從第一側201延伸至被集成到第一臺面區205中的相應的源極接觸區214，在這個實施方式中源極接觸區214是高度n摻雜區。在這個實施方式中第一臺面區205是n摻雜的并且形成源極區211。

第二臺面區207b(第二類型的第二臺面區)由半導體材料組成，該半導體材料通常與用于第一臺面區205的半導體材料相同。可以在蝕刻之前通過外延沉積形成第二臺面區207b。如圖7和圖8所示，p摻雜的本體區212、弱n摻雜的漂移區213和高度n摻雜的漏極區216從形成相應的源極區211的第一臺面區205向第一側201依次形成。摻雜關系也可以相反并且不限于本文中所示出的具體的實施方式。

柵電極221形成在任意兩個相鄰的第二臺面區207a和207b之間。更具體地，柵電極221形成在由第二臺面區207a(第一類型的第二臺面區)形成的源極接觸215與由第二臺面區207b(第二類型的第二臺面區)形成并且被布置成與源極接觸215相鄰的半導體鰭207b之間。柵電極221通過柵極電介質222與源極區211和第二臺面區207a、207b絕緣。

當向柵電極221施加在給定閾值電壓之上的電壓時，在增強型器件的情況下，在源極區211與漂移區213之間沿著柵極電介質在本體區212中形成增強型溝道。在耗盡型器件的情況下，當柵極電壓超過給定的閾值電壓時，本征形成的溝道被耗盡，因此在源極區211與漂移區213之間的歐姆連接中斷。

具有橫向變化的摻雜劑量和/或橫向變化的注入深度的摻雜區形成在第一臺面區205下方的半導體襯底200中，因此在圖7和圖8中沒有示出。

如在圖8中所示出的，源極金屬化物271形成在半導體襯底200的第一側201上并且與源極接觸215接觸并且因而與源極區211接觸。此外，漏極金屬化物272形成在半導體襯底200的第一側201上并且與漏極區216接觸。圖8還示出了與柵電極221歐姆連接的柵極金屬化物273。在相鄰的第二臺面區207a和207b之間的第二溝槽208在柵電極221上方填充有絕緣材料260。

因為每個晶體管單元僅需要阻斷比較低的電壓(例如20V)，所以對阻斷能力的要求不高。這提高了半導體器件230的可靠性。

參照圖9A至圖9E，示出了用于制造具有橫向變化的摻雜劑量和/或橫向變化的注入深度的半導體器件的處理。

提供了具有第一側301和與第一側301相對的第二側302的半導體本體310。半導體材料可以是任意上述材料。通常，半導體本體310是硅晶片、碳化硅晶片或氮化鎵晶片或者復合晶片。晶片可以由未示出的能夠臨時或永久地附接至第二側302的載體晶片支承。半導體襯底可以是例如輕微n摻雜的。

在半導體本體310的第一側301上形成具有橫向變化的垂直厚度的第一注入掩模391。第一注入掩模391可以根據結合圖2A和圖2B所描述的處理形成。用于形成第一注入掩模391的其他處理也是可以的。

第一注入掩模391在半導體本體310的中心部分上方具有相對恒定的厚度并且朝著半導體本體310的橫向區域或外側區域具有不斷減小的厚度。

在進一步的處理中，如圖9A所示，通過第一注入掩模391將第一摻雜劑注入到半導體本體310中以形成至少第一摻雜區341。在這個實施方式中，第一摻雜區341形成在半導體本體310的外圍區域或橫向外側區域中。第一注入掩模391防止了第一摻雜劑注入到半導體本體310的中心部分中。注入的第一摻雜劑可以是例如P、As或Sb以形成n摻雜的第一摻雜區341從而形成n摻雜區。

注入可以僅發生在半導體本體310的深的區域和/或淺的區域中。例如，可以將第一摻雜區341形成為淺的區域，隨后進行外延沉積以埋置第一摻雜區341。

如圖9B所示，去除第一注入掩模391并且在半導體本體310的第一側301上形成第二注入掩模392。第二注入掩模392在形成了第一摻雜區341的半導體本體310的橫向或外側區域中具有較大厚度，以避免在隨后的注入處理期間摻雜劑被注入到第一摻雜區341中。第二注入掩模392的厚度朝著半導體本體310的中心部分減小。因而，在第二注入處理期間注入到半導體本體310中的第二摻雜劑僅被注入到半導體本體310的中心部分中。所得到的第二摻雜區342具有朝著半導體本體310的橫向中心部分增加的摻雜劑量和/或注入深度。第二摻雜劑可以是B、BF₂或Al以形成p摻雜區。

可以通過如以上結合圖2A和圖2B所描述的灰度光刻來形成第二注入掩模392。如在圖9B中所示出的，第二摻雜區342也具有橫向變化的摻雜劑量和/或注入深度。

當在第一側301上的平面投影中觀看時，第二摻雜區342被第一摻雜區341包圍，第一摻雜區341具有朝著半導體本體310的橫向邊緣或邊沿橫向增加的摻雜劑量。第二摻雜區342的摻雜劑量在其中心部分中最高并且從第二摻雜區342的中心區域朝著橫向外側邊緣減小。第一摻雜區341的摻雜劑量沿著橫向方向從外側向內側減小。當在第一側301上的平面投影中觀看時，第一摻雜區341可以具有環形形狀以包圍可以具有圓形形狀的第二摻雜區342。

通常，第一摻雜區和第二摻雜區具有不同的導電類型。因此，不同的導電類型的摻雜劑用于形成第一摻雜區341和第二摻雜區342。在圖9A至圖9E中所示出的實施方式中，第一摻雜區341是n摻雜的并且第二摻雜區342是p摻雜的。

第一摻雜區341和第二摻雜區342的形成順序也可以相反。

在進一步的處理中，如在圖9C中所示出的，去除第二注入掩模392，并且在半導體本體310的第一側上形成外延層303以埋置第一摻雜區341和第二摻雜區342。半導體本體310與外延層303一起形成半導體襯底300，半導體襯底300用作用于集成半導體器件的襯底。

圖9D示出了進一步的處理，該處理包括在外延層303的上側上形成用于限定第一溝槽306和第一臺面區305的位置和尺寸的蝕刻掩模395。利用蝕刻掩模395，蝕刻外延層303并且部分地蝕刻半導體本體310以形成界定相鄰的第一臺面區305的多個第一溝槽306。如此限定的蝕刻形成了用于各個半導體元件的區域。

例如，增強型器件331可以形成在半導體本體310的橫向中心部分中，增強型器件331被耗盡型器件330a至330e環形地包圍。在圖5中示例了環形布置。例如，橫向外側的耗盡型器件330c至330e一起形成第一組335半導體元件，并且增強型器件331與相鄰的耗盡型器件330a至330b一起形成第二組336半導體元件。在這個實施方式中，因為增強型器件331形成在中心部分中，所以源極端子是橫向中心并且漏極端子在源極端子的橫向外側。在這個實施方式中，在第二摻雜區342的橫向外側布置的第一摻雜區341是n摻雜的，并且第二摻雜區342是p摻雜的。所示出的摻雜關系涉及所謂的N-FET器件。

可選地，第一耗盡型器件330e可以在橫向中心形成，由剩余的耗盡型器件330d至330a和作為最外側器件的增強型器件331包圍。在這種情況下，源極端子橫向地包圍在中心的漏極端子。于是，第一摻雜區341是p摻雜的并且第二摻雜區是n摻雜的。

器件331、330a至330e的同心布置可以如圖5所示。

當使用N-FET器件時，第一摻雜區341和第二摻雜區342中的形成在漏極端子下方的摻雜區是n摻雜的(第一導電類型)，并且形成在源極端子下方的相應的另一摻雜區是p摻雜的(第二導電類型)。N-FET包括n摻雜的襯底200或源極211，如圖8所示。參照圖9C至圖9E，源極區由區域303形成，區域303可以是形成在半導體本體或晶片310上的外延層或者是半導體本體或晶片310的通過注入形成的組成層(integral layer)。

當使用P-FET用于形成半導體元件時，摻雜關系相反。

第一摻雜區341被布置成至少部分地在第一組335半導體元件330c至330e下方。第二摻雜區342被布置成至少部分地在第二組336半導體元件331，330a至330b下方。

在進一步的處理中，利用絕緣材料360填充第一溝槽306以改進橫向絕緣。

在進一步的處理中，如在圖6、圖7和圖8中所示例的，以上被稱為第二臺面區207的多個鰭區207形成在第一臺面區305的每一個上或每一個中。鰭區207從第一臺面區305的上側延伸至第一側301。相鄰的鰭區207通過延伸至第一臺面區305的上側的第二溝槽208彼此隔開。

隨后，在相鄰的鰭區207之間形成柵電極221，隨后形成與第一組鰭區207a(第一類型的第二臺面區)電接觸的第一金屬化物271以及與第二組鰭區207b(第二類型的臺面區)電接觸的第二金屬化物272。第一組鰭區207a形成源極接觸215，而第二組鰭區207b包括本體區212、漂移區213和漏極區216。

參照圖10A至圖10D，描述了制造處理的變化。基本上，改變了處理的順序。如在圖10A中所示出的，首先形成外延層303，隨后對包括半導體本體310和外延層303的半導體襯底300進行蝕刻。可選地，層303是半導體本體310(即半導體晶片)的組成部分，并且通過注入形成。

在進一步的處理中，在形成第一摻雜區341之前形成第二摻雜區342，如圖10B和圖10C所示。

圖10D以半導體襯底300中的等勢線343的軌跡示出了最終結構。由于第一摻雜區341和第二摻雜區342的分級的摻雜劑量，等勢線343幾乎垂直地行進至第一臺面區305中。特別是，中心布置的第二摻雜區342確保等勢線343被推進至半導體本體310的深的體積中以使得等勢線343垂直地射出，中心布置的第二摻雜區342與弱n摻雜的半導體本體310形成pn結。在阻斷模式下，電勢被各個半導體元件箝位。因此，等勢線343的幾何軌跡由半導體元件的電勢以及第一摻雜區341和第二摻雜區342的摻雜來限定。

鑒于上述情況，形成具有第一側201的半導體襯底200和具有第一側301的半導體襯底300。源極金屬化物271形成在半導體襯底200的第一側201上和半導體襯底300的第一側301上，并且與形成在半導體襯底200、300中的源極區211接觸。漏極金屬化物272形成在半導體襯底200的第一側201上和半導體襯底300的第一側301上，并且與形成在半導體襯底200、300中的漏極區216接觸。在半導體襯底300中形成有至少第一摻雜區341，其中，第一摻雜區341具有橫向變化的摻雜劑量和/或橫向變化的注入深度。

第一摻雜區341可以在半導體襯底300中至少部分地布置在漏極區216和源極區211下方。

此外，第一組335半導體元件330e、330d、330c和第二組336半導體元件330b、330a、331至少部分地形成在半導體襯底300中。第一組335半導體元件330e、330d、330c和第二組336半導體元件330b、330a、331形成多個半導體元件。第二導電類型的第二摻雜區342可以形成在半導體襯底300中并且至少部分地在第二組336半導體元件330b、330a、331下方延伸。第二摻雜區342可以具有橫向變化的摻雜濃度和/或注入深度。第一摻雜區341具有第一導電類型并且至少部分地在第一組335半導體元件330e、330d、330c下方延伸。

半導體器件可以包括從第一側301延伸到半導體襯底300中的多個第一溝槽306，其中，相應的第一溝槽306被布置在相應的相鄰半導體元件330a、330b、330c、330d、330e、331之間。第一摻雜區341和第二摻雜區342可以至少部分地在第一溝槽306下方延伸。

第一組335半導體元件330e、330d、330c可以橫向地包圍第二組336半導體元件330b、330a、331。

參照圖11A和圖11B，描述另外的實施方式。在半導體襯底400的第一側401上布置柵極電介質422以使柵電極421與半導體襯底400絕緣。如圖11A所示，在柵極電介質422和柵電極421上因而在半導體襯底400的第一側401上形成注入掩模491。在之后的處理中可以形成柵電極421。

至少在半導體襯底400的隨后形成漂移區的給定區域之上形成具有變化的厚度的注入掩模491。在本實施方式中，注入掩模491的厚度從柵電極朝著之后形成的漏極區減小。

隨后，通過注入掩模491將摻雜劑注入到半導體襯底400中，以在之后的處理中所形成的源極區411與漏極區416之間形成漂移區413，漂移區413具有橫向變化的摻雜劑量和/或橫向變化的深度。

隨后在半導體襯底400的第一側401，在半導體襯底400中形成源極區411和漏極區416。源極區411和漏極區416通過布置在源極區411和漏極區416之間的漂移區413而彼此橫向地隔開。

本體區412限定在源極區411與漂移區413之間。漂移區413形成為具有從本體區412向漏極區416增加的摻雜劑量。本體區412具有與漏極區416、源極區411和漂移區413相反的導電類型。

也可以在形成漂移區413之前形成源極區411和漏極區416。

在進一步的處理中，形成與源極區411接觸的源極金屬化物并且形成與漏極區416接觸的漏極金屬化物。

通過漂移區413的變化的摻雜劑量來調整對漂移區承載的阻斷電壓的橫向減小。這使得能夠對半導體器件的電行為進行剪裁。

如本文中所描述的，任意半導體器件是源極金屬化物和漏極金屬化物在半導體襯底的同一側上的所謂的橫向器件。因為不需要用于垂直器件的邊緣終端區域，所以這是有益的。

半導體器件不限于如本文中所描述的MOSFET，而是可以包括HEMT、JFET和/或IGBT。

考慮上述變化和應用的范圍，應該理解的是，本發明不受前述描述的限制，也不受附圖的限制。相反，本發明僅由所附權利要求及其等同物來限定。

附圖標記

100，200，300，400 半導體襯底

101，201，301，401 第一表面或第一側

301a 半導體本體的第一表面

102，202 第二表面或第二側

303 外延層

205，305 第一臺面區

206，306 第一溝槽

207，207a，207b 第二臺面區/鰭區

208 第二溝槽

310 半導體本體

211，411 源極區

212，412 本體區

213，413 漂移區

214 源極接觸區

215 源極接觸

216，416 漏極區

221，421 柵電極/柵極區

222，422 柵極電介質

230，330 半導體器件

230a，230b，230c，230d 半導體元件/耗盡型晶體管

330a，330b，330c，330d，330e 半導體元件/耗盡型晶體管

231 增強型器件

232a，232b，232c，232d 箝位元件/齊納二極管

233 箝位元件/齊納二極管

235，335 第一組半導體元件

336 第二組半導體元件

237 增強型器件231的漂移區的虛擬漂移區域

140 摻雜區

240 摻雜區/漂移區

240a，240b，240c，240d 子區域

341 第一摻雜區

342 第二摻雜區

343 等勢線

145 平均注入深度

160，260，360 絕緣材料

271 源極金屬化物/第一金屬化物

272 漏極金屬化物/第二金屬化物

273 柵極金屬化物

180，281，282 掩模層

190 光敏層

191，291，292，391，392，491 注入掩模

395 蝕刻掩模

D 漏極端子

G 柵極端子

S 源極端子